JPS59158108A - 位相差可変発振器 - Google Patents
位相差可変発振器Info
- Publication number
- JPS59158108A JPS59158108A JP3148383A JP3148383A JPS59158108A JP S59158108 A JPS59158108 A JP S59158108A JP 3148383 A JP3148383 A JP 3148383A JP 3148383 A JP3148383 A JP 3148383A JP S59158108 A JPS59158108 A JP S59158108A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- circuit
- output
- signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、あらかじめ設定した位相差を有する二つの正
弦波信号を発生させる回路に関するものである。本発明
の回路は、例えばスペースダイパーシティ無線通信装置
の合成位相調整用の発掘器として適している。
弦波信号を発生させる回路に関するものである。本発明
の回路は、例えばスペースダイパーシティ無線通信装置
の合成位相調整用の発掘器として適している。
従来のこの種の回路では、第１図のように構成されてい
る。図中１は発振器、２は分岐回路、３および４は出力
端子、５ａ、５ｂはコンデンサ、６はインダクタである
。この回路は発振器１の信号が分岐回路２により２分岐
され、一方の分岐された信号は出力端子３に供給される
。一方、分岐回路２の他方の出力信号は、コンデンサ５
ａ、５ｂおよびインダクタ６により構成される遅延回路
に加えられる。ここでコンデンサ５ａ、５ｂおよびイン
ダクタ６の定数を変化させることにより、出力端子４と
出力端子３と位相差を制御することができる。
る。図中１は発振器、２は分岐回路、３および４は出力
端子、５ａ、５ｂはコンデンサ、６はインダクタである
。この回路は発振器１の信号が分岐回路２により２分岐
され、一方の分岐された信号は出力端子３に供給される
。一方、分岐回路２の他方の出力信号は、コンデンサ５
ａ、５ｂおよびインダクタ６により構成される遅延回路
に加えられる。ここでコンデンサ５ａ、５ｂおよびイン
ダクタ６の定数を変化させることにより、出力端子４と
出力端子３と位相差を制御することができる。
しかし、この回路は、コンデンサおよびインダクタの可
変範囲が有限であるため、出力端子３および４の間の位
相差の可変範囲が狭い欠点があった。またコンデンサお
よびインダクタを回路要素に含むため、回路の小型化、
集積化が難しい欠点があった。
変範囲が有限であるため、出力端子３および４の間の位
相差の可変範囲が狭い欠点があった。またコンデンサお
よびインダクタを回路要素に含むため、回路の小型化、
集積化が難しい欠点があった。
本発明は、これらの欠点を除去し、二つの出力信号間の
位相差を広い範囲で可変するとともに、モノリシックＩ
Ｃ化に適した回路構成の位相差可変発振器を提供するこ
とを目的とする。
位相差を広い範囲で可変するとともに、モノリシックＩ
Ｃ化に適した回路構成の位相差可変発振器を提供するこ
とを目的とする。
本発明は、基準信号を発生する第一の発振器と、この発
振器に等しい周波数の信号を発生しその出力信号位相が
電圧制御形の第二の発振器を備え、第一の発振器の出力
信号と第二の発振器の出力信号とを混合し、この混合出
力から低周波成分を抽出し、この低周波成分を設定電圧
と比較し、この比較出力により上記第二の発振器の信号
位相を制御するように構成されたことを特徴とする。
振器に等しい周波数の信号を発生しその出力信号位相が
電圧制御形の第二の発振器を備え、第一の発振器の出力
信号と第二の発振器の出力信号とを混合し、この混合出
力から低周波成分を抽出し、この低周波成分を設定電圧
と比較し、この比較出力により上記第二の発振器の信号
位相を制御するように構成されたことを特徴とする。
第２図は本発明第一実施例回路の構成図である。
第一の発振器１は基準周波数ｒｏの正弦波を発生する。
その出力は第一の分岐回路２により２分岐される第二の
発振器１２は川波数ｆｏの信号を発生する電圧制御形の
発振器であって、その出力は第二の分岐回路７により２
分岐される。第一の分岐回路２および第二の分岐回路７
の各−力の出力は、それぞれ掛算回路８の二つの入力に
与えられ、その掛算回路８の出力は、低域濾波器９を介
して比較回路１０の一方の入力に導かれる。この比較回
路１０の一方の入力に導かれる。この比較回路１０の他
方の入力端子１１には、出力信号位相差を定めるための
設定電圧が与えられる。比較回路１０の出力は第二の発
振器１２の制御入力に加えられる。
発振器１２は川波数ｆｏの信号を発生する電圧制御形の
発振器であって、その出力は第二の分岐回路７により２
分岐される。第一の分岐回路２および第二の分岐回路７
の各−力の出力は、それぞれ掛算回路８の二つの入力に
与えられ、その掛算回路８の出力は、低域濾波器９を介
して比較回路１０の一方の入力に導かれる。この比較回
路１０の一方の入力に導かれる。この比較回路１０の他
方の入力端子１１には、出力信号位相差を定めるための
設定電圧が与えられる。比較回路１０の出力は第二の発
振器１２の制御入力に加えられる。
このような回路の動作を説明すると、第一の発振器１の
出力信号を ＶＬ ＝ｋｓ ｃｏｓ ωを 第二の発振器１２の出力信号を Ｖ２ ＝に２ｃｏｓ （ωｔ＋θ） とすると、掛算回路８の出力には、 ＶＯ＝＝ｋｖｌ −ｖ２ ＝ｋｋｌｋ２ｃｏｓωｔ−ｃｏｓ（ωｔ＋θ）なる信号
が得られる。ただし、ｋ、に１、ｋ２は比例定数である
。この信号から低域濾波器９により、ｃｏｓθに比例す
る振幅の信号を抽出することができる。この出力を比較
回路ＩＯで端子１１の設定電圧として比較して、電圧制
御形の発振器１２の制御入力に印加すると、この設定電
圧に応じて位相差θを制御することができる。
出力信号を ＶＬ ＝ｋｓ ｃｏｓ ωを 第二の発振器１２の出力信号を Ｖ２ ＝に２ｃｏｓ （ωｔ＋θ） とすると、掛算回路８の出力には、 ＶＯ＝＝ｋｖｌ −ｖ２ ＝ｋｋｌｋ２ｃｏｓωｔ−ｃｏｓ（ωｔ＋θ）なる信号
が得られる。ただし、ｋ、に１、ｋ２は比例定数である
。この信号から低域濾波器９により、ｃｏｓθに比例す
る振幅の信号を抽出することができる。この出力を比較
回路ＩＯで端子１１の設定電圧として比較して、電圧制
御形の発振器１２の制御入力に印加すると、この設定電
圧に応じて位相差θを制御することができる。
第３図は第一の発振器１と第二の発振器１２との位相差
θに対して低域濾波器９の出力電圧を示す。
θに対して低域濾波器９の出力電圧を示す。
すなわち、例えば初期状態が図中す点であり、基準電圧
より高い直流成分が生じている場合に、電圧制御形の発
振器１２にはさらに高い制御電圧が印加される。ここで
電圧制御形の発振器１２の制御電圧と発振周波数が正の
関係にあるときには、発振周波数は上昇して位相差θは
拡大され、ａ点の平衡点まで位相差θは変化する。同様
に初期状態が０点にある場合には、電圧制御形の発振器
１２は発振周波数が降下し、位相差θは平衡点ａまで減
少する。このように基準電圧により位相差θを０゜〜１
８０°まで制御することができる。
より高い直流成分が生じている場合に、電圧制御形の発
振器１２にはさらに高い制御電圧が印加される。ここで
電圧制御形の発振器１２の制御電圧と発振周波数が正の
関係にあるときには、発振周波数は上昇して位相差θは
拡大され、ａ点の平衡点まで位相差θは変化する。同様
に初期状態が０点にある場合には、電圧制御形の発振器
１２は発振周波数が降下し、位相差θは平衡点ａまで減
少する。このように基準電圧により位相差θを０゜〜１
８０°まで制御することができる。
第４図は本発明第二実施例構成図である。図中１３は両
極性比較器である。１４は両極性比較器１３の極性制御
端子である。他は第２図の実施例と同様である。
極性比較器である。１４は両極性比較器１３の極性制御
端子である。他は第２図の実施例と同様である。
本実施例においては、極性制御端子１４に加えられる電
圧が両極性比較器１３を正にする場合は、第２図の実施
例と同様の動作を行う。さらに極性制御端子１４により
両極性比較器を負とした場合には、第２図の実施例と逆
の制御を電圧制御形の発振器１２に対して行い、第３図
中のｄ点に位相差θを制御する。ずなわち、基準電圧端
子１１、および極性制御端子１４に加える電圧により、
０°〜３６０°の任意の位相差θを得ることができる。
圧が両極性比較器１３を正にする場合は、第２図の実施
例と同様の動作を行う。さらに極性制御端子１４により
両極性比較器を負とした場合には、第２図の実施例と逆
の制御を電圧制御形の発振器１２に対して行い、第３図
中のｄ点に位相差θを制御する。ずなわち、基準電圧端
子１１、および極性制御端子１４に加える電圧により、
０°〜３６０°の任意の位相差θを得ることができる。
−１−記例では、低域濾波器９を比較器１３の入力側に
おいたが、濾波器９を比較器１３の出力側においても同
等の９Ｊノ果を得ることができる。
おいたが、濾波器９を比較器１３の出力側においても同
等の９Ｊノ果を得ることができる。
次に、上記例に示した関係をモノリシックＩＣに構成す
る場合の各要素について説明する。
る場合の各要素について説明する。
第５図は掛算回路８の構成の一例を示す図である。トラ
ンジスタＱ１はエミッタ接地形の増幅器として作用し、
その出力負荷ＲにトランジスタＱ２のコレクタ回路が並
列に接続される。この構成により入力１１から出力ＯＵ
Ｔに至る信号の利得は、人力Ｉ２の信号により変化する
ことになり、出力ＯＵＴには、両人力１１およびＩ２の
積の信号が得られる。
ンジスタＱ１はエミッタ接地形の増幅器として作用し、
その出力負荷ＲにトランジスタＱ２のコレクタ回路が並
列に接続される。この構成により入力１１から出力ＯＵ
Ｔに至る信号の利得は、人力Ｉ２の信号により変化する
ことになり、出力ＯＵＴには、両人力１１およびＩ２の
積の信号が得られる。
このほか、掛算回路８は簡単には適当なバイアス電圧が
与えられたダイオードによっても作ることができる。
与えられたダイオードによっても作ることができる。
第６図は低域濾波器９の構成の一例を示す図である。モ
ノリシックＩＣ形の演算増幅器Ａ１に、コンデンサＣ１
により負帰還を施して積分回路を構成する。また、この
演算増幅器Ａ１の入力回路にも、抵抗Ｒ２およびコンデ
ンサＣ２によるＣＲ低域濾波器を形成する。この回路の
入力ＩＮから出力ＯＵＴまでの伝送特性は低域濾波器の
特性となる。
ノリシックＩＣ形の演算増幅器Ａ１に、コンデンサＣ１
により負帰還を施して積分回路を構成する。また、この
演算増幅器Ａ１の入力回路にも、抵抗Ｒ２およびコンデ
ンサＣ２によるＣＲ低域濾波器を形成する。この回路の
入力ＩＮから出力ＯＵＴまでの伝送特性は低域濾波器の
特性となる。
さらに、分岐回路２および７については、抵抗分岐また
は直接分岐とすることができる。
は直接分岐とすることができる。
このような要素を用いることにより、本発明の回路はモ
ノリシックＩＣにより構成することができる。
ノリシックＩＣにより構成することができる。
上述の掛算回路８、低域濾波器９および分岐回路２．７
の構成はあくまでも例を示すものであって、ここに例示
する回路以外あさまざまな回路を用いて本発明を実施す
ることができる。
の構成はあくまでも例を示すものであって、ここに例示
する回路以外あさまざまな回路を用いて本発明を実施す
ることができる。
以上説明したように、本発明によれば電圧制御形の発振
器と基準発振器との位相差を掛算回路により検出し、こ
れを基準電圧と比較する構成をとるので、広い範囲に位
相差を制御できる利点がある。また回路にはインダクタ
や大形のコンデンサを含まないため、回路の小形化およ
び集積化が容易である利点がある。本発明の回路はスペ
ースダイバーシティ無線通信装置の合成位相調整用の発
振器に実施して有用であった。
器と基準発振器との位相差を掛算回路により検出し、こ
れを基準電圧と比較する構成をとるので、広い範囲に位
相差を制御できる利点がある。また回路にはインダクタ
や大形のコンデンサを含まないため、回路の小形化およ
び集積化が容易である利点がある。本発明の回路はスペ
ースダイバーシティ無線通信装置の合成位相調整用の発
振器に実施して有用であった。
第１図は従来例の信号発生回路の構成図。
第２図は本発明第一実施例の回路構成図。
第３図はその動作説明図。横軸に両全振器の出力位相差
をとり縦軸に低域濾波器の出力電圧を示す。 第４図は本発明第二実施例の回路構成図。 第５図は掛算回路の構成例を示す図。 第６図は低域濾波器の構成例を示す図。 １・・・基準信号を発生する第一の発振器、２・・・分
岐回路、３．４・・・出力端子、５ａ、５ｂ・・・コン
デンサ、６・・・インダクタ、７・・・分岐回路、８・
・・掛算回路、９・・・低域濾波器、１０・・・比較回
路、１１・・・設定電圧を与える入力端子、１２・・・
電圧制御形の第二の発振器、１３・・・両極性比較器、
１４・・・極性制御端子。 特許出願人 日本電信電話公社 代理人 弁理士 井 出 直 孝 ′Ｍ２ ロ 萬 ３ 図 ｚ 萬 ４Ｉ１２１
をとり縦軸に低域濾波器の出力電圧を示す。 第４図は本発明第二実施例の回路構成図。 第５図は掛算回路の構成例を示す図。 第６図は低域濾波器の構成例を示す図。 １・・・基準信号を発生する第一の発振器、２・・・分
岐回路、３．４・・・出力端子、５ａ、５ｂ・・・コン
デンサ、６・・・インダクタ、７・・・分岐回路、８・
・・掛算回路、９・・・低域濾波器、１０・・・比較回
路、１１・・・設定電圧を与える入力端子、１２・・・
電圧制御形の第二の発振器、１３・・・両極性比較器、
１４・・・極性制御端子。 特許出願人 日本電信電話公社 代理人 弁理士 井 出 直 孝 ′Ｍ２ ロ 萬 ３ 図 ｚ 萬 ４Ｉ１２１
Claims (1)
- 【特許請求の範囲】 （１１基準となる信号を発生する第一の発振器と、この
第一の発振器の出力を２分岐する第一の分岐回路と、 上記第一の発振器と等しい周波数の信号を発生しその出
力信号位相が入力電圧により変化するように構成された
第二の発振器と、 この第二の発振器の出力を２分岐する第二の分岐回路と
、 上記第一の分岐回路の一方の出力と上記第二の分岐回路
の一方の出力を二つの入力とするｉｔ）算回路と、 この掛算回路の出力から低周波信号成分を抽出する低域
濾波器と、 この低域濾波器の出力を一方の入力とし他方の入力に設
定電圧が与えられた比較回路とを備え、 上記比較回路の出力信号により上記第二の発振器の出力
信号位相が制御されるように構成され、上記第一の分岐
回路および上記第二の分岐回路の各他方の出力がそれぞ
れ二つの出力端子に導かれたことを特徴とする 位相差可変発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148383A JPS59158108A (ja) | 1983-02-25 | 1983-02-25 | 位相差可変発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3148383A JPS59158108A (ja) | 1983-02-25 | 1983-02-25 | 位相差可変発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59158108A true JPS59158108A (ja) | 1984-09-07 |
Family
ID=12332512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3148383A Pending JPS59158108A (ja) | 1983-02-25 | 1983-02-25 | 位相差可変発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59158108A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007121695A (ja) * | 2005-10-28 | 2007-05-17 | Seiko Instruments Inc | レンズ駆動装置及び電子機器 |
| WO2007102300A1 (ja) * | 2006-03-07 | 2007-09-13 | Nec Corporation | 周波数シンセサイザ |
-
1983
- 1983-02-25 JP JP3148383A patent/JPS59158108A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007121695A (ja) * | 2005-10-28 | 2007-05-17 | Seiko Instruments Inc | レンズ駆動装置及び電子機器 |
| WO2007102300A1 (ja) * | 2006-03-07 | 2007-09-13 | Nec Corporation | 周波数シンセサイザ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6404277B1 (en) | Gm-C tuning circuit with filter configuration | |
| US3835399A (en) | Adjustable electronic tunable filter with simulated inductor | |
| US6798678B2 (en) | Frequency voltage converter | |
| WO1992011704A1 (en) | Apparatus and method for generating quadrature signals | |
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| US3644835A (en) | Phase detector and digital phase-locked loop | |
| US3101452A (en) | Voltage-variable capacitor bridge amplifier | |
| JPS61251313A (ja) | 電子同調式ｆｍ受信機 | |
| JPH07235874A (ja) | 発振器、それを用いたシンセサイザチューナ回路及びａｍ同期検波回路 | |
| US3921102A (en) | Circuit arrangement including a gyrator resonant circuit | |
| US5784692A (en) | Method and apparatus for generating non-linear variable impedance | |
| JPS59158108A (ja) | 位相差可変発振器 | |
| US4145670A (en) | Multiphase signal oscillator | |
| Gregene et al. | Frequency-selective integrated circuits using phase-lock techniques | |
| US5285120A (en) | Broadband phase splitter | |
| JP2930305B2 (ja) | 移相型発振回路 | |
| JPH0563506A (ja) | 不平衡／平衡変換回路 | |
| JPH09500254A (ja) | 制御回路を備える可調整抵抗装置 | |
| Raj | New Approach of deriving Third-Order Quadrature Sinusoidal Oscillators | |
| RU2500066C2 (ru) | Способ генерации и частотной модуляции высокочастотных сигналов и устройство его реализации | |
| US4136289A (en) | Phase control circuit and oscillator circuit using it | |
| US3918014A (en) | Gyrator resonant circuit having regulation of supply current | |
| Sotner et al. | Applications of novel behavioral implementation of a controllable generalized current conveyor | |
| US6897734B2 (en) | Integral mixer and oscillator device | |
| JPS6115627Y2 (ja) |