JPS5916190A - 磁気バブルメモリの制御方法 - Google Patents
磁気バブルメモリの制御方法Info
- Publication number
- JPS5916190A JPS5916190A JP57124109A JP12410982A JPS5916190A JP S5916190 A JPS5916190 A JP S5916190A JP 57124109 A JP57124109 A JP 57124109A JP 12410982 A JP12410982 A JP 12410982A JP S5916190 A JPS5916190 A JP S5916190A
- Authority
- JP
- Japan
- Prior art keywords
- error
- read
- page
- register
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は磁気バブルメモリの制御方法、特に読み出し情
報の誤り修正に関する。
報の誤り修正に関する。
技術の背景
磁気バブルメモリは磁性基板に例えばメジャーループと
多数のマイナーループ、バブル発生器と検出器等を配設
してなり、比較的多量の情報を静止的かつ磁気的に記録
再生可能である特徴を有する。
多数のマイナーループ、バブル発生器と検出器等を配設
してなり、比較的多量の情報を静止的かつ磁気的に記録
再生可能である特徴を有する。
書込んだ情報はマイナーループを構成するバブル伝播パ
ターンの１区分（１素子）を１ビツトとしてその各ビッ
トにバブルが有る、無いで記憶されるが、バブルが消滅
又は混入すれば記憶データにエラーが発生する。続出し
たデータはパリティチェックするが、このときエラーが
検出されると読出したデータは勿論そのままでは利用不
可能である。
ターンの１区分（１素子）を１ビツトとしてその各ビッ
トにバブルが有る、無いで記憶されるが、バブルが消滅
又は混入すれば記憶データにエラーが発生する。続出し
たデータはパリティチェックするが、このときエラーが
検出されると読出したデータは勿論そのままでは利用不
可能である。
従来技術と問題点
読出したデータにエラーが検出されると、読出し動作中
断、リトライ、などとなる。種別を設けて、予め種別１
と設定されておればエラー検出で読出し中断、種別２と
設定されておれば１ビツトエラーなら修正して出力しか
つバブルメモリへ修正データを書込む、等の方法をとる
ものもある。しかじか＼る方法では予めまたはエラーが
発生したとき種別設定する、特別のコマンドを入力する
必要がある等、操作が厄介である。またエラーを生した
場所が分らないという問題がある。
断、リトライ、などとなる。種別を設けて、予め種別１
と設定されておればエラー検出で読出し中断、種別２と
設定されておれば１ビツトエラーなら修正して出力しか
つバブルメモリへ修正データを書込む、等の方法をとる
ものもある。しかじか＼る方法では予めまたはエラーが
発生したとき種別設定する、特別のコマンドを入力する
必要がある等、操作が厄介である。またエラーを生した
場所が分らないという問題がある。
発明の目的
本発明は読出し情報のエラー修正及び修正情報書込みを
特別の設定なく自動的に簡単に行なおうとするものであ
る。
特別の設定なく自動的に簡単に行なおうとするものであ
る。
発明の構成
本発明は外部装置へインタフェース用のレジスタ群を介
して接続され、読取りに際しては外部装置が該レジスタ
群に読取りコマンド、読取り対象の頁群の先頭頁および
それより最終頁までの頁数を指定して、それを受けて制
御用プロセッサがメモリ読出しを行なう磁気バブルメモ
リの制御方法において、読出し中にエラーが検知された
とき、そノ旨オヨヒエラー頁と残り頁数、ならびにコマ
ンドエンドを前記レジスタ群へ書込み、制御用プロセッ
サにはエラーを表示し、かつ読取りを中断し、外部装置
はコマンドエンドかをチェックしてコマンドエンドなら
エラーかをチェックし、それがビットエラーなら最初と
同し読取りコマンドを前記レジスタ群にセットし、制御
用プロセッサは該コマンドと前記エラー表示とから、前
記レジスタ群よりエラー頁を知りそして当該頁のデータ
を磁気バブルメモリより読出し、エラー修正し、それを
該メモリへ書込むと共に、該頁のデータとメモリより読
出した該夏以降のデー！を外部装置へ供給することを特
徴とするが、次に図面を参照しながらこれを説明する。
して接続され、読取りに際しては外部装置が該レジスタ
群に読取りコマンド、読取り対象の頁群の先頭頁および
それより最終頁までの頁数を指定して、それを受けて制
御用プロセッサがメモリ読出しを行なう磁気バブルメモ
リの制御方法において、読出し中にエラーが検知された
とき、そノ旨オヨヒエラー頁と残り頁数、ならびにコマ
ンドエンドを前記レジスタ群へ書込み、制御用プロセッ
サにはエラーを表示し、かつ読取りを中断し、外部装置
はコマンドエンドかをチェックしてコマンドエンドなら
エラーかをチェックし、それがビットエラーなら最初と
同し読取りコマンドを前記レジスタ群にセットし、制御
用プロセッサは該コマンドと前記エラー表示とから、前
記レジスタ群よりエラー頁を知りそして当該頁のデータ
を磁気バブルメモリより読出し、エラー修正し、それを
該メモリへ書込むと共に、該頁のデータとメモリより読
出した該夏以降のデー！を外部装置へ供給することを特
徴とするが、次に図面を参照しながらこれを説明する。
発明の実施例
第１図は磁気バブルメモリの制御回路の構成を示す。Ｅ
Ｄは例えばホストコンピュータである外部装置（以後ホ
ストなどと略称する）、ＢＤはバブルデバイスで、メジ
ャー・マイナーループ等を搭載した磁性チップとバイア
ス、保持、及び駆動各磁界発生装置からなるカセット形
式のメモリ本体部と、駆動磁界用三角波電流発生回路な
どからなるリニア回路を備える。ＢＣＲはバブルコント
ロールレジスタで、直並列変換回路などからなる。
Ｄは例えばホストコンピュータである外部装置（以後ホ
ストなどと略称する）、ＢＤはバブルデバイスで、メジ
ャー・マイナーループ等を搭載した磁性チップとバイア
ス、保持、及び駆動各磁界発生装置からなるカセット形
式のメモリ本体部と、駆動磁界用三角波電流発生回路な
どからなるリニア回路を備える。ＢＣＲはバブルコント
ロールレジスタで、直並列変換回路などからなる。
ＣＭ Ｒ＝ ＤｉｏＲはインタフェース用のレジスタ群
で、そのＣＭＲはコマンドレジスタ、ＳＴＲはステータ
スレジスタ、ＥＳＲはエラーステータスレジスタ、ＰＡ
Ｒはページアドレスレジスタ、ＰＣＲはページカウント
レジスタ、そしてＤｉｏＲはデータ入出力用レジスタで
ある。ＣＰＵはこれらのレジスタと情報の授受を行なう
コンピュータ（プロセッサ）である。バブルデバイスは
１メガバイトで５１２というような多数のマイナールー
プを持つが、その各マイナーループの同じ位置のビ・ノ
ドが頁を構成する。従って各マイナーループのビ・ノド
数はバブルデバイスの頁数を、そしてマイナーループ数
上記の例では５１２従って６４バイトは頁内ビット数を
定める。
で、そのＣＭＲはコマンドレジスタ、ＳＴＲはステータ
スレジスタ、ＥＳＲはエラーステータスレジスタ、ＰＡ
Ｒはページアドレスレジスタ、ＰＣＲはページカウント
レジスタ、そしてＤｉｏＲはデータ入出力用レジスタで
ある。ＣＰＵはこれらのレジスタと情報の授受を行なう
コンピュータ（プロセッサ）である。バブルデバイスは
１メガバイトで５１２というような多数のマイナールー
プを持つが、その各マイナーループの同じ位置のビ・ノ
ドが頁を構成する。従って各マイナーループのビ・ノド
数はバブルデバイスの頁数を、そしてマイナーループ数
上記の例では５１２従って６４バイトは頁内ビット数を
定める。
バブルメモリへのアクセス例えば読取りに際してはホス
トＥＤは読取り対象の頁群（アクセスは本例では６４バ
イトの頁単位で行なう）の先頭頁をレジスタＰＡＨにセ
ットし、−該先頭頁から最終頁までの頁数をレジスタＰ
ＣＲにセットし、かつリードコマンドをレジスタＣＭＲ
にセットする。
トＥＤは読取り対象の頁群（アクセスは本例では６４バ
イトの頁単位で行なう）の先頭頁をレジスタＰＡＨにセ
ットし、−該先頭頁から最終頁までの頁数をレジスタＰ
ＣＲにセットし、かつリードコマンドをレジスタＣＭＲ
にセットする。
プロセッサＣＰＵはレジスタＣＭＲからコマンドを読取
り該コマンドに対応する制御を行なう。本例では［読取
りｊであるから、レジスタＰＡＲ。
り該コマンドに対応する制御を行なう。本例では［読取
りｊであるから、レジスタＰＡＲ。
ＰＣＲから読取りアドレスを取出し、バブルデバイスＢ
Ｄを駆動して当該アドレス領域の記憶データを出力させ
る。読出しデータはレジスタＤｉｏＲに格納し、ステー
タスレジスタＳＴＲにはその旨つまりレジスタＤｉｏＲ
に読出しデータが格納されたことを示すフラグを立てる
。これはハイド単位であり、１バイトでも書込まれれば
フラグが立つ。
Ｄを駆動して当該アドレス領域の記憶データを出力させ
る。読出しデータはレジスタＤｉｏＲに格納し、ステー
タスレジスタＳＴＲにはその旨つまりレジスタＤｉｏＲ
に読出しデータが格納されたことを示すフラグを立てる
。これはハイド単位であり、１バイトでも書込まれれば
フラグが立つ。
ホストＥＤはレジスタＳＴＲのフラグを見てしジスタＤ
ｉｏＨの読出しを行なう。レジスタＤｉｏＲを設けるの
はバブルメモリの動作速度が比較的遅く、高速なホスト
ＥＤは直接アクセスできないので、バッファが必要なた
めである。またホストのデータ転送はバイト単位つまり
並列転送であり、一方バプルメモリの読出しデータは直
列であるから、この直並列変換はレジスタＢＣＲで行な
う。また読出し中レジスタＢＣＲでパリティチェックが
行１なわれ、エラーがあればその旨がステータスレジス
タＳＴＲにまたエラーの内容がレジスタＥＳＲに書込ま
れる。更にエラーが検出されると読取りは当該頁だけで
中断し、ステータスレジスタＳＴＲへはコマンドエンド
のフラグが立つ。勿論このコマンドエンドのフラグはエ
ラーなく指定頁全部の読出しが完了したときも立つ。
ｉｏＨの読出しを行なう。レジスタＤｉｏＲを設けるの
はバブルメモリの動作速度が比較的遅く、高速なホスト
ＥＤは直接アクセスできないので、バッファが必要なた
めである。またホストのデータ転送はバイト単位つまり
並列転送であり、一方バプルメモリの読出しデータは直
列であるから、この直並列変換はレジスタＢＣＲで行な
う。また読出し中レジスタＢＣＲでパリティチェックが
行１なわれ、エラーがあればその旨がステータスレジス
タＳＴＲにまたエラーの内容がレジスタＥＳＲに書込ま
れる。更にエラーが検出されると読取りは当該頁だけで
中断し、ステータスレジスタＳＴＲへはコマンドエンド
のフラグが立つ。勿論このコマンドエンドのフラグはエ
ラーなく指定頁全部の読出しが完了したときも立つ。
第２図はバブルメモリの読出し動作を説明するフローチ
ャートである。先ずホストによりＰＡＲ。
ャートである。先ずホストによりＰＡＲ。
ＰＣＲがセットされ、次いでＣＭＲへ読出しコマンドが
セントされ、プロセッサＣＰＵはメモリ読出しに入る。
セントされ、プロセッサＣＰＵはメモリ読出しに入る。
その後ホストＥＤはレジスタＳＴＲを覗いてコマンドエ
ンドかをチェックし、Ｎｏなら更に読出し可能かをチェ
ックしくそれぞれのフラグの１″、″０″をチェックし
）、ＮＯならコマンドエンドかへ戻り、ＹＥＳならレジ
スタＤｉｏＲから読出しデータを取出す。読出しはバイ
ト単位で行ない、１バイト読出す毎にコマンドエンドか
へ戻る。コマンドエンドで読出しは終了し、ホストＥＤ
はレジスタＳＴＲを覗いてエラーかをチェックする。コ
マンドエンドでかつエラーでない場合は指定全頁の正し
い読出しが完了した訳であり、この場合はエンドとなる
。エラーの場合はレジスタＥＳＲを覗いてエラーの種類
を調べる。エラーにはヒツトエラーの他に、ホストがレ
ジスタＤｔｏＲを読みに来ないで２重書きされてしまっ
た、指定頁範囲が過大でバブルデバイスにはそれ程の真
数はない等の設定誤りなどがある。
ンドかをチェックし、Ｎｏなら更に読出し可能かをチェ
ックしくそれぞれのフラグの１″、″０″をチェックし
）、ＮＯならコマンドエンドかへ戻り、ＹＥＳならレジ
スタＤｉｏＲから読出しデータを取出す。読出しはバイ
ト単位で行ない、１バイト読出す毎にコマンドエンドか
へ戻る。コマンドエンドで読出しは終了し、ホストＥＤ
はレジスタＳＴＲを覗いてエラーかをチェックする。コ
マンドエンドでかつエラーでない場合は指定全頁の正し
い読出しが完了した訳であり、この場合はエンドとなる
。エラーの場合はレジスタＥＳＲを覗いてエラーの種類
を調べる。エラーにはヒツトエラーの他に、ホストがレ
ジスタＤｔｏＲを読みに来ないで２重書きされてしまっ
た、指定頁範囲が過大でバブルデバイスにはそれ程の真
数はない等の設定誤りなどがある。
エラーがＥＣＣエラ一つまりビット誤りでない他の種類
ひエラーなら、そのエラー処理に入る。
ひエラーなら、そのエラー処理に入る。
ＥＣＣエラーならホストＥＤは同しコマンド本例では読
出しコマンドをレジスタＣＭＲにセントする。これは前
述のようにエラーなら、エラーの検知された頁で読出し
は停止し、エラー頁以後の頁のデータは取込んでいない
ので、それを取込むためである。なお前述のようにバブ
ルデバイスＢＤの読出し中ＥＣＣエラーチェックが行な
われ、ビットエラーが検知されると読出しは中断するが
、そのときエラーがあったことをプロセッサＣＰＵは記
憶し、かつエラー頁をレジスタＰＡＨに、また残り頁数
をレジスタＰＣＲにセントする。そしてホストＥＤによ
り読取りコマンドがレジスタＣＭＲにセットされるとプ
ロセッサＣＰＵは自己が記憶しているエラー発生と、こ
の読取りコマンドでデータ修正動作に入る。即ちレジス
タＰＡＲからエラー頁を知り、バブルデバイスＢＤに対
しエラー頁の読取りを行なう。この読取りデータはレジ
スタＤｉｏＲへはやらずに自己のＲＡＭへ取込み、修正
可能なら修正する。データには予めＥＣＣコードを付加
しであるので単一３ビツトバーストエラーなら修正でき
る。修正したデータはレジスタＤｉｏＲへ格納すると共
にバブルデバイスへも書込む。
出しコマンドをレジスタＣＭＲにセントする。これは前
述のようにエラーなら、エラーの検知された頁で読出し
は停止し、エラー頁以後の頁のデータは取込んでいない
ので、それを取込むためである。なお前述のようにバブ
ルデバイスＢＤの読出し中ＥＣＣエラーチェックが行な
われ、ビットエラーが検知されると読出しは中断するが
、そのときエラーがあったことをプロセッサＣＰＵは記
憶し、かつエラー頁をレジスタＰＡＨに、また残り頁数
をレジスタＰＣＲにセントする。そしてホストＥＤによ
り読取りコマンドがレジスタＣＭＲにセットされるとプ
ロセッサＣＰＵは自己が記憶しているエラー発生と、こ
の読取りコマンドでデータ修正動作に入る。即ちレジス
タＰＡＲからエラー頁を知り、バブルデバイスＢＤに対
しエラー頁の読取りを行なう。この読取りデータはレジ
スタＤｉｏＲへはやらずに自己のＲＡＭへ取込み、修正
可能なら修正する。データには予めＥＣＣコードを付加
しであるので単一３ビツトバーストエラーなら修正でき
る。修正したデータはレジスタＤｉｏＲへ格納すると共
にバブルデバイスへも書込む。
以後は正常時と同様な処理に入る、つまりエラー頁と残
り頁をデータ読出し、ホストはそれを取込む。
り頁をデータ読出し、ホストはそれを取込む。
このように本発明では読取りに際してエラーが検出され
、それがビットエラーであれば単に最初と同じ読取りコ
マンドをコマンドレジスタへ再セットするだけでエラー
頁のデータ修正、バブルメモリへの書込み、エラー頁以
後の残りの頁のデータ読取りができ、甚だ便利である。
、それがビットエラーであれば単に最初と同じ読取りコ
マンドをコマンドレジスタへ再セットするだけでエラー
頁のデータ修正、バブルメモリへの書込み、エラー頁以
後の残りの頁のデータ読取りができ、甚だ便利である。
これに対して従来方式では前述のように、エラーが検出
されるとそれを表示するだけで動作停止となる、または
エラーが検出されたら最初の読取りコマンドとは異なる
所要のコマンドを出してエラー修正、再書込み、残り頁
のデータ取込みをする、または予め若しくはエラー発生
時にレベル設定をして当該レベルの処理をさせる等の方
法をとっており、処理要領に不充分、煩雑などの難があ
る。
されるとそれを表示するだけで動作停止となる、または
エラーが検出されたら最初の読取りコマンドとは異なる
所要のコマンドを出してエラー修正、再書込み、残り頁
のデータ取込みをする、または予め若しくはエラー発生
時にレベル設定をして当該レベルの処理をさせる等の方
法をとっており、処理要領に不充分、煩雑などの難があ
る。
発明の詳細
な説明したように本発明によればバブルメモリからの情
報読出しにおいてエラー修正、修正情報の再書込み等を
、外部装置は特に意識することなく ＥＣＣエラーなら
単に最初と同じコマンドを再セットするだけで、頁数な
どの再設定は行なわずに、簡単に所望データを読取るこ
とができる。またレジスタＰＡＨに格納するエラー頁の
ログをとるようにすれば、バブルメモリの不良頁が分り
、該頁は外して使用する等の処理をとることも容易にで
きる。
報読出しにおいてエラー修正、修正情報の再書込み等を
、外部装置は特に意識することなく ＥＣＣエラーなら
単に最初と同じコマンドを再セットするだけで、頁数な
どの再設定は行なわずに、簡単に所望データを読取るこ
とができる。またレジスタＰＡＨに格納するエラー頁の
ログをとるようにすれば、バブルメモリの不良頁が分り
、該頁は外して使用する等の処理をとることも容易にで
きる。
第１図は本発明の実施例を示すブロック図、第２図は処
理要領を示すフローチャートである。 図面でＥＤは外部装置、ＣＭ Ｒ” ＤｉｏＲはインタ
フェース用のレジスフ群、ＣＰＵは制御用プロセッサ、
ＢＤはバブルメモリである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第１図 ５１２−
理要領を示すフローチャートである。 図面でＥＤは外部装置、ＣＭ Ｒ” ＤｉｏＲはインタ
フェース用のレジスフ群、ＣＰＵは制御用プロセッサ、
ＢＤはバブルメモリである。 出願人 富士通株式会社 代理人弁理士 青 柳 稔 第１図 ５１２−
Claims (1)
- 外部装置へインタフェース用のレジスタ群を介して接続
され、読取りに際しては外部装置が該レジスタ群に読取
りコマンド、読取り対象の頁群の先頭頁およびそれより
最終頁までの員数を指定し、それを受けて制御用プロセ
ッサがメモリ読出しを行なう磁気バブルメモリの制御方
法において、読出し中にエラーが検知されたとき、その
旨およびエラー頁と残り頁数、ならびにコマンドエンド
を前記レジスタ群へ書込み、制御用プロセッサにはエラ
ーを表示し、かつ読取りを中断し、外部装置はコマンド
エンドかをチェックしてコマンドエンドならエラーかを
チェックし、それがビットエラーなら最初と同じ読取り
コマンドを前記レジスタ群にセントし、制御用プロセッ
サは該コマンドと前記エラー表示とから、前記レジスタ
群よりエラー頁を知りそして当該頁のデータを磁気バブ
ルメモリより読出し、エラー修正し、それを該メモリへ
書込むと共に、該頁のデータとメモリより読出した該頁
以降のデータを外部装置へ供給することを特徴とする磁
気バブルメモリの制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124109A JPS5916190A (ja) | 1982-07-16 | 1982-07-16 | 磁気バブルメモリの制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57124109A JPS5916190A (ja) | 1982-07-16 | 1982-07-16 | 磁気バブルメモリの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5916190A true JPS5916190A (ja) | 1984-01-27 |
Family
ID=14877137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57124109A Pending JPS5916190A (ja) | 1982-07-16 | 1982-07-16 | 磁気バブルメモリの制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916190A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553265A (en) * | 1994-10-21 | 1996-09-03 | International Business Machines Corporation | Methods and system for merging data during cache checking and write-back cycles for memory reads and writes |
-
1982
- 1982-07-16 JP JP57124109A patent/JPS5916190A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553265A (en) * | 1994-10-21 | 1996-09-03 | International Business Machines Corporation | Methods and system for merging data during cache checking and write-back cycles for memory reads and writes |
| US5627993A (en) * | 1994-10-21 | 1997-05-06 | International Business Machines Corporation | Methods and systems for merging data during cache checking and write-back cycles for memory reads and writes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2679715B2 (ja) | データ転送方法 | |
| JPS5916190A (ja) | 磁気バブルメモリの制御方法 | |
| JPS6129024B2 (ja) | ||
| JP3022688B2 (ja) | 補助記憶装置 | |
| JPH0573226A (ja) | 外部記憶装置におけるデータ入出力方式 | |
| JPS6136670B2 (ja) | ||
| JPH06131123A (ja) | 計算機の外部記憶装置 | |
| JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
| JPS63271555A (ja) | 記憶制御方式 | |
| JPS6013360A (ja) | 記憶装置 | |
| JP3009168B2 (ja) | データ処理装置 | |
| JPH03103951A (ja) | メモリパトロール制御方式 | |
| JPS6269342A (ja) | 半導体デイスク装置 | |
| JPS603769A (ja) | エラ−回復方法 | |
| JPH04311217A (ja) | 外部記憶制御装置 | |
| JPS6042506B2 (ja) | 記憶内容のエラ−訂正方式 | |
| JPH04332997A (ja) | 障害処理システム | |
| JPS6113259B2 (ja) | ||
| JPH04259025A (ja) | ディスクアレイ制御装置 | |
| JPS59215095A (ja) | 階層記憶装置の制御方式 | |
| JPH02165354A (ja) | 補助記憶装置 | |
| JPH02165248A (ja) | ディスクキャッシュ制御装置 | |
| JPS6125259A (ja) | 記憶装置の再書込制御方式 | |
| JPH04128917A (ja) | 読み取り再試行回路 | |
| JPS62197844A (ja) | デイスクキヤツシユ装置 |