JPS5916452A - リダイヤル制御方式 - Google Patents
リダイヤル制御方式Info
- Publication number
- JPS5916452A JPS5916452A JP12597082A JP12597082A JPS5916452A JP S5916452 A JPS5916452 A JP S5916452A JP 12597082 A JP12597082 A JP 12597082A JP 12597082 A JP12597082 A JP 12597082A JP S5916452 A JPS5916452 A JP S5916452A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- redial
- address
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/26—Devices for calling a subscriber
- H04M1/27—Devices whereby a plurality of signals may be stored simultaneously
- H04M1/272—Devices whereby a plurality of signals may be stored simultaneously with provision for storing only one subscriber number at a time, e.g. by keyboard or dial
- H04M1/2725—Devices whereby a plurality of signals may be stored simultaneously with provision for storing only one subscriber number at a time, e.g. by keyboard or dial using electronic memories
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、リダイヤル機能付電話機のりダイヤル制御方
式に関するものである。
式に関するものである。
リダイヤル機能付礒話機は、ダイヤル操作によの入力操
作を再び行なうことなく、リダイヤル操作によりメモリ
に記憶されていたダイヤル番号を送出し、再発呼操作を
簡単Ｃ二行なうことができるものである。呑う４暗〒４
− −゛従ってリダイヤル動作に於 いては、メモリζ二記憶されている桁数のダイヤル番号
のみを送出するように、桁数の管理を行なわなければな
らない。
作を再び行なうことなく、リダイヤル操作によりメモリ
に記憶されていたダイヤル番号を送出し、再発呼操作を
簡単Ｃ二行なうことができるものである。呑う４暗〒４
− −゛従ってリダイヤル動作に於 いては、メモリζ二記憶されている桁数のダイヤル番号
のみを送出するように、桁数の管理を行なわなければな
らない。
本発明は、前述の如きリダイヤル動作に於けるダイヤル
番号の桁数の管理等を確実（二重なわせることを目的と
するものである。以下実施例について詳細（＝説明する
。
番号の桁数の管理等を確実（二重なわせることを目的と
するものである。以下実施例について詳細（＝説明する
。
第１図は、リダイヤル機能付硫話機のダイヤル番号送出
部の機能ブロック線図であり、１は図示しない押釦ダイ
ヤルからの高群信号Ｈ１〜Ｈ番、低群信号Ｌ１〜Ｌ４又
はりダイヤル信号ＲＤが入力されるキーインタフェース
回路、２はインタフェース回路からの高群信号Ｈ８〜Ｈ
４，低群信号り、〜Ｌ４及びリダイヤル信号ＲＤを識別
して二重押しであるか否か検出し、且つ二重押しでない
とき各信号をラッテする二重押し検出キーラッチ回路、
３はエンコーダ、４はエンコーダの出力をダイヤル番号
として記憶するメモリ、５は切換機能を有するデコーダ
、６はプログラムカウンタ、７は直列並列変換回路、８
はＤＡ変換器、９はフィルタ等を有する出力部、１０は
キー操作に伴なうチャツタリングを防止するチャツタ防
止回路、１１はメモリ制御回路、１２．１５は発振器で
ある。
部の機能ブロック線図であり、１は図示しない押釦ダイ
ヤルからの高群信号Ｈ１〜Ｈ番、低群信号Ｌ１〜Ｌ４又
はりダイヤル信号ＲＤが入力されるキーインタフェース
回路、２はインタフェース回路からの高群信号Ｈ８〜Ｈ
４，低群信号り、〜Ｌ４及びリダイヤル信号ＲＤを識別
して二重押しであるか否か検出し、且つ二重押しでない
とき各信号をラッテする二重押し検出キーラッチ回路、
３はエンコーダ、４はエンコーダの出力をダイヤル番号
として記憶するメモリ、５は切換機能を有するデコーダ
、６はプログラムカウンタ、７は直列並列変換回路、８
はＤＡ変換器、９はフィルタ等を有する出力部、１０は
キー操作に伴なうチャツタリングを防止するチャツタ防
止回路、１１はメモリ制御回路、１２．１５は発振器で
ある。
インタフェース回路１は、高群信号Ｈ，−Ｈ，，低群信
号Ｌ１〜Ｌ４又はりダイヤル信号ＲＤが９ビーソト構成
として加えられるので、それらを二重押し検出キーラッ
チ回路２に加えると共（二、何れかのキー操作を示すキ
ー信号αがチャツタ防止回路１０に加えられ、このチャ
ツタ防止回路１０からの信号及び発振回路１２からの例
えば３２ ＫＨｚのクロックにより各信号がラッチされ
る。又チャツタ防止回路１０から制御信号すがメモリ制
御回路１１に加えられる。
号Ｌ１〜Ｌ４又はりダイヤル信号ＲＤが９ビーソト構成
として加えられるので、それらを二重押し検出キーラッ
チ回路２に加えると共（二、何れかのキー操作を示すキ
ー信号αがチャツタ防止回路１０に加えられ、このチャ
ツタ防止回路１０からの信号及び発振回路１２からの例
えば３２ ＫＨｚのクロックにより各信号がラッチされ
る。又チャツタ防止回路１０から制御信号すがメモリ制
御回路１１に加えられる。
二重押し検出キーラッテ回路２は、リダイヤル信号ＲＤ
をメモリ制御回路１１１：、又高群信号Ｈ１〜Ｈ４及び
低群信号り、〜Ｌ４をエンコーダ３とデコーダ５とに加
え、且つ制御信号Ｃをプログラムカウンタ６に加える。
をメモリ制御回路１１１：、又高群信号Ｈ１〜Ｈ４及び
低群信号り、〜Ｌ４をエンコーダ３とデコーダ５とに加
え、且つ制御信号Ｃをプログラムカウンタ６に加える。
押釦ダイヤルのキー（二対応した高群信号Ｈ１〜Ｈ４の
−っと低群信号Ｌ１〜Ｌ４の一つとからなる１桁分のダ
イヤル番号はエンコーダ３により４ビツトのダイヤル番
号にエンコードされてメモリ４に加えられる。
−っと低群信号Ｌ１〜Ｌ４の一つとからなる１桁分のダ
イヤル番号はエンコーダ３により４ビツトのダイヤル番
号にエンコードされてメモリ４に加えられる。
メモリ制御回路１１はキー操作毎に加えられる制御信号
すを桁信号としてカウントし、メモリ４の′ｒアドレス
信号形成する。又リダイヤル信号ＲＤが人力されたとき
は、内部で発生される信号を桁信号としてカウントし、
メモリ４のアドレス信号とし、インタフェース回路１Ｃ
ニリダイヤル動作中のキー人力禁止フラグＦ１及びリダ
イヤル動作後のりダイヤルキー人力禁止７ラグＦ２を加
え、且つキー人力禁止フラグＦ１をデコーダ５に加えて
、デコーダ５でメモリ４からアドレス信号に従ってラグ
Ｆ１が加えられていないときは、リダイヤル動作ではな
いので、二重押し検出キーラッチ回路２のラッチ出力信
号をそのまま出力する。
すを桁信号としてカウントし、メモリ４の′ｒアドレス
信号形成する。又リダイヤル信号ＲＤが人力されたとき
は、内部で発生される信号を桁信号としてカウントし、
メモリ４のアドレス信号とし、インタフェース回路１Ｃ
ニリダイヤル動作中のキー人力禁止フラグＦ１及びリダ
イヤル動作後のりダイヤルキー人力禁止７ラグＦ２を加
え、且つキー人力禁止フラグＦ１をデコーダ５に加えて
、デコーダ５でメモリ４からアドレス信号に従ってラグ
Ｆ１が加えられていないときは、リダイヤル動作ではな
いので、二重押し検出キーラッチ回路２のラッチ出力信
号をそのまま出力する。
プログラムカウンタ６はデコーダ５の出力信号に従って
発振器１３からの例えば３．５８Ｍ１ｈのタロツクをカ
ウントし、カウント出力を直列並列変換回路７に加え、
例えば１４ビツトの並列信号に変換してＤＡ変換器８に
加え、アナログの２周波信号として出力部９（＝加える
。出力部９からは通常の押釦ダイヤル信号即ち２周波信
号が出力され、交換機に送出される。
発振器１３からの例えば３．５８Ｍ１ｈのタロツクをカ
ウントし、カウント出力を直列並列変換回路７に加え、
例えば１４ビツトの並列信号に変換してＤＡ変換器８に
加え、アナログの２周波信号として出力部９（＝加える
。出力部９からは通常の押釦ダイヤル信号即ち２周波信
号が出力され、交換機に送出される。
リダイヤル動作に於けるダイヤル番号の桁数の管理はメ
モリ制御回路１１に於いて行なわれるものであり、以下
１６桁までのダイヤル番号について制御する場合につい
て説明する。
モリ制御回路１１に於いて行なわれるものであり、以下
１６桁までのダイヤル番号について制御する場合につい
て説明する。
第２図は本発明の実施例の要部ブロック線図であり、２
１はリダイヤル動作中のキー人力禁止フラグＦ１を出力
するフリップフロップ、２２はリダイヤル動作後のりダ
イヤルキー人力禁止フラグＦ２を出力するフリップ７０
ツブ、２３，３０．３１はアンド回路、２４はアドレス
カウンタ、２５はアドレスデコーダ、２６は桁メモリ及
び一致検出回路である。
１はリダイヤル動作中のキー人力禁止フラグＦ１を出力
するフリップフロップ、２２はリダイヤル動作後のりダ
イヤルキー人力禁止フラグＦ２を出力するフリップ７０
ツブ、２３，３０．３１はアンド回路、２４はアドレス
カウンタ、２５はアドレスデコーダ、２６は桁メモリ及
び一致検出回路である。
オフフックζ二よりリセット信号Ｒ８Ｔが図示しない回
路から加えられてフリップフロップ２１．２２及びアド
レスカウンタ２４がリセットされる。アドレスカウンタ
２４は５ピツト構成の２進カウンタであり、押釦ダイヤ
ルのキー人力に従って前述のチャッタ防止回路１０から
加えられる制御信号すがパルスＳＨとして加えられ、ザ
ウントアツプされる。従ってアドレスカウンタ２４のカ
ウント内容はダイヤル番号の桁数を示すものとなる。１
６桁目の入力によりアドレスカウンタ２４は“１０００
０”となり、最終段Ｑ５が“１′となるから、この出力
信号がアドレスデコーダ２５（＝加えられ、１７桁以上
の入力があっても、アドレスデコーダ２５のデコード動
作を禁止させる。
路から加えられてフリップフロップ２１．２２及びアド
レスカウンタ２４がリセットされる。アドレスカウンタ
２４は５ピツト構成の２進カウンタであり、押釦ダイヤ
ルのキー人力に従って前述のチャッタ防止回路１０から
加えられる制御信号すがパルスＳＨとして加えられ、ザ
ウントアツプされる。従ってアドレスカウンタ２４のカ
ウント内容はダイヤル番号の桁数を示すものとなる。１
６桁目の入力によりアドレスカウンタ２４は“１０００
０”となり、最終段Ｑ５が“１′となるから、この出力
信号がアドレスデコーダ２５（＝加えられ、１７桁以上
の入力があっても、アドレスデコーダ２５のデコード動
作を禁止させる。
アドレスデコーダ２５はアドレスカウンタ２４のカウン
ト内容をデコードしてメモリ４のアドレス信号ＡＤＨを
出力するものである。従ってメモリ４には各桁の番号が
記憶されることになる。
ト内容をデコードしてメモリ４のアドレス信号ＡＤＨを
出力するものである。従ってメモリ４には各桁の番号が
記憶されることになる。
この実施例（二於いては、構内交換機の内線加入者につ
いて適用した場合を示し、従って局線発信時は、局線発
信を示す番号を入力した後、リダイヤル操作を行なうこ
とになる。その為、２桁目までの入力があるまでは、局
線発信のりダイヤルであるか否か確定しないことになる
。そこでアドレスデコーダ２５は、２桁目のデコードを
行なうことＣ二より信号ｄｐ’ｓｆを“１″とする。
いて適用した場合を示し、従って局線発信時は、局線発
信を示す番号を入力した後、リダイヤル操作を行なうこ
とになる。その為、２桁目までの入力があるまでは、局
線発信のりダイヤルであるか否か確定しないことになる
。そこでアドレスデコーダ２５は、２桁目のデコードを
行なうことＣ二より信号ｄｐ’ｓｆを“１″とする。
又桁メモリ及び−数構出回路２６は、アドレスカウンタ
２４の第１〜第４段Ｑ１〜Ｑ４の出力を記憶する４ビツ
トのメモリと、そのメモリの記憶内容とアドレスカウン
タ２４の次回の第１〜第４段Ｑｌ〜Ｑ４の出力とを比較
する回路とを有するものであり、ライトパルスＷＰはメ
モリ制御回路１１に加えられる制御信号すの立下り毎に
発生され、アンド回路６０を介して桁メモリ及び−数構
出回路２６に加えられるから、２桁目以上の桁数が記憶
されることになる。
２４の第１〜第４段Ｑ１〜Ｑ４の出力を記憶する４ビツ
トのメモリと、そのメモリの記憶内容とアドレスカウン
タ２４の次回の第１〜第４段Ｑｌ〜Ｑ４の出力とを比較
する回路とを有するものであり、ライトパルスＷＰはメ
モリ制御回路１１に加えられる制御信号すの立下り毎に
発生され、アンド回路６０を介して桁メモリ及び−数構
出回路２６に加えられるから、２桁目以上の桁数が記憶
されることになる。
前述の如く発呼操作（二より、桁メモリ及び−数構出回
路２６に桁数が記憶され、又アドレスデコーダ２５から
のアドレス信号ＡＤＨに従ってメモリ４為にオフフック
すると、ソリツブフロップ２１．２２及びアドレスカウ
ンタ２４はリセット信号Ｒ８Ｔ によりリセットされる
。そして局線発信を示す１桁目の番号を入力し、次に９
ダイヤルキーな操作すると、１桁目の番号入力（二より
アドレスカウンタ２４は＋１され、次のりダイヤルキー
の操作によりアドレスカウンタ２４は更に＋１される。
路２６に桁数が記憶され、又アドレスデコーダ２５から
のアドレス信号ＡＤＨに従ってメモリ４為にオフフック
すると、ソリツブフロップ２１．２２及びアドレスカウ
ンタ２４はリセット信号Ｒ８Ｔ によりリセットされる
。そして局線発信を示す１桁目の番号を入力し、次に９
ダイヤルキーな操作すると、１桁目の番号入力（二より
アドレスカウンタ２４は＋１され、次のりダイヤルキー
の操作によりアドレスカウンタ２４は更に＋１される。
それによってアドレスデコーダ２５は信号ｄｙｘｆを“
１”とする。このときりダイヤル信号ＲＤは“１”とな
っているので、フリップフロップ２１．２２はセットさ
れ、キー人力禁止フラグＦ１及びリダイヤルキー人力禁
止フラグＦ２は“１”となる。
１”とする。このときりダイヤル信号ＲＤは“１”とな
っているので、フリップフロップ２１．２２はセットさ
れ、キー人力禁止フラグＦ１及びリダイヤルキー人力禁
止フラグＦ２は“１”となる。
従ってデコーダ５は、１桁目の局線発信番号は、メモリ
４の記憶番号を選択せずに、入力された局線発信番号を
選択して出力し、入力禁止フラグＦ１が“１”となる２
桁目以降の被呼者番号をメモリ４からアドレス信号ＡＤ
Ｈに従って読出してデコードすること（＝なる。又アド
レスカウンタ２４はリダイヤル信号ＲＤｔ二より前述の
如く内部で発生させた所定周期の信号をカウントアツプ
するものである。
４の記憶番号を選択せずに、入力された局線発信番号を
選択して出力し、入力禁止フラグＦ１が“１”となる２
桁目以降の被呼者番号をメモリ４からアドレス信号ＡＤ
Ｈに従って読出してデコードすること（＝なる。又アド
レスカウンタ２４はリダイヤル信号ＲＤｔ二より前述の
如く内部で発生させた所定周期の信号をカウントアツプ
するものである。
アドレスカウンタ２４のカウント内容と桁メモリ及び−
数構出回路２６（二記憶された桁数とが一致すると、一
致信号ダが１″となり、アドレスデコーダ２５からの信
号ｆも“１”となっているので、アンド回路３１の出力
でフリップフロップ２１はリセットされる。即ちリダイ
ヤル操作終了によりキー人力禁止フラグＦ１は“０″と
なり、押釦ダイヤルのキー人力が可能となる。しかし、
ソリツブフロップ２２はセットされたままであるから、
リダイヤルキー人力禁止フラグＦ２は“１”であってオ
フフック状態のままのりダイヤルキー人力は禁止される
。
数構出回路２６（二記憶された桁数とが一致すると、一
致信号ダが１″となり、アドレスデコーダ２５からの信
号ｆも“１”となっているので、アンド回路３１の出力
でフリップフロップ２１はリセットされる。即ちリダイ
ヤル操作終了によりキー人力禁止フラグＦ１は“０″と
なり、押釦ダイヤルのキー人力が可能となる。しかし、
ソリツブフロップ２２はセットされたままであるから、
リダイヤルキー人力禁止フラグＦ２は“１”であってオ
フフック状態のままのりダイヤルキー人力は禁止される
。
桁数が１５桁以下の場合は、前述の如くダイヤル番号の
桁数についての制御が行なわれ、メモリ４に記憶された
桁数のダイヤル番号なりダイヤル信号ＲＤによって送出
することかできるが、１６桁の場合は、桁メモリ及び−
数構出回路２６１−は“００００”の４ピツトが記憶さ
れていることになり、再発呼の為にオフフックす之と、
アドレスカウンタ２４がリセットされ、その第１〜第４
段Ｑ、〜Ｑ４の出力も“００００”となる。従って一致
信号１が“１”となる。
桁数についての制御が行なわれ、メモリ４に記憶された
桁数のダイヤル番号なりダイヤル信号ＲＤによって送出
することかできるが、１６桁の場合は、桁メモリ及び−
数構出回路２６１−は“００００”の４ピツトが記憶さ
れていることになり、再発呼の為にオフフックす之と、
アドレスカウンタ２４がリセットされ、その第１〜第４
段Ｑ、〜Ｑ４の出力も“００００”となる。従って一致
信号１が“１”となる。
しかし、アドレスデコーダ２５からの信号ｆは、アドレ
スカウンタ２４のカウント内容が２桁目を示すまでは“
０”であるから、フリップフロップ２１のリセットは行
なわれないものとなる。セして１６桁目のカウント内容
の場合は、アドレスデコーダ２５からの信号ｆは“１″
となっているので、桁メモリ及び−数構出回路２６の一
致信号ダが“１”となったときフリップ７０ツブ２１は
リセットされる。
スカウンタ２４のカウント内容が２桁目を示すまでは“
０”であるから、フリップフロップ２１のリセットは行
なわれないものとなる。セして１６桁目のカウント内容
の場合は、アドレスデコーダ２５からの信号ｆは“１″
となっているので、桁メモリ及び−数構出回路２６の一
致信号ダが“１”となったときフリップ７０ツブ２１は
リセットされる。
以上説明したように、本発明は、桁メモリ及び−数構出
回路２６をルビットメモリで構成して２桁のダイヤル番
号の桁数を記憶できることになり、更に、オフフックに
よりアドレスカウンタ２４がリセットされたときに桁メ
モリ及び−数構出回路２６から一致信号ｙが出力された
としても、アドレスデコーダ２５がアドレスカウンタ２
４の２桁目のカウント内容をデコードするまで、その一
致信号ｙを無効とすることができるので、リダイヤル信
号ＲＤ（二よってセットされる第１のフリップフロップ
２１は、メモリ４に記憶されたダイヤル番号の桁数だけ
りダイヤル動作により送出するまでリセットされないこ
とになり、リダイヤル動作中のキー人力禁止フラグＦ１
は、記憶された桁数のダイヤル番号が送出されるまで有
効となるから、リダイヤル動作中のキー人力による誤動
作を防止することができる。
回路２６をルビットメモリで構成して２桁のダイヤル番
号の桁数を記憶できることになり、更に、オフフックに
よりアドレスカウンタ２４がリセットされたときに桁メ
モリ及び−数構出回路２６から一致信号ｙが出力された
としても、アドレスデコーダ２５がアドレスカウンタ２
４の２桁目のカウント内容をデコードするまで、その一
致信号ｙを無効とすることができるので、リダイヤル信
号ＲＤ（二よってセットされる第１のフリップフロップ
２１は、メモリ４に記憶されたダイヤル番号の桁数だけ
りダイヤル動作により送出するまでリセットされないこ
とになり、リダイヤル動作中のキー人力禁止フラグＦ１
は、記憶された桁数のダイヤル番号が送出されるまで有
効となるから、リダイヤル動作中のキー人力による誤動
作を防止することができる。
又第２のフリップフロップ２２がリダイヤル信号ＲＤに
よりセットされて、リダイヤル動作後のりダイヤルキー
人力禁止フラグＦ２が出力されるから、オフフック状態
のままのりダイヤル操作を繰返すことによる誤動作を防
止できることになる。
よりセットされて、リダイヤル動作後のりダイヤルキー
人力禁止フラグＦ２が出力されるから、オフフック状態
のままのりダイヤル操作を繰返すことによる誤動作を防
止できることになる。
又アドレスカウンタ２４は、通常の発呼操作時の桁カウ
ンタとして動作すると共に、リダイヤル動作時の桁カウ
ンタとしても動作するから、共用化により経済的な構成
となる。
ンタとして動作すると共に、リダイヤル動作時の桁カウ
ンタとしても動作するから、共用化により経済的な構成
となる。
なお本発明は前述の実施例にのみ限定されるものではな
く、種々の論理構成を採用し得るものであり、又構内交
換機の内線加入者のみでなく、一般〃１１人者に対して
も適用し得るものであり、その場合は局線発信番号の１
６代わりに、直ちにリダイヤル信号ＲＤを入力して、リ
ダイヤル動作を開始させるよう（ニすることもできる。
く、種々の論理構成を採用し得るものであり、又構内交
換機の内線加入者のみでなく、一般〃１１人者に対して
も適用し得るものであり、その場合は局線発信番号の１
６代わりに、直ちにリダイヤル信号ＲＤを入力して、リ
ダイヤル動作を開始させるよう（ニすることもできる。
又ル桁の通常ダイヤル操作を行なった後でＲＤ釦を押し
た場合にはル＋１桁以後のりダイヤル送出を行なう様に
することもできる。
た場合にはル＋１桁以後のりダイヤル送出を行なう様に
することもできる。
第１図はりダイヤル機能付峨話機のダイヤル番号送出部
のブロック線図、第２図は本発明の実施例の要部ブロッ
ク線図である。 １はインタフェース回路、２は二重押し検出キーラッチ
回路、６はエンコーダ、４はメモリ、５はデコーダ、６
はプログラムカウンタ、７は直列並列変換回路、８は゛
ＤＡ変換懸、９は出力部、１０はチャツタ防止回路、１
１はメモリ制御回路、１２．１３は発振器、２１．２２
は第１及び第２のフリップフロップ、２４はアドレスカ
ウンタ、２５はアドレスデコーダ、２６は桁メモリ及び
−数構出回路である。 特許出願人 富士′ｍ株党５２箋。 代理人 弁理士 玉蟲久五部 （外ろ名） 第２ 図 第１頁の続き ■出 願 人 日本電信電話公社 ■出 願 人 日本電気株式会社 東京都港区芝五丁目３３番１号
のブロック線図、第２図は本発明の実施例の要部ブロッ
ク線図である。 １はインタフェース回路、２は二重押し検出キーラッチ
回路、６はエンコーダ、４はメモリ、５はデコーダ、６
はプログラムカウンタ、７は直列並列変換回路、８は゛
ＤＡ変換懸、９は出力部、１０はチャツタ防止回路、１
１はメモリ制御回路、１２．１３は発振器、２１．２２
は第１及び第２のフリップフロップ、２４はアドレスカ
ウンタ、２５はアドレスデコーダ、２６は桁メモリ及び
−数構出回路である。 特許出願人 富士′ｍ株党５２箋。 代理人 弁理士 玉蟲久五部 （外ろ名） 第２ 図 第１頁の続き ■出 願 人 日本電信電話公社 ■出 願 人 日本電気株式会社 東京都港区芝五丁目３３番１号
Claims (1)
- ダイヤル操作による最新のダイヤル番号をメモリに記憶
し、リダイヤル操作により前記メモリに記憶されたダイ
ヤル番号を送出するリダイヤル制御方式に於いて、オフ
フックによりリセットされ、キー人力毎（二カウントア
ツプ又はリダイヤル信号人力により所定周期のパルスを
カウントアツプするアドレスカウンタ、該アドレスカウ
ンタのカウント内容をデコードして前記メモリのアドレ
ス信号を出力するアドレスデコーダ、前記アドレスカウ
ンタのカウント内容を記憶し、リダイヤル信号入力によ
る前記アドレスカウンタのカウント内容と記憶内容とを
比較する桁メモリ及び一致検出回路、前記リダイヤル信
号によってセットされ、前記桁メモリ及び一致検出回路
からの一致信号により及びオフフック（二よりリセット
され、リダイヤル動作中のキー人力禁止フラグを出力す
る第１のフリップフロップ、オフフック（二よりリセッ
トされ前記リダイヤル信号によりセットされて、リダイ
ヤル動作後のりダイヤルキー人力禁止フラグを出力する
第２のフリップ７０ツブを備え、前記アドレスデコーダ
で２桁目以上の前記アドレスカウンタのカウント内容を
デコードしたとき（二、前記桁メモリ及び一致検出回路
からの一致信号による前記第１の７リツプフロツプのリ
セットを可能とすることを特徴とするりダイヤル制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12597082A JPS5916452A (ja) | 1982-07-20 | 1982-07-20 | リダイヤル制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12597082A JPS5916452A (ja) | 1982-07-20 | 1982-07-20 | リダイヤル制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5916452A true JPS5916452A (ja) | 1984-01-27 |
| JPS6253103B2 JPS6253103B2 (ja) | 1987-11-09 |
Family
ID=14923488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12597082A Granted JPS5916452A (ja) | 1982-07-20 | 1982-07-20 | リダイヤル制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5916452A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63183739U (ja) * | 1987-05-18 | 1988-11-25 |
-
1982
- 1982-07-20 JP JP12597082A patent/JPS5916452A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63183739U (ja) * | 1987-05-18 | 1988-11-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6253103B2 (ja) | 1987-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2065858A1 (en) | Abbreviated and enhanced dialing apparatus and methods | |
| US3582555A (en) | Telephone alarm system | |
| JPS5916452A (ja) | リダイヤル制御方式 | |
| US4791667A (en) | First dialed digit detector and comparator | |
| US4567326A (en) | Telephone apparatus for selective operation in a normal and repertory dial mode | |
| US4896060A (en) | Dialer with internal option select circuit programmed with externally hardwired address | |
| US6047062A (en) | Automatic speed call updating | |
| JP3930787B2 (ja) | 通信装置、携帯電話機および電話機 | |
| JPH05244243A (ja) | 電話機 | |
| JPS6157156A (ja) | レパ−トリ・ダイアラ | |
| USRE36443E (en) | Dialer with internal option select circuit programmed with externally hardwired address | |
| US4907262A (en) | Method of transmitting dual tone multi-frequency during communication in a private branch exchange using keyphones | |
| KR0144601B1 (ko) | 사설교환기에서 가장 최근 자신을 호출한 내선 가입자 재호출 방법 | |
| KR960027970A (ko) | 디지탈 셀룰라폰의 록킹시 다이얼 방법 | |
| JPH04157969A (ja) | ファクシミリ装置 | |
| KR940006511B1 (ko) | 전화기에 있어 체인 다이얼 방법 | |
| JPS63185260A (ja) | 通信装置 | |
| JPH0330559A (ja) | 加入者ダイヤル受信制御方式 | |
| JPS63245162A (ja) | 電話機 | |
| JPS60182254A (ja) | 電子交換機の特殊数字受信方式 | |
| CN1087215A (zh) | 寻呼机及其控制方法 | |
| JPH05219171A (ja) | 電話機 | |
| JPH01254044A (ja) | リダイヤル制御方式 | |
| JPS6119263A (ja) | キヤラクタダイヤル方式 | |
| JPS6362938B2 (ja) |