JPS59165507A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS59165507A JPS59165507A JP58038491A JP3849183A JPS59165507A JP S59165507 A JPS59165507 A JP S59165507A JP 58038491 A JP58038491 A JP 58038491A JP 3849183 A JP3849183 A JP 3849183A JP S59165507 A JPS59165507 A JP S59165507A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- npn
- pnp
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はバイポーラ集積回路に於いて、縦方向ＰＮＰ
）ランジスタを増幅トランジスタとして用いる増幅回
路に関する。
）ランジスタを増幅トランジスタとして用いる増幅回
路に関する。
１−
〔発明の技術的背景〕
一般にバイポーラ集積回路に於いては、使用されるトラ
ンジスタの大部分がＮＰＮ ）ランジスタである為、Ｐ
形シリコン基板が用いられる。
ンジスタの大部分がＮＰＮ ）ランジスタである為、Ｐ
形シリコン基板が用いられる。
しかし、電子回路設計に於いて、使用するトランジショ
ンＮＰＮ）ランジヌタだけに限ることは困離である。例
えば、低電圧動作を可能にする為にはＮＰＮトランジス
タとＰＮＰ ）ランジスタを組み介せる必要がある。
ンＮＰＮ）ランジヌタだけに限ることは困離である。例
えば、低電圧動作を可能にする為にはＮＰＮトランジス
タとＰＮＰ ）ランジスタを組み介せる必要がある。
／？イポーラ集積回路でＰＮＰ ）ランジスタを用いる
場合は、Ｐ形基板上にＮＰＮ トランジスタと同一工程
で形成される横方向ＰＮＰ ）ランジスタ（以下、Ｌ、
ＰＮＰ ）ランジヌタと称する）を用いるのが一般的で
ある。しかしながら、とのり、ＰＮＰ ）ランジスタは
エミッタ接地電流増幅率（ｈｒｇ ）とトランジション
周波数（ｆｒ ）が共に低い為、使用する回路、周波数
帯域が限定されてし１う。したがって、工程は少し増加
するが、エミッタ接地電流増幅率（ｈｙｉｃ）、）ラン
ジション周波数（ｆｒ ）等の特性がＮＰＮ ）ランジ
スタ２− の特性に近いという利漬ヲ有する縦方向ＰＮＰ ）ラン
ジヌタ（以下、Ｖ、ＰＮＰ ）ランジヌタと称する）を
用いることがしばしばある。
場合は、Ｐ形基板上にＮＰＮ トランジスタと同一工程
で形成される横方向ＰＮＰ ）ランジスタ（以下、Ｌ、
ＰＮＰ ）ランジヌタと称する）を用いるのが一般的で
ある。しかしながら、とのり、ＰＮＰ ）ランジスタは
エミッタ接地電流増幅率（ｈｒｇ ）とトランジション
周波数（ｆｒ ）が共に低い為、使用する回路、周波数
帯域が限定されてし１う。したがって、工程は少し増加
するが、エミッタ接地電流増幅率（ｈｙｉｃ）、）ラン
ジション周波数（ｆｒ ）等の特性がＮＰＮ ）ランジ
スタ２− の特性に近いという利漬ヲ有する縦方向ＰＮＰ ）ラン
ジヌタ（以下、Ｖ、ＰＮＰ ）ランジヌタと称する）を
用いることがしばしばある。
第１図はＰ形基板上に形成されたＶ、ＰＮＰ ）ランジ
ヌタＰＴとＮＰＮ ）ランジヌタＮＴとを示す断面図で
ある。Ｐ形基板ｌｌ上のＶ、ＰＮＰ ）ランジスタＰＴ
は、Ｎ＋坤込層１２をＮ形基板としてその上にコレクタ
Ｃを成すＰ Ｎ１３、ベースＢを成すＮ層１４、エミッ
タＥを成す２層１５を形成して作られている。この場合
、Ｖ、ＰＮＰ トランジスタＰＴのＮ形基板として用い
たＮ埋込層１２は、括合分離の為Ｎ層１６を介して電源
線１７に接続される。なお、１８はＰ縁膜、１９は接地
線である。
ヌタＰＴとＮＰＮ ）ランジヌタＮＴとを示す断面図で
ある。Ｐ形基板ｌｌ上のＶ、ＰＮＰ ）ランジスタＰＴ
は、Ｎ＋坤込層１２をＮ形基板としてその上にコレクタ
Ｃを成すＰ Ｎ１３、ベースＢを成すＮ層１４、エミッ
タＥを成す２層１５を形成して作られている。この場合
、Ｖ、ＰＮＰ トランジスタＰＴのＮ形基板として用い
たＮ埋込層１２は、括合分離の為Ｎ層１６を介して電源
線１７に接続される。なお、１８はＰ縁膜、１９は接地
線である。
このＶ、ＰＮＰ ）ランゾヌタＰＴの寄生容量を第２図
に示す。図に於いて、ＣＢＩはベース・エミッタ間寄生
容量、ＣｃＢはコレクタ・ペース間寄生容量、ＣｃＮは
コレクタとＮ埋込層１２間の寄生容量である。寄生容量
ＣＢＫ、ＣｃＢはＮＰＮ）ランジスタＮＴのそれらと比
べてそれほど太きくはない。しかしながら、寄生容量Ｃ
６Ｎはコレクタ（Ｐ＋層１３）とＮ＋埋込層１２がとも
に不純物濃度が高い為空乏層の広がりが小さく、また接
合面積も広い為に相当大きな値となる。したがって、Ｖ
、ＰＮＰ ）ランジスタＰＴＴ第３図に示すように増幅
回路を措成した場合、上記寄生容量ＣｃＮの容量値と負
荷抵抗２５の抵抗値とによって決定さｈるところのカッ
トオフ周波数が低くなる。したがって、第３図に示す増
幅回路を高周波用として使う為には負荷抵抗２５の抵抗
値を小さくする必要がある。なお、第３図に於いて、２
ノは入力信号源、２２ 、２３はＶ、ＰＮＰ ）ランジ
ヌタ、２４は定電流源、２６は出力端子、ｖｃｃけ電源
である。
に示す。図に於いて、ＣＢＩはベース・エミッタ間寄生
容量、ＣｃＢはコレクタ・ペース間寄生容量、ＣｃＮは
コレクタとＮ埋込層１２間の寄生容量である。寄生容量
ＣＢＫ、ＣｃＢはＮＰＮ）ランジスタＮＴのそれらと比
べてそれほど太きくはない。しかしながら、寄生容量Ｃ
６Ｎはコレクタ（Ｐ＋層１３）とＮ＋埋込層１２がとも
に不純物濃度が高い為空乏層の広がりが小さく、また接
合面積も広い為に相当大きな値となる。したがって、Ｖ
、ＰＮＰ ）ランジスタＰＴＴ第３図に示すように増幅
回路を措成した場合、上記寄生容量ＣｃＮの容量値と負
荷抵抗２５の抵抗値とによって決定さｈるところのカッ
トオフ周波数が低くなる。したがって、第３図に示す増
幅回路を高周波用として使う為には負荷抵抗２５の抵抗
値を小さくする必要がある。なお、第３図に於いて、２
ノは入力信号源、２２ 、２３はＶ、ＰＮＰ ）ランジ
ヌタ、２４は定電流源、２６は出力端子、ｖｃｃけ電源
である。
このように第３図に示す増幅回路はＶ、ＰＮＰ ）ラン
ジスタを用いた朽成である為、低電圧動作が可能である
。しかしながら、これはＶ、ＰＮＰ ）ランジスタを用
いた場合に限らず、Ｌ、ＰＮＰ ）ランジスタを用いた
場合にも得られる効果である。
ジスタを用いた朽成である為、低電圧動作が可能である
。しかしながら、これはＶ、ＰＮＰ ）ランジスタを用
いた場合に限らず、Ｌ、ＰＮＰ ）ランジスタを用いた
場合にも得られる効果である。
Ｖ、ＰＮＰ ）ランジヌタを用いることによって得らね
るダイナミックレンジの拡大、つまり低周波から高周波
着で安定した増幅動作が得られるという効果は、寄生容
量ＣＣＮの容量値が大きい為、負荷抵抗２５の抵抗値を
小さくしなければ得られない。しかしながら、この抵抗
値を小さくするということは数カも直さず利得が下がる
ことであり、高利得を得たい場合には適用できない。
るダイナミックレンジの拡大、つまり低周波から高周波
着で安定した増幅動作が得られるという効果は、寄生容
量ＣＣＮの容量値が大きい為、負荷抵抗２５の抵抗値を
小さくしなければ得られない。しかしながら、この抵抗
値を小さくするということは数カも直さず利得が下がる
ことであり、高利得を得たい場合には適用できない。
この場合でも、定電流源２４の電流値を大きくすわば、
利得を上げることができるが回路が大電流動作となって
好１しくない。
利得を上げることができるが回路が大電流動作となって
好１しくない。
この発明は上記の事情に対処すべくなされたもので、利
得及び低電流動作のいずれも犠牲にすることなく、ダイ
ナミックレンジを拡大することができる増幅回路を提供
することを目的とする。
得及び低電流動作のいずれも犠牲にすることなく、ダイ
ナミックレンジを拡大することができる増幅回路を提供
することを目的とする。
この発明はベース接地接続のＮＰＮトランジスタのエミ
ッタを入力信号増幅用のＶ、ＰＮＰ ）ラン５− ジヌタのコレクタ側に接続してコレクタ負荷とし、との
ＮＰＮ ）ランジヌタのコレクタよす増幅された信号を
取シ出すように枦成したものであるＯ 〔発明の実施例〕 以下、図面を参照してこの発明の実施例を詳細に説明す
る。第４図は一実施例の回路図である。図に於いて、３
ノは入力信号源、３２゜３３は入力信号を増幅するＶ、
ＰＮＰ トランジスタである。これらＶ、ＰＮＰ ）ラ
ンジヌタ、９２ 、３３は差動対全成し、そのエミッタ
の共通接続点は定電流源３４を介して電源”ｃｃに接続
されている。Ｖ、ＰＮＰ ）ランジスタ３２ 、．９
Ｊのベースは入力信号源３１に接続され、また、Ｖ、Ｐ
ＮＰ トランジスタ３２のコレクタは接地され、Ｖ、Ｐ
ＮＰ ）ランジスタ３３のコ゛レクタは定電流源３５を
介して接地されている。
ッタを入力信号増幅用のＶ、ＰＮＰ ）ラン５− ジヌタのコレクタ側に接続してコレクタ負荷とし、との
ＮＰＮ ）ランジヌタのコレクタよす増幅された信号を
取シ出すように枦成したものであるＯ 〔発明の実施例〕 以下、図面を参照してこの発明の実施例を詳細に説明す
る。第４図は一実施例の回路図である。図に於いて、３
ノは入力信号源、３２゜３３は入力信号を増幅するＶ、
ＰＮＰ トランジスタである。これらＶ、ＰＮＰ ）ラ
ンジヌタ、９２ 、３３は差動対全成し、そのエミッタ
の共通接続点は定電流源３４を介して電源”ｃｃに接続
されている。Ｖ、ＰＮＰ ）ランジスタ３２ 、．９
Ｊのベースは入力信号源３１に接続され、また、Ｖ、Ｐ
ＮＰ トランジスタ３２のコレクタは接地され、Ｖ、Ｐ
ＮＰ ）ランジスタ３３のコ゛レクタは定電流源３５を
介して接地されている。
トランジスタ３３のコレクタはＮＰＮ ）ランジヌタ３
６のエミッタに接続されている。このＮＰＮ ）ランジ
スタ３６のベースはバイアス電源６− ３７を介して接地され、ベース接地接続とされている。
６のエミッタに接続されている。このＮＰＮ ）ランジ
スタ３６のベースはバイアス電源６− ３７を介して接地され、ベース接地接続とされている。
トランジスタ３６のコレクタは負荷抵抗、９８を介して
電源ｖｃｃＶＣ接続されている。また、このコレクタは
出力端子３９に接続されている。
電源ｖｃｃＶＣ接続されている。また、このコレクタは
出力端子３９に接続されている。
上＝ｅ構成に於いて動作を説明する。足電流源３４ 、
．９５の電流値をＩ＋、Ｉ＊ とすると、ＮＰＮ ）ラ
ンジスタ３６のエミッタ電流Ｉ３は１３−１．−１．
・・・・・・・・・・・・・（１）となる。トラ
ンジスタ３６の内部インピーダンスｒ の抵抗値Ｒａは
エミッタ電流１．を使って表わすと、 但し、ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 と々る。Ｖ、ＰＮＰ ）ランジスタ３３のコレクタに於
けるカットオフ周波数ｆｃは 但し、Ｃａ：寄生容ｆ１−ＣｃＮの容量値と々る。ここ
でＩ３ ＝０．１ｍＡ、Ｔ＝３５ＣＰＫとすると、式（
２）よ、！Ｄ Ｒａ＝ ３０００となる。またＣａ＝
２ ｐＦとすると、式（３）よυカットオフ周波数ｆｃ
は、 ： ２６５ （ＭＨｚ） となｐ、Ｖ、ＰＮＰ ）ランジスタ３３のコレクタでは
充分凝、いカットオフ周波数ヲ得ることができる。また
、トランジスタ３６はＮＰＮ ）ランジスタであるから
、コレクタとＰ形基板間の寄生容量Ｃｃｓは寄生容量Ｃ
ｃＮに比べて極めて小さい。
．９５の電流値をＩ＋、Ｉ＊ とすると、ＮＰＮ ）ラ
ンジスタ３６のエミッタ電流Ｉ３は１３−１．−１．
・・・・・・・・・・・・・（１）となる。トラ
ンジスタ３６の内部インピーダンスｒ の抵抗値Ｒａは
エミッタ電流１．を使って表わすと、 但し、ｋ：ボルツマン定数 Ｔ：絶対温度 ｑ：電子の電荷 と々る。Ｖ、ＰＮＰ ）ランジスタ３３のコレクタに於
けるカットオフ周波数ｆｃは 但し、Ｃａ：寄生容ｆ１−ＣｃＮの容量値と々る。ここ
でＩ３ ＝０．１ｍＡ、Ｔ＝３５ＣＰＫとすると、式（
２）よ、！Ｄ Ｒａ＝ ３０００となる。またＣａ＝
２ ｐＦとすると、式（３）よυカットオフ周波数ｆｃ
は、 ： ２６５ （ＭＨｚ） となｐ、Ｖ、ＰＮＰ ）ランジスタ３３のコレクタでは
充分凝、いカットオフ周波数ヲ得ることができる。また
、トランジスタ３６はＮＰＮ ）ランジスタであるから
、コレクタとＰ形基板間の寄生容量Ｃｃｓは寄生容量Ｃ
ｃＮに比べて極めて小さい。
したがって、このＮＰＮ ）ランジスタ３６のコレクタ
では、負荷抵抗３８の抵抗値を大きくしても、光分な〜
さのカットオフ周波数を得ることができる。
では、負荷抵抗３８の抵抗値を大きくしても、光分な〜
さのカットオフ周波数を得ることができる。
このように上記構成によれば、利得及び低部、流動作の
いずれも犠牲にすることなくカットオフ周波数を高くす
ることができる。これによシ、Ｖ、ＰＮＰ ）ランジス
タの特徴（低圧動作が可能であること、低周波から高周
波まで安定に増幅できること等）を充分に活かすことが
でき、ダイナミックレンジの広い増幅回路を実現するこ
とができる。
いずれも犠牲にすることなくカットオフ周波数を高くす
ることができる。これによシ、Ｖ、ＰＮＰ ）ランジス
タの特徴（低圧動作が可能であること、低周波から高周
波まで安定に増幅できること等）を充分に活かすことが
でき、ダイナミックレンジの広い増幅回路を実現するこ
とができる。
第４図に於いて、ＮＰＮ ）ランジヌタ、９６のベース
からコレクタまでの利得は入力信号の周波数の増加に比
例して大きくなる。これは、トランジスタ、９６のエミ
ッタからみた寄生容量ＣｃＮのインピーダンスが周波数
の増加に反比例して小さく々るからである。このとき、
バイアス電源３７のインピーダンスを充分に低くできな
いと、トランジスタ３６のコレクタ・ベース間寄生容量
ＣｃＢや配線容量を介してトランジスタ、９６のコレク
タの出力信号がベースに帰還され、高い周波数領域で発
振廿たは周波数特性の盛り上がりが起る危険がある。こ
れを防ぐ為に、第５図に示すようにトランジスタ３６の
エミッタ９− を抵抗４０を介してトランジスタ３３のコレクタに接続
するようにしてもよい。この場合であっても、例えば抵
抗４０の抵抗値Ｒｂ’ｅ １ ｋΩと１２、てトランジ
スタ３３のコレクタに於けるカットオフ周波数ｆｃを求
めると、 ： ６１ （ＭＨｚ） となり、充分高いカットオフ周波数を得ることができる
。
からコレクタまでの利得は入力信号の周波数の増加に比
例して大きくなる。これは、トランジスタ、９６のエミ
ッタからみた寄生容量ＣｃＮのインピーダンスが周波数
の増加に反比例して小さく々るからである。このとき、
バイアス電源３７のインピーダンスを充分に低くできな
いと、トランジスタ３６のコレクタ・ベース間寄生容量
ＣｃＢや配線容量を介してトランジスタ、９６のコレク
タの出力信号がベースに帰還され、高い周波数領域で発
振廿たは周波数特性の盛り上がりが起る危険がある。こ
れを防ぐ為に、第５図に示すようにトランジスタ３６の
エミッタ９− を抵抗４０を介してトランジスタ３３のコレクタに接続
するようにしてもよい。この場合であっても、例えば抵
抗４０の抵抗値Ｒｂ’ｅ １ ｋΩと１２、てトランジ
スタ３３のコレクタに於けるカットオフ周波数ｆｃを求
めると、 ： ６１ （ＭＨｚ） となり、充分高いカットオフ周波数を得ることができる
。
なお、ＮＰＮ）ランジスタ３６のコレクタに接続される
負荷としては抵抗以外のものであってもよいことは勿論
である。
負荷としては抵抗以外のものであってもよいことは勿論
である。
このように、この発明は利得及び低電流動作のいずれも
犠牲にすることなく、ダイナミックレンジを拡大できる
増幅回ｉｌｌ供することができる。
犠牲にすることなく、ダイナミックレンジを拡大できる
増幅回ｉｌｌ供することができる。
１０−
第１図はパイ？−ラ年精回路に於けるＶ 、ＰＮＰトラ
ンジスタとＮＰＮ ）ランノヌタの’ｔｌ 造ｆ：駅、
明する為の断面図、第２図けＶ、ＰＮＰ ）ランジヌ
タの寄生容量を示す図、第３図けＶ、ＰＮＰ ）ランジ
ヌタを用いた増幅回路を示す回路図、第４図はこの発明
に係る増幅回路の一実施例を示す回路図、第５図はこの
発明の他の実施例を示す回路図である。 ３１・・・入力信号源１．９２ 、３Ｊ・・・Ｖ、ＰＮ
Ｐ ）ランジヌタ、３４ 、．９５・・・定電流源、３
６・・・ＮＰＮトランジスタ、３７・・・バイアス％ｉ
源、３８・・・負荷抵抗、３９・・・出力端子、４０・
・・抵抗、ｖｏｃ・・・電源・ 出願人代理人 弁理士 鈴 江 武 彦１１− 第１図 第３図
ンジスタとＮＰＮ ）ランノヌタの’ｔｌ 造ｆ：駅、
明する為の断面図、第２図けＶ、ＰＮＰ ）ランジヌ
タの寄生容量を示す図、第３図けＶ、ＰＮＰ ）ランジ
ヌタを用いた増幅回路を示す回路図、第４図はこの発明
に係る増幅回路の一実施例を示す回路図、第５図はこの
発明の他の実施例を示す回路図である。 ３１・・・入力信号源１．９２ 、３Ｊ・・・Ｖ、ＰＮ
Ｐ ）ランジヌタ、３４ 、．９５・・・定電流源、３
６・・・ＮＰＮトランジスタ、３７・・・バイアス％ｉ
源、３８・・・負荷抵抗、３９・・・出力端子、４０・
・・抵抗、ｖｏｃ・・・電源・ 出願人代理人 弁理士 鈴 江 武 彦１１− 第１図 第３図
Claims (1)
- 【特許請求の範囲】 キー （１） 入力信号を増幅する縦方ＰＮＰ ）ランジス
タと、エミッタがこの縦方向ＰＮＰトランジスタのコレ
クタ側に接続されたベース接地接続のＮＰＮ ）ランジ
スタとを具備し、このＮＰＮトランジスタのコレクタよ
シ出力ヲ得るようにしたことを特徴とする増幅回路。 （２） 前記ＮＰＮ ）ランジヌタのエミッタは抵抗
を介して前記縦方向ＰＮＰ ）ランジスタのコレクタに
接続されることを特徴とする特許請求の範囲第１項記載
の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58038491A JPS59165507A (ja) | 1983-03-09 | 1983-03-09 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58038491A JPS59165507A (ja) | 1983-03-09 | 1983-03-09 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59165507A true JPS59165507A (ja) | 1984-09-18 |
Family
ID=12526729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58038491A Pending JPS59165507A (ja) | 1983-03-09 | 1983-03-09 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165507A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812011A (en) * | 1996-09-10 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Current switching circuit formed in an integrated semiconductor circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646328B2 (ja) * | 1971-12-09 | 1981-11-02 |
-
1983
- 1983-03-09 JP JP58038491A patent/JPS59165507A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5646328B2 (ja) * | 1971-12-09 | 1981-11-02 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5812011A (en) * | 1996-09-10 | 1998-09-22 | Mitsubishi Denki Kabushiki Kaisha | Current switching circuit formed in an integrated semiconductor circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1133594A (en) | Common-emitter f.sub.t doubler amplifier employing a feed forward amplifier to reduce non-linearities and thermal distortion | |
| US4059808A (en) | Differential amplifier | |
| US4042886A (en) | High input impedance amplifier circuit having temperature stable quiescent operating levels | |
| JPS6354006A (ja) | 電流ミラ−回路 | |
| JPS6218977Y2 (ja) | ||
| JPH0456404A (ja) | 増幅装置 | |
| US3914704A (en) | Feedback amplifier | |
| CN110784182A (zh) | 一种双极结型晶体管的偏置电路 | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| TW202021267A (zh) | 帶差電壓參考電路 | |
| CN110736872A (zh) | 一种功率检测电路及功率检测器 | |
| JPS6337966B2 (ja) | ||
| US3502997A (en) | Integrated semiconductor cascode amplifier | |
| JPH0320924B2 (ja) | ||
| JPS59165507A (ja) | 増幅回路 | |
| JPS604612B2 (ja) | 差動増幅器 | |
| US6816015B2 (en) | Amplifier circuit having a plurality of first and second base resistors | |
| WO2024174798A1 (zh) | 射频功率放大器及射频功放模组 | |
| US3460049A (en) | Single ended and differential stabilized amplifier | |
| US3447092A (en) | Transistor amplifying circuit having high input impedance and temperature-stabilized output potential | |
| US6784747B1 (en) | Amplifier circuit | |
| JPS6355242B2 (ja) | ||
| US6424224B1 (en) | Auxiliary circuitry for monolithic microwave integrated circuit | |
| JPH0691384B2 (ja) | 半導体集積回路装置 | |
| JPS5855455Y2 (ja) | 定電流回路 |