JPS59176B2 - 周波数補正装置 - Google Patents
周波数補正装置Info
- Publication number
- JPS59176B2 JPS59176B2 JP53163990A JP16399078A JPS59176B2 JP S59176 B2 JPS59176 B2 JP S59176B2 JP 53163990 A JP53163990 A JP 53163990A JP 16399078 A JP16399078 A JP 16399078A JP S59176 B2 JPS59176 B2 JP S59176B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- output
- pulse
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は周波数補正装置に関するものである。
水晶発振器などの出力周波数を高精度に補正する手段と
して従来種々の技術が存在するが、その一例トしてフェ
ーズロックによる補正手段があるにの原理は、基準の発
振器の出力周波数を所定の周波数に変換し、この変換後
の周波数と被補正発振器の出力周波数との差の出力によ
って被補正発振器を制御するものである。
して従来種々の技術が存在するが、その一例トしてフェ
ーズロックによる補正手段があるにの原理は、基準の発
振器の出力周波数を所定の周波数に変換し、この変換後
の周波数と被補正発振器の出力周波数との差の出力によ
って被補正発振器を制御するものである。
これは高精度の周波数補正としてしばしば利用されるが
、その補正範囲がかなり限られているために、高精度か
つ任意に周波数補正を要するものには不適当であった。
、その補正範囲がかなり限られているために、高精度か
つ任意に周波数補正を要するものには不適当であった。
しかもこれは、温度変化に伴う周波数の変化については
補正が行なわれず、実用上の問題点となっていた。
補正が行なわれず、実用上の問題点となっていた。
そこで本発明は高精度かつ広範囲の周波数補正が行なえ
しかも温度変化による周波数のずれも補正しうる周波数
補正装置を提供するものである。
しかも温度変化による周波数のずれも補正しうる周波数
補正装置を提供するものである。
以下本発明の一実施例を図面に基づいて説明する。
第１図においてＯ２０は水晶発振器、Ｄｌ。Ｄ２．Ｄ３
ハソレぞれ分周比３ｍ、３ｎ、３ｐ（ｍ、ｎ、ｐ＝１，
２・・・）の分周器である。
ハソレぞれ分周比３ｍ、３ｎ、３ｐ（ｍ、ｎ、ｐ＝１，
２・・・）の分周器である。
Ｃ１は第１の制御回路、Ｔは分離回路、Ｍｌ・・・Ｆ７
は記憶回路を構成する（Ｐ＋１）ビットの不揮発性メモ
リ、Ｃ２は第２の制御回路であり、それぞれの詳細は後
述する。
は記憶回路を構成する（Ｐ＋１）ビットの不揮発性メモ
リ、Ｃ２は第２の制御回路であり、それぞれの詳細は後
述する。
ＳＲ１は（Ｐ＋１ ）ビットのシフトレジスタ、Ｇ１．
Ｇ２はゲート回路、Ａはサーミスタを用いたＣＲ発振器
、Ｂは変換回路であり、ＣＲ発振器Ａの出力周波数に応
じてメモリＭ１・・・Ｆ７の選択出力を生じるものであ
る。
Ｇ２はゲート回路、Ａはサーミスタを用いたＣＲ発振器
、Ｂは変換回路であり、ＣＲ発振器Ａの出力周波数に応
じてメモリＭ１・・・Ｆ７の選択出力を生じるものであ
る。
これらとゲート回路Ｇ１ とによシ選択回路を構成する
ものである。
ものである。
上記の回路構成は水晶振動子（図示せず。
）とともに金属ケース（図示せず。）内に収納しである
。
。
Ｆｌは発振周波数の検出回路であり、上記回路構成の電
源における電流変化から水晶発振器Ｏ８Ｃの発振周波数
を検出するものである。
源における電流変化から水晶発振器Ｏ８Ｃの発振周波数
を検出するものである。
Ｆ２は検出回路であり、目標周波数ｆｏと水晶発振器Ｏ
８Ｃの発振周波数ｆ ｏｓｃとの差の周波数および発振
周波数ｆｏｓｃが目標周波数ｆ。
８Ｃの発振周波数ｆ ｏｓｃとの差の周波数および発振
周波数ｆｏｓｃが目標周波数ｆ。
より人か小かを検出するものである。
ＭＣはマイクロコンピュータを用いたデータ変換回路で
アリ、上記差の周波数を、デジタルデータを含む出力に
変換するものである。
アリ、上記差の周波数を、デジタルデータを含む出力に
変換するものである。
第２図は分離回路Ｔを示したものであり、同図において
ＳＲ２，ＳＲ８はシフトレジスタ、ｆｌはフリップフロ
ップ回路、Ｇ３．Ｇ４はゲート回路、ｖｌ、Ｆ２はイン
バータである。
ＳＲ２，ＳＲ８はシフトレジスタ、ｆｌはフリップフロ
ップ回路、Ｇ３．Ｇ４はゲート回路、ｖｌ、Ｆ２はイン
バータである。
第３図は不揮発性メモリＭ１ を示したものであリ、同
図においてｎｏ・・・ｎｐ、２ｎｏ・・・２ｎｐは電界
効果型トランジスタ、ｒＯ・・・ｒｐは数Ω程度の電流
溶断小抵抗である。
図においてｎｏ・・・ｎｐ、２ｎｏ・・・２ｎｐは電界
効果型トランジスタ、ｒＯ・・・ｒｐは数Ω程度の電流
溶断小抵抗である。
なおメモリ、・・・Ｍ７もこれと同様の構成である。
第４図は制御回路Ｃ２を示したものであり、同図におい
てｆ２・・・ｆｐ＋１はフリップフロップ回路、Ｇ５・
・・Ｇｐ＋５はゲート回路、Ｖ３はインバータである。
てｆ２・・・ｆｐ＋１はフリップフロップ回路、Ｇ５・
・・Ｇｐ＋５はゲート回路、Ｖ３はインバータである。
第５図は制御回路Ｃ１を示したものであり、同図におい
てｆ ｐ＋２． ｆ ｐ＋３はフリップフロップ回路、
Ｇｐ ＋６・・・Ｇｐ＋１０はゲート回路、Ｖ４． Ｖ
、はインバータ、ＤＬは遅延回路であるつぎに動作につ
いて説明する前に、本発明の動作原理の概略について説
明しておく。
てｆ ｐ＋２． ｆ ｐ＋３はフリップフロップ回路、
Ｇｐ ＋６・・・Ｇｐ＋１０はゲート回路、Ｖ４． Ｖ
、はインバータ、ＤＬは遅延回路であるつぎに動作につ
いて説明する前に、本発明の動作原理の概略について説
明しておく。
水晶発振器Ｏ８Ｃの発振周波数ｆｏｓｃが目標周波数ｆ
ｏまり△ｆたけずれているとすると、第１図の分周器Ｄ
１ の出力周波数はへｆ／２ｍたけずれていることにな
る。
ｏまり△ｆたけずれているとすると、第１図の分周器Ｄ
１ の出力周波数はへｆ／２ｍたけずれていることにな
る。
そこで分周器Ｄ１ の出力から毎秒△ｆ／２ｍパレスを
除去あるいは加入することによってずれを補正するもの
である。
除去あるいは加入することによってずれを補正するもの
である。
まずメモリＭ１・・・Ｍ７にデータを書き込む動作につ
いて説明する。
いて説明する。
まず上記構成を常温より低い温度Ｔ１．Ｔ２の中間に保
持しておく。
持しておく。
検出回路Ｆ１は電源の電流変動から上記温度における水
晶発振器Ｏ８Ｃの発振周波数ｆｏｓｃを検出し、その出
力を受けて検出回路Ｆ２からは差の周波数△ｆ／２ｍお
よび発振周波数ｆｏｓｃが目標周波数ｆｏより大か小か
の判別出力が生じる。
晶発振器Ｏ８Ｃの発振周波数ｆｏｓｃを検出し、その出
力を受けて検出回路Ｆ２からは差の周波数△ｆ／２ｍお
よび発振周波数ｆｏｓｃが目標周波数ｆｏより大か小か
の判別出力が生じる。
データ変換回路ＭＣは上記差の周波数△ｆ／２ｍをＰビ
ットのデジタルデータにコード化し第６図Ａのごとくそ
のデータ゛ｌ Ｑ １１．１１１１１をそれぞれパルス
Ｐａ、Ｐｂ（ともにパルス幅はｔｌ で発生間隔はｔ２
）に変換して直列的に生じるものである。
ットのデジタルデータにコード化し第６図Ａのごとくそ
のデータ゛ｌ Ｑ １１．１１１１１をそれぞれパルス
Ｐａ、Ｐｂ（ともにパルス幅はｔｌ で発生間隔はｔ２
）に変換して直列的に生じるものである。
またＰビット目のパルスが生じた後、上記判別出力を変
換したパルス、すなわち周波数ｆｏｓｃが目標周波数ｆ
ｏより人および小のとき、それぞれパルスＰａ、Ｐｂが
生じる。
換したパルス、すなわち周波数ｆｏｓｃが目標周波数ｆ
ｏより人および小のとき、それぞれパルスＰａ、Ｐｂが
生じる。
第２図の分離回路Ｔは上記パルスＰａ、Ｐｂを受けて以
下のようにしてデジタルデータおよびこれに同期したク
ロックパルスに分離するものである。
下のようにしてデジタルデータおよびこれに同期したク
ロックパルスに分離するものである。
シフトレジスタＳＲ２の入力には上記パルスＰａ、Ｐｂ
が供給されＣＬ大入力は端子ｅから第６図Ｅの周期ｔ３
のパルスが供給される。
が供給されＣＬ大入力は端子ｅから第６図Ｅの周期ｔ３
のパルスが供給される。
そのためシフトレジスタＳＲ２の出力からは、パルスＰ
ａ、Ｐｂが時間ｔ３だけ遅延されたパルスが第６図Ｂの
ごとく生じ、ゲート回路Ｇ１に供給されるとともにイン
バータＶ２ を介して端子ｈ１ に供給され、これがデ
ータとなる。
ａ、Ｐｂが時間ｔ３だけ遅延されたパルスが第６図Ｂの
ごとく生じ、ゲート回路Ｇ１に供給されるとともにイン
バータＶ２ を介して端子ｈ１ に供給され、これがデ
ータとなる。
一方ゲート回路Ｇ１からは第６図Ｃのパルスが生じ、フ
リップフロップ回路ｆ１ をトリガし、その出力Ｑに
よってゲート回路Ｇ２を開くとともにシフトレジスタＳ
Ｒ３のＤ入力を１″に保持する。
リップフロップ回路ｆ１ をトリガし、その出力Ｑに
よってゲート回路Ｇ２を開くとともにシフトレジスタＳ
Ｒ３のＤ入力を１″に保持する。
これによりシフトレジスタＳＲ３の出力は第６図Ｆのよ
うに時間ｔ４） （１１＜ １．＜ １２）だけ遅れ
て”１″になり、フリップフロップ回路ｆ１がリセット
されその出力Ｑが０″に反転する。
うに時間ｔ４） （１１＜ １．＜ １２）だけ遅れ
て”１″になり、フリップフロップ回路ｆ１がリセット
されその出力Ｑが０″に反転する。
したがってフリップフロップ回路ｆ１ の出力Ｑから幅
ｔ４のパルスが生じ、これによってゲート回路Ｇ２が開
き、インバータＶ１ からの、第６図Ｃのパルスのレベ
ル反転したパルスが第６図Ｇのごとぐゲート回路Ｇ２
を通過する。
ｔ４のパルスが生じ、これによってゲート回路Ｇ２が開
き、インバータＶ１ からの、第６図Ｃのパルスのレベ
ル反転したパルスが第６図Ｇのごとぐゲート回路Ｇ２
を通過する。
これがクロックパルストする。こうしてデジタルデータ
とそれに同期したクロックパルスとが第１図のシフトレ
ジスタＳＲ１に供給され、データが書き込まれ、その出
力端子９１′・・・ｇｐ′からは差の周波数△ｆ／２ｍ
のコード化されたデータが生じ、端子九′からは判別出
力のデータが生じる。
とそれに同期したクロックパルスとが第１図のシフトレ
ジスタＳＲ１に供給され、データが書き込まれ、その出
力端子９１′・・・ｇｐ′からは差の周波数△ｆ／２ｍ
のコード化されたデータが生じ、端子九′からは判別出
力のデータが生じる。
この各データがゲート回路Ｇ２に供給される。
ところでＣＲ発振器Ａは第７図のような温度−周波数特
性を持たせてあり、温度Ｔ１・・・Ｔ８ においてそれ
ぞれ周波数ｑ１・・・ｑ８を生じ、変換回路Ｂの出力端
子ｂ１・・・ｂ７はそれぞれ周波数（ｑｌ。
性を持たせてあり、温度Ｔ１・・・Ｔ８ においてそれ
ぞれ周波数ｑ１・・・ｑ８を生じ、変換回路Ｂの出力端
子ｂ１・・・ｂ７はそれぞれ周波数（ｑｌ。
ｑ２ ）ｙ （ｑ２ ｐ （ｌａ ）・・・（（
１７ｔ（ｌｑ）間において１″に保持されるように設定
しである。
１７ｔ（ｌｑ）間において１″に保持されるように設定
しである。
そのため温度Ｔ１ 、Ｔ２間においては、端子ｂ１がｔ
ｌ Ｉ Ｉ＋に保持され、シフトレジスタＳＲ，からの
上記データがゲート回路Ｇ２ を介してメモリＭ１に供
給される。
ｌ Ｉ Ｉ＋に保持され、シフトレジスタＳＲ，からの
上記データがゲート回路Ｇ２ を介してメモリＭ１に供
給される。
そこで端子ｊに書き込み命令を与えると、第３図の電界
効果型トランジスタ２ｎｏ・・・２ｎｐのうちそれぞれ
の入力端子ｇ′ｏ・・・ｇ′ｐが１″に保持されたもの
がオンになる。
効果型トランジスタ２ｎｏ・・・２ｎｐのうちそれぞれ
の入力端子ｇ′ｏ・・・ｇ′ｐが１″に保持されたもの
がオンになる。
例えば端子ｑ′、が′１″に保持されていたとすると、
電界効果型トランジスタ２ｎ１がオンになり、抵抗ｒ１
に電流が流れる。
電界効果型トランジスタ２ｎ１がオンになり、抵抗ｒ１
に電流が流れる。
抵抗ｒ１は小抵抗であるため、上記電流によって溶断さ
れ、端子ｇ１ は′１′′に保持される。
れ、端子ｇ１ は′１′′に保持される。
こうして端子１１０ ・・・ｙｐから入力に対応した出
力がメモリＭ１ の端子ｇＯ・・・ｇｐに生じ、メモ
リＭｌの内容は一旦電源を遮断しても揮発しない。
力がメモリＭ１ の端子ｇＯ・・・ｇｐに生じ、メモ
リＭｌの内容は一旦電源を遮断しても揮発しない。
つぎに恒温槽内を温度Ｔ２．Ｔ３間に保持し、このとき
の水晶発振器Ｏ８Ｃの発振周波数ｆｏｓｃと目標周波数
ｆ。
の水晶発振器Ｏ８Ｃの発振周波数ｆｏｓｃと目標周波数
ｆ。
との差の周波数に対応したデータを、上記と同様にして
メモリＭ２ に書き込む。
メモリＭ２ に書き込む。
こうして温度（Ｔ３．Ｔ、）・・・（Ｔ７ 、 Ｔｓ
１間における差の周波数に対応したデータをそれぞれメ
モリＭ３・・・Ｍ７に書き込むものである。
１間における差の周波数に対応したデータをそれぞれメ
モリＭ３・・・Ｍ７に書き込むものである。
ところで第７図のように各温度Ｔ１・・・１８間の温度
差にばらつきがあるのは、本例では水晶発振器Ｏ８Ｃと
して第８図の破線で示した周波数一温度特性のものを用
いており、温度Ｔ、 、 Ｔ、間（常温）では周波数変
化がほとんどなく、常温から離れるに従って周波数変化
が大きくなるため、周波数変化の度合に応じて各温度を
設定したものである。
差にばらつきがあるのは、本例では水晶発振器Ｏ８Ｃと
して第８図の破線で示した周波数一温度特性のものを用
いており、温度Ｔ、 、 Ｔ、間（常温）では周波数変
化がほとんどなく、常温から離れるに従って周波数変化
が大きくなるため、周波数変化の度合に応じて各温度を
設定したものである。
さて上記メモ１．ＩＭｌ・・・Ｍ７からの出力によって
制御回路Ｃ２から周囲温度に応じて差の周波数に対応し
たパルスを発生させ、分周器Ｄ１の出力周波数に上記差
の周波数に対応したパルスを加入あるいは除去すること
によって上記出力周波数を補正するものである。
制御回路Ｃ２から周囲温度に応じて差の周波数に対応し
たパルスを発生させ、分周器Ｄ１の出力周波数に上記差
の周波数に対応したパルスを加入あるいは除去すること
によって上記出力周波数を補正するものである。
そこでいま周囲温度がＴ１゜１２間であるとすると、変
換回路Ｂの端子ｂ１からの出力よってメモリＭ１の出１
がゲート回路Ｇ１を介して制御回路Ｃ２に供給される。
換回路Ｂの端子ｂ１からの出力よってメモリＭ１の出１
がゲート回路Ｇ１を介して制御回路Ｃ２に供給される。
例えば第３図のメモリＭ１の端子ｇ１２ｇ２のみが１″
で他の端子は０″に保持されているとすると、第４図の
ゲート回路Ｇ５． Ｇ、が開く。
で他の端子は０″に保持されているとすると、第４図の
ゲート回路Ｇ５． Ｇ、が開く。
そのため分周器Ｄ３の端子ｆ１．ｆ２からの第９図Ｃ，
Ｄのパルスがそれぞれゲート回路Ｇ５． Ｇ６を通過し
、フリップフロップ回路ｆ２．ｆ３に供給される。
Ｄのパルスがそれぞれゲート回路Ｇ５． Ｇ６を通過し
、フリップフロップ回路ｆ２．ｆ３に供給される。
一方フリップフロップ回路ｆ２・・・ｆｐ＋１のＲ入力
には分周器Ｄ２から第９図Ａのパルスが供給され、その
レベル反転されたパルスが第９図ＢのどとくＤ入力に供
給されている。
には分周器Ｄ２から第９図Ａのパルスが供給され、その
レベル反転されたパルスが第９図ＢのどとくＤ入力に供
給されている。
そのためフリップフロップ回路ｆ２．ｆ３の出力Ｑから
はそれぞれの入力パルスの、パルス幅だけを変換したパ
ルスが第９図Ｅ、 Ｆのごとく発生し、ゲート回路Ｇ
ｐ ＋ ５からは第９図Ｇのごとくパルスが発生する。
はそれぞれの入力パルスの、パルス幅だけを変換したパ
ルスが第９図Ｅ、 Ｆのごとく発生し、ゲート回路Ｇ
ｐ ＋ ５からは第９図Ｇのごとくパルスが発生する。
こうしてゲート回路Ｇｐ＋５からは、端子ｆ１゜Ｔ２か
らのパルスの周波数を加算した周波数のパルスが生じ、
これが差の周波数△ｆ／２ｍとなるように、メモリＭ１
の出力によって端子ｆ１〜ｆｐからのパルスを選択する
ものである。
らのパルスの周波数を加算した周波数のパルスが生じ、
これが差の周波数△ｆ／２ｍとなるように、メモリＭ１
の出力によって端子ｆ１〜ｆｐからのパルスを選択する
ものである。
すなわち端子ｇ１・・・ｇｐの論理値（＋４０７１また
は’ １” ）をそれぞれｑｌ・・・ｑｐとし、端子ｆ
１・・・ｆｐからの出力周波数をそれぞれに１・・・ｋ
ｐとすると、△ｆ／２ｍ−ｑ１・ｋ１＋ｑ２・ｋ２・・
・ｑｐ−ｋｐトナシ、先述したデータ変換回路ＭＣにお
いては上式を満足するデータ（ｑｔ、ｑ２・・・ｑｐ）
を生ずるものである。
は’ １” ）をそれぞれｑｌ・・・ｑｐとし、端子ｆ
１・・・ｆｐからの出力周波数をそれぞれに１・・・ｋ
ｐとすると、△ｆ／２ｍ−ｑ１・ｋ１＋ｑ２・ｋ２・・
・ｑｐ−ｋｐトナシ、先述したデータ変換回路ＭＣにお
いては上式を満足するデータ（ｑｔ、ｑ２・・・ｑｐ）
を生ずるものである。
さて上記のようにしてゲート回路ＧＰ＋５から周波数△
ｆ／２ｍのパルスが生じると、これは第５図の制御回路
Ｃ１に供給され、以下のようにして周波数の補正が行な
われる。
ｆ／２ｍのパルスが生じると、これは第５図の制御回路
Ｃ１に供給され、以下のようにして周波数の補正が行な
われる。
まず上記周波数△ｆ／２ｍを加入する場合について説明
する。
する。
この場合には先述したように端子ｇ。
が°゛１″′に保持されているため、ゲート回路ＧＰ＋
９．ＧＰ十７がそれぞれ開成および閉成されている。
９．ＧＰ十７がそれぞれ開成および閉成されている。
一方ゲート回路ＧＰ＋８の入力端子ａには分周器Ｄ１か
ら第１０図Ａのパルスが供給され、他の入力には制御回
路Ｃ２からの第９図Ｇのパルスが遅延回路ＤＬによって
時間ｔ、たけ遅延されて第１０図Ｂのごとく供給される
。
ら第１０図Ａのパルスが供給され、他の入力には制御回
路Ｃ２からの第９図Ｇのパルスが遅延回路ＤＬによって
時間ｔ、たけ遅延されて第１０図Ｂのごとく供給される
。
そのためゲート回路ＧＰ十８からは第１０図Ｃのごとく
パルスが生じる。
パルスが生じる。
つまり端子Ｃから１パルスが供給されるごとに、端子ａ
からのパルスに１パルスが加入され、これがゲート回路
ＣＰ＋９．ＧＰ＋１０を介して分周器Ｄ２ に供給さ
れる。
からのパルスに１パルスが加入され、これがゲート回路
ＣＰ＋９．ＧＰ＋１０を介して分周器Ｄ２ に供給さ
れる。
このように分周器Ｄ１ からの周波数出力に周波数△ｆ
／２ｍが加えられ、補正が行なわれる。
／２ｍが加えられ、補正が行なわれる。
つぎに分周器Ｄ１ の周波数出力から周波数△ｆ／２ｍ
を除去する場合について述べる。
を除去する場合について述べる。
この場合には第５図の端子ｇ。
が０″に保持されるため、ゲート回路ＧＰ＋９．ＧＰ＋
７がそれぞれ閉成および開成する。
７がそれぞれ閉成および開成する。
一方フリップフロップ回路ｆｐ＋２のＣＬ大入力は、第
１０図Ａの周波数出力のレベル反転したパルス（第１０
図Ｄ）が供給され、Ｄ入力には第１０図Ｂのパルスが供
給されている。
１０図Ａの周波数出力のレベル反転したパルス（第１０
図Ｄ）が供給され、Ｄ入力には第１０図Ｂのパルスが供
給されている。
そのためフリップフロップ回路ｆｐ＋２の出力Ｑには、
第１０図Ｅのパルスが生じ、フリップフロップ回路ｆｐ
＋３のＤ入力およびゲート回路ＧＰ＋６に供給される。
第１０図Ｅのパルスが生じ、フリップフロップ回路ｆｐ
＋３のＤ入力およびゲート回路ＧＰ＋６に供給される。
そのためフリップフロップ回路ｆｐ＋３の出力Ｑは、そ
のＤ入力か”１′°に反転した後最初にＣＬ大入力到来
するパルスによって０１１に反転する。
のＤ入力か”１′°に反転した後最初にＣＬ大入力到来
するパルスによって０１１に反転する。
そしてＤ入力かＯ′′に反転した後ｉ初にＣＬ大入力到
来するパルスによって”１″に反転し、第１０図Ｆのパ
ルスが発生する。
来するパルスによって”１″に反転し、第１０図Ｆのパ
ルスが発生する。
そのためゲート回路ＧＰ＋６からは第１０図Ｇのパルス
が発生する。
が発生する。
しだがって端子Ｃからの第１０図Ｂのパルスが１パルス
供給されるごとに端子ａからの第１０図Ａのパルスが１
パルス除去され、ゲート回路ＧＰ＋７からは第１０図Ｈ
のごとくパルスが発生して補正が行なわれる。
供給されるごとに端子ａからの第１０図Ａのパルスが１
パルス除去され、ゲート回路ＧＰ＋７からは第１０図Ｈ
のごとくパルスが発生して補正が行なわれる。
周囲温度が（Ｔ２ 、 Ｔ３）、 （Ｔ３． Ｔ４）
・・・（Ｔ７．Ｔ８）間のときにはそれぞれメモリＭ２
・・・Ｍ７のデータが選択され、選択されたデータに基
づいて補正が行なわれるものである。
・・・（Ｔ７．Ｔ８）間のときにはそれぞれメモリＭ２
・・・Ｍ７のデータが選択され、選択されたデータに基
づいて補正が行なわれるものである。
したがって第８図の実線で示したごとく周波数の補正が
行なわれたことになる。
行なわれたことになる。
なお上記の実施例では補正の対象となる周波数出力を増
減しうるようにしたが、これに限らず水晶発振器の発振
周波数ｆｏｓｃを目標周波数ｆ。
減しうるようにしたが、これに限らず水晶発振器の発振
周波数ｆｏｓｃを目標周波数ｆ。
より低めに設定しておき、常に補正パルスを加入するこ
とによって補正を行なうようにしてもよい。
とによって補正を行なうようにしてもよい。
この場合には、発振周波数ｆｏｓｃと目標周波数との大
小の比較は必要なく、また第５図における 。
小の比較は必要なく、また第５図における 。
フリップフロップ回路ｆ ｐ ＋２． ｆ ｐ ＋３
、ゲート回路ＧＰ＋６．ＣＰ＋７などの、パルスを除去
するだめの回路構成も必要ない。
、ゲート回路ＧＰ＋６．ＣＰ＋７などの、パルスを除去
するだめの回路構成も必要ない。
またこの逆に発振周波数ｆｏｓｃを目標周波数より高め
に設定しておき、常にパルスを一定周期 シで除去する
ようにしてもよく、この場合には上記実施例における補
正パルスを加入する回路は必要ない。
に設定しておき、常にパルスを一定周期 シで除去する
ようにしてもよく、この場合には上記実施例における補
正パルスを加入する回路は必要ない。
さらに上記の実施例ではサーミスタを用いたＣＲ発振器
の発振周波数によって温度を検知する ごようにしたの
が、これに限らずサーミスタを分圧抵抗として用い、そ
の電圧によって温度を検知するようにしてもよい。
の発振周波数によって温度を検知する ごようにしたの
が、これに限らずサーミスタを分圧抵抗として用い、そ
の電圧によって温度を検知するようにしてもよい。
以上詳述したように本発明によれば、複数の温度におけ
る出力周波数と目標周波数との差の周波数に対応した各
データを予め記憶回路に記憶させておき、周囲温度に対
応したデータを選出しこれに基づいて補正を行なうよう
にしたので、温度変化による影響をほとんど受けること
なく高精度かつ広範囲の補正が行なえる。
る出力周波数と目標周波数との差の周波数に対応した各
データを予め記憶回路に記憶させておき、周囲温度に対
応したデータを選出しこれに基づいて補正を行なうよう
にしたので、温度変化による影響をほとんど受けること
なく高精度かつ広範囲の補正が行なえる。
したがって補正前における周波数出力の合わせ込みは粗
調整でよく、特に水晶発振器の出力周波数の調整に用い
ると、その水晶振動子に周波数調整膜を形成する必要が
なくなり、基礎蒸着のみでよいためエージングが小さく
なる。
調整でよく、特に水晶発振器の出力周波数の調整に用い
ると、その水晶振動子に周波数調整膜を形成する必要が
なくなり、基礎蒸着のみでよいためエージングが小さく
なる。
さらに周波数調整用のトリマコンデンサが不要となり、
発振周波数がより安定する。
発振周波数がより安定する。
また水晶発振器および分周器などをケース内に収納して
オシレータモジュールとする場合に、周波数補正用の端
子としては、上記周波数出力と目標周波数との差の周波
数のデータおよびこれに同期したクロックパルスとを含
む出力を直列的に供給する端子払補正命令を与える端子
との２ピンだけですむ。
オシレータモジュールとする場合に、周波数補正用の端
子としては、上記周波数出力と目標周波数との差の周波
数のデータおよびこれに同期したクロックパルスとを含
む出力を直列的に供給する端子払補正命令を与える端子
との２ピンだけですむ。
図面は本発明の一実施例を示し、第１図はブロック図、
第２図〜第５図はそれぞれ第１図の要部を詳細に示した
電気回路図、第６図は動作説明のだめのタイムチャート
、第１図はサーミスタを用いたＣＲ発振器の周波数一温
度特性図、第８図は水晶発振器の周波数一温度特性図、
第９図および第１０図はそれぞれ動作説明のためのタイ
ムチャートである。 Ｏ８Ｃ・・・・・・パルス発生回路、Ｍ１〜Ｍ７・・・
・・・記憶回路、Ｃ１・・・・・・第１の制御回路、Ｃ
２・・・・・・第２の制御回路、Ａ・・・・・・ＣＲ発
振器、Ｂ・・・・・・変換回路、Ｇ、・・・・・・ゲー
ト回路。
第２図〜第５図はそれぞれ第１図の要部を詳細に示した
電気回路図、第６図は動作説明のだめのタイムチャート
、第１図はサーミスタを用いたＣＲ発振器の周波数一温
度特性図、第８図は水晶発振器の周波数一温度特性図、
第９図および第１０図はそれぞれ動作説明のためのタイ
ムチャートである。 Ｏ８Ｃ・・・・・・パルス発生回路、Ｍ１〜Ｍ７・・・
・・・記憶回路、Ｃ１・・・・・・第１の制御回路、Ｃ
２・・・・・・第２の制御回路、Ａ・・・・・・ＣＲ発
振器、Ｂ・・・・・・変換回路、Ｇ、・・・・・・ゲー
ト回路。
Claims (1)
- １ 周囲温度の影響を受けて出力周波数が変化するパル
ス発生回路と、複数の温度における上記各出力周波数と
目標周波数との差の周波数に対応した各データを予め記
憶した記憶回路と、未補正状態においては上記パルス発
生回路からの出力を生じる第１の制御回路と、第１の制
御回路の出力周波数を低降する分周回路と、周囲温度を
検知しその温度に対応したデータを上記記憶回路から選
択する選択回路払選択されたデータと上記分周回路の出
力との協働によって第１の制御回路の出力周波数を補正
する第２の制御回路とからなる周波数補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53163990A JPS59176B2 (ja) | 1978-12-29 | 1978-12-29 | 周波数補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53163990A JPS59176B2 (ja) | 1978-12-29 | 1978-12-29 | 周波数補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5592041A JPS5592041A (en) | 1980-07-12 |
| JPS59176B2 true JPS59176B2 (ja) | 1984-01-05 |
Family
ID=15784656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53163990A Expired JPS59176B2 (ja) | 1978-12-29 | 1978-12-29 | 周波数補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59176B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0315585U (ja) * | 1989-06-27 | 1991-02-15 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5799039A (en) * | 1980-12-11 | 1982-06-19 | Seikosha Co Ltd | Temperature compensator for output frequency |
| JPS6285030U (ja) * | 1985-11-18 | 1987-05-30 | ||
| JP4487937B2 (ja) | 2006-01-17 | 2010-06-23 | 株式会社デンソー | マイクロコンピュータ |
-
1978
- 1978-12-29 JP JP53163990A patent/JPS59176B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0315585U (ja) * | 1989-06-27 | 1991-02-15 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5592041A (en) | 1980-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4309392B2 (ja) | 遅延同期ループ及びこれを具備した半導体メモリー装置 | |
| EP0800276B1 (en) | A frequency multiplying circuit having a first stage with greater multiplying ratio than subsequent stages | |
| JP4094851B2 (ja) | Ｐｌｌ回路 | |
| TW496039B (en) | Self calibrating VCO correction circuit and method of operation | |
| KR100295210B1 (ko) | 반도체장치 | |
| CN110808734B (zh) | 多个不同相位的振荡信号的产生方法及电路、本地振荡器 | |
| KR20000071000A (ko) | 외부 클럭신호에 동기되는 내부 클럭신호 발생 방법 및 장치 | |
| US8212610B2 (en) | Techniques for digital loop filters | |
| US5889437A (en) | Frequency synthesizer with low jitter noise | |
| US5349309A (en) | Second order phase locked loop | |
| KR950028348A (ko) | 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들 | |
| CN101677236B (zh) | 用于调整反馈时钟信号的数字环路滤波器和方法 | |
| US4354124A (en) | Digital phase comparator circuit | |
| US4684897A (en) | Frequency correction apparatus | |
| US8094769B2 (en) | Phase-locked loop system with a phase-error spreading circuit | |
| EP0544109B1 (en) | Phase detector circuit and PLL circuit equipped therewith | |
| US10992301B1 (en) | Circuit and method for generating temperature-stable clocks using ordinary oscillators | |
| US6337603B1 (en) | Temperature detector circuit having function for restricting occurrence of output error caused by dispersion in element manufacture | |
| JPS59176B2 (ja) | 周波数補正装置 | |
| US20240113660A1 (en) | Self-biased, closed loop, low current free running oscillator | |
| US4573175A (en) | Variable digital frequency generator with value storage | |
| US4241435A (en) | Electronic timepiece oscillator circuit | |
| JPH08274629A (ja) | ディジタルｐｌｌ回路 | |
| US5057705A (en) | Clock formation circuit with phase locked loop control | |
| JP6804347B2 (ja) | 位相制御発振器 |