JPS59178517A

JPS59178517A - 割込制御回路

Info

Publication number: JPS59178517A
Application number: JP5426583A
Authority: JP
Inventors: Hiroshi Yamazaki; 浩山崎; Mamoru Chino; 千野　衛
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1983-03-30
Filing date: 1983-03-30
Publication date: 1984-10-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明は割込制御回路さらに詳しく言えば、複数個の同
種の装置からの割込要求に対する処理を一つ終了する度
に異種類の装置からの割込を許容し、優先度の高い動作
の処理を遅延させることなく可能とする割込制御回路に
関する。

従来技術と問題点複数個の同種の装置からの割込要求と該装置よシ優先度
の高い動作を行なう異種類の装置からの割込要求とを受
けるため、従来、第１図に示す割込制御回路が使用され
ていた。

第１図において、１は複数個の同種の装置からそれぞれ
送出される割込要求を運ぶ信号線群、２は上記と異る種
類の装置からの割込要求を運ぶ信号線、６は上記信号線
群１からの割込要求信号を受信し、信号線群１の中の少
くとも１つの信号線に割込要求かめれば、これを一括し
て出力＋１！！５に割込要求として送出する入力回路で
エンコーダ２０で構成され、４はマイクロプログラム制
御回路であシ、信号線２らるいは出力線５から送られて
くる割込要求を受けて、走った割込処理を行なう。

信号線２からの割込要求に対する処理動作の優先度は、
信号線群１の各線からの割込要求に対する処理動作の優
先度より高いが、割込レベルは同一とし制御回路４が信
号線群１の信号線からの割込要求を処理している間は信
号線２からの割込要求は受付けられず、また信号線２か
らの割込要求を処理している間は信号線群１からの割込
要求は受付けられない。

信号線群１の各信号線の割込要求は入力回路３のエンコ
ーダ２０によって一括され各信号線のうちの少くとも１
つに割込要求があれば出力線５に割込要求が送出される
。従って、信号線群１のうちの１本の信号線からの割込
要求の処理を修了しても、他の信号線から割込要求が送
出されている間は出力線５を介して制御回路４に割込要
求がなされる。出力線５からの割込要求が継続している
うちは、信号線２からの割込要求は受付けられない。

従って、信号線群１のすべての割込要求の処理を終了し
、信号線群１からの割込要求が全べて消失した後始めて
制御装置４に直接達している信号線２からの割込要求が
受付けられる。

従って、従来技術によれば優先度の高い処理動作を行な
わせる信号線２からの割込要求が発生してから受付られ
るまでに長時間を要するようなことが起シ、信号線２か
らの割込要求に対する受付および処理が遅れ、不都合を
生ずる欠点があった。

発明の目的本発明は、上記の従来技術による割込制御回路の上記の
欠点を除去し、複数個の同種の装置からの割込要求につ
いてその１つの装置に対する処理の終了毎に、異種の装
置からの割込要求の受付を可能とし、上記異種装置よシ
の比較的優先度の高い処理動作に対する割込要求を長時
間待たすことなく効率良く処理することを目的とする。

発明の実施例以下、本発明の実施例を図面について詳細に説明する。

第２図は本発明を実施した割込制御回路の接続構成を示
す図である。図において、１は複数個の同種の装置のそ
れぞれからの割込要求信号線で構成された信号線群、２
は上記と異る種類の装置からの割込要求を直接制御回路
に運ぶ信号線、３は信号線群１からの割込要求信号を受
信し、信号線群１の中の少くとも１つの信号線に割込要
求があれば、これを一括して１本の出力線５に割込要求
信号を送出する入力回路でるシ、本人方回路３はエンコ
ーダ２０を有し、該エンコーダ２ｏにょシ上記割込要求
を出方線５に一括するとともに割込要ダラム制御回路、
７はアンド・ゲート１ｏで構成された割込禁止回路、８
はフリップフロップ１１．　ｊ２およびアンド・ゲート
１３で構成された変化点検出回路、９はオア・ゲー）１
４．７リングフロノプ１５゜アンド・ゲート１６．１７
から構成された割込保持回路であり、なお１Ｂは割込に
対する処理が終了したとき、制御回路４に対する割込要
求をリセットする制御入力端、１９は制御回路４から送
出される割込禁止信号（“ぜ）を運ぶ信号線である。

第２図に示す割込制御回路において、信号線群１および
信号線２からの割込要求はなく、初期状態に設定され、
すなわち、入力回路６の出力線５は０１′、フリップ７
０ツブ１１．１２．１５はリセット状態にらシ、割込糸
上中でない（信号線１９に割込禁止信号“１”は送られ
ず０”が送られている）とする。

いま、信号線群１のある信号線から割込要求が入力する
と、入力回路６の出力線５は“０”（ローレベル）カラ
“１″（ハイレベル）　、！：ナル。

信号線１９は“０”で６Ｃ従ってアンド・ゲート１０は
導通状態にあるので、その出力は“１”となる。

すなわち、割込禁止回路７はこの場合割込禁止を行なっ
ていない。なお、フリップ７０ツブ１１．１２゜１５は
Ｄ形フリッグ７０ツブでラシ、共通のクロック（図示せ
ず）で制御される。

上記によシ変化点検出回路８の第１段の７リツプフロツ
プ１１は入力りが１″となるため、クロックを受けてセ
ットされ、その出力Ｑは“１”となる。

アンド・ゲート１３は、ノリツブ７０ツブ１′１の出力
Ｑの“ぜと７リツプ７０ツブ１２の出力Ｑの１０”の否
定の“１Ｎとを入力して、“１”を出力する。次のクロ
ックで７リツプフロソプ１２もセットされるので、その
出力Ｑは１″とナシ、従ってアンド・ゲート１６の出力
、すなわち、変化点検出回路８の出力は、２個のクロッ
クの間だけ“１″となシ再び“０“となる。

この間に割込保持回路９の７リツプフロツプ１５の入力
端りはオア・ゲート１４を経て上記信号“１”を受け、
セットされる。その出方。の“１”はアンド・ゲート１
６（制御久方端子１８には“０”が入力し、導通状態に
ある。）およびオア・ゲート１４を経て、入力端りに帰
還し、該フリップフロップ１５はクロック毎にセットさ
れるのでセット状態を保持する。

アンド・ゲート１７は、信号線１９に割込禁止信号がな
い（“０”である）ので導通し、フリップ７０ツグ１５
の出力Ｑの“１″を通過させ、制御回路４に入力する割
込要求として保持する。

制御回路４は上記の割込要求を受付け、これに対応する
処理を行なう。入力回路３のエンコーダ２０は割込要求
信号の送出全行なった信号線の回線番号をコード化して
、線６を経て制御回路４に送る。制御回路４はこれにょ
シ割込要求を発した装置′ｆｃ識別して、該装置に対し
て、情報を送出制御を行なう等の処理を行なう。

この割込要求によって実行された処理が終了すると制御
回路４はリセット制御久方端子１８に割込要求リセット
信号を送シ、フリップフロップ１５をリセットする。

また割込要求に従って実行する処理は割込を禁止した状
態すなわち信号線１９に“１”を送出した状態で行なう
ため、割込禁止回路７のアンド・ゲート１０は非導通と
なシ、その出力従って割込禁止回路７の出力は′０″と
なシ、このため変化点検出回路８のフリップフロップ１
１．１２はリセットされる。

一つの割込による処理が終了すると、制御回路４は割込
要求を受付けることが可能となシリセット制御信号入力
端子１８および信号線１９に割込禁止を解除した信号“
０″が送出される。　　′ここで、信号線群１に割込要
求があ）、信号線２から割込要求がなければ、信号線群
１の割込要求が上記と全く同様に処理される。

また、信号線群１に割込要求があシ、さらに信号線２か
らも割込要求が出ていたとする。先行した割込要求に基
く処理を終了すれば、制御回路４は割込要求の受付が可
能となるため、信号線２に存在する割込要求を受付ける
。

信号線群１からの割込要求は、割込禁止解除（信号線１
９が“１“より“０”に変化）後、さらに２個ツクロッ
クを受信して７リソグフロノグ１１および１５がセット
される期間の遅延を受けた後、割込要求保持回路９の制
御回路４への割込要求が“１”となったとき（アンド・
ゲート１７の出力が“１・となったとき）、始めて制御
回路４に伝達される。

しかしこのときは既に信号線２がらの割込要求が受付け
られ、信号線群１がらの割込要求は受付けられない。

このように、制御回路４は一つの割込要求に対する処理
の終了毎に、上記入力回路１を経て制御回路へ伝達され
る割込要求、すなわち複数個の同種装置からの一括され
た割込要求を一時禁止して、異種装置からの割込要求が
存在すれば、この割込要求を受付けることが可能とな゛
る。

本発明は、上記実施例に限定されずいろいろ変形が可能
である。

発明の効果本発明の割込制御回路は、上記のように構成されている
ので、複数個の同種の装置からの割込要求を一括して制
御装置に伝達するとともに上記と異る種類の装置からの
割込要求を上記制御装置に直接伝達する場合、複数個の
同種装置からの割込要求に基く処理が１個の装置に関し
て終了した場合異種装置よシの割込要求を受付けること
が可能であるので、上記異種装置よシの割込要求を長時
間待たせることなく受付けることが可能となシ、効率よ
く処理することができる効果がある。

なお上記の異種装置の割込要求による処理の方が複数個
の同様装置の動作よシやや重要度あるいは優先度が高い
場合でも、両者に割込要求に対する優先度レベルに差を
設定しなくても、上記異種装置よシ発せられる割込要求
を長時間待たせることなく効率的に受付けることが可能
である。

【図面の簡単な説明】

第１図は従来の割込制御回路の大要を示す図、第２図は
本発明を実施した割込制御回路の一例の接続構成図であ
る。１・・・割込要求を発する信号線群、２・・・割込要求
金兄する信号線、３・・・入力回路、４・・・制御回路
、５・・・入力回路３の出力線、６・・・割込識別線、
７・・・割込禁止回路、８・・・変化点検出回路、９・
・・割込保持回路、１０．１３．１６．１７・・・アン
ド・ゲート、１４・・・オア・ゲート、１１，１２，１
５・・・フリップフロップ、１８・・・割込要求リセッ
ト制御信号入力端、１９・・・割込禁止信号線、２０・
・・エンコーダ特許出願人富士通株式会社代理人弁理士玉蟲久五部　（外３名）

Claims

【特許請求の範囲】

複数個の同種類の装置のそれぞれからの割込要求を送出
する信号線を入力回路に収容して割込要求を一括して制
御回路に入力させ、一方眼制御回路は上記装置とは異る
種類の装置からの割込要求をも直接に入力し、上記制御
回路が一つの割込要求に対する処理を終了したとき、上
記入力回路を経て制御回路へ伝達される割込要求を一時
禁止することを特徴とする割込制御回路。