JPS59182986U - 遅延装置 - Google Patents

遅延装置

Info

Publication number
JPS59182986U
JPS59182986U JP1983077283U JP7728383U JPS59182986U JP S59182986 U JPS59182986 U JP S59182986U JP 1983077283 U JP1983077283 U JP 1983077283U JP 7728383 U JP7728383 U JP 7728383U JP S59182986 U JPS59182986 U JP S59182986U
Authority
JP
Japan
Prior art keywords
delay device
package
delay
delay circuits
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1983077283U
Other languages
English (en)
Inventor
足立　啓一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1983077283U priority Critical patent/JPS59182986U/ja
Publication of JPS59182986U publication Critical patent/JPS59182986U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は一般的な遅延装置の構成を示すブロック図、第
２図、第３図は従来の遅延装置の一般的な使用例を示す
平面図、斜視図、第４図は本考案遅延装置の一実施例を
示す斜視図である。 １．１１・・・遅延装置、２・・・遅延回路、３・・・
遅延装置の駆動端子、４・・・遅延装置の出力端子、５
．′１２．１２−１・・・ラッピング式配線用ピン、６
゜７・・・半導体電子回路、８．　１３．　９・・・プ
リント配線、プリント配線板、１０・・・ラッピング式
配線、１４・・・リード端子、１５・・・パッケージ。

Claims (1)

  1. 【実用新案登録請求の範囲】 デジタル電子回路に用いられ、複数個の遅延回路をデュ
    アル・イン・ライン型パッケージ内に設けて成る遅延装
    置において、 上記パッケージ上面に、ラッピング式配線に用いられる
    複数個のピンを設け′、該複数個のピンは、上記複数個
    の遅延回路によって遅延された複数個の遅延出力信号と
    、パッケージ内部にて１対１に電気的に接続されて成る
    ことを特徴とする遅延装置。
JP1983077283U 1983-05-23 1983-05-23 遅延装置 Pending JPS59182986U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1983077283U JPS59182986U (ja) 1983-05-23 1983-05-23 遅延装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1983077283U JPS59182986U (ja) 1983-05-23 1983-05-23 遅延装置

Publications (1)

Publication Number Publication Date
JPS59182986U true JPS59182986U (ja) 1984-12-06

Family

ID=30207316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1983077283U Pending JPS59182986U (ja) 1983-05-23 1983-05-23 遅延装置

Country Status (1)

Country Link
JP (1) JPS59182986U (ja)

Similar Documents

Publication Publication Date Title
JPS59182986U (ja) 遅延装置
JPS58182430U (ja) フラツトパツケ−ジ集積回路取付装置
JPS62168657U (ja)
JPS5883150U (ja) 半導体集積回路装置
JPS58118774U (ja) 電子回路パツケ−ジ
JPS5989542U (ja) モノリシツク集積回路容器
JPS5942045U (ja) フラツトパツケ−ジ集積回路取付装置
JPS58195445U (ja) 半導体集積回路パツケ−ジ
JPS5936259U (ja) 多角すいピンチツプキヤリア
JPS59189250U (ja) 半導体素子の実装パツケ−ジ
JPS59185853U (ja) マイクロ波集積回路用金属パツケ−ジ
JPS59121850U (ja) Ｌｓｉチツプ
JPS592137U (ja) 半導体装置
JPS60149166U (ja) 混成集積回路装置
JPS60141154U (ja) 混成回路
JPS6081674U (ja) セラミツク混成集積回路装置
JPS6073278U (ja) プリント配線基板装置
JPS609233U (ja) チツプ化半導体素子
JPS6127338U (ja) 混成集積回路装置
JPS606242U (ja) 混成集積回路
JPS5878678U (ja) プリント基板装置
JPS58191637U (ja) 半導体装置用内部接続端子
JPS60141153U (ja) 混成回路
JPS59143050U (ja) 半導体装置
JPS60144264U (ja) プリント基板装置