JPS5918640A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5918640A JPS5918640A JP57127252A JP12725282A JPS5918640A JP S5918640 A JPS5918640 A JP S5918640A JP 57127252 A JP57127252 A JP 57127252A JP 12725282 A JP12725282 A JP 12725282A JP S5918640 A JPS5918640 A JP S5918640A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- etched
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体装置の製造方法に係υ、特に多結晶
シリコン膜ノくターンの形成方法に関するものである。
シリコン膜ノくターンの形成方法に関するものである。
従来−フォトエツチング工程を経てノ：ター、ｙ＝ング
された酸化膜を保護膜として半導体基４反上に付着した
多結晶シリコン膜を選択的にエツチング加工して所望の
多結晶シリコン膜ノくターンをＪ形成する場合、保護膜
として用いられる酸化シ１ノコン膜との密着性が高い為
、保護膜におおわれた側面方向へはエツチングが進行せ
ず二〇ツチング終了後の加工された多結晶シリコン膜ノ
くターンは非常に急峻なパターンを形成している。この
ため１該多結晶シリコン膜パターン上に絶縁膜を形成し
、コンタクト孔を開孔し、各々のトランジスタを結線し
所望のトランジスタ回路を得るためにアルミニウム薄膜
を形成した場合、該多結晶シリコン膜ノくターンの急峻
な部分をアルミニウム配線が横切る部分でアルミニウム
配線の断線を生じ歩留＠６ｈ質低下の大きな原因になっ
ていた。
された酸化膜を保護膜として半導体基４反上に付着した
多結晶シリコン膜を選択的にエツチング加工して所望の
多結晶シリコン膜ノくターンをＪ形成する場合、保護膜
として用いられる酸化シ１ノコン膜との密着性が高い為
、保護膜におおわれた側面方向へはエツチングが進行せ
ず二〇ツチング終了後の加工された多結晶シリコン膜ノ
くターンは非常に急峻なパターンを形成している。この
ため１該多結晶シリコン膜パターン上に絶縁膜を形成し
、コンタクト孔を開孔し、各々のトランジスタを結線し
所望のトランジスタ回路を得るためにアルミニウム薄膜
を形成した場合、該多結晶シリコン膜ノくターンの急峻
な部分をアルミニウム配線が横切る部分でアルミニウム
配線の断線を生じ歩留＠６ｈ質低下の大きな原因になっ
ていた。
この発明の目的は、ゆるい段差を持つ多結晶シリコン膜
のパターン形成方法を提供する事にある。
のパターン形成方法を提供する事にある。
この発明の特ｆｉ ｉＪｌ、例えばフォトエツチング処
理を経てパターンニングされた酸化膜を保護膜として半
導体基板表面に付着する多結晶シリコン膜を選択的にエ
ツチング加工して、所望の多結晶シリコン膜パターンを
形成する製造方法において、半導体基板表面に付着する
多結晶シリコン膜上に保護膜となる酸化膜が２Ｍ又はそ
れ以上の層の構造されて卦り上層膜になるにつれてエツ
チング速度が遅くなる様な層の形成を行ない、しかるの
ち該多層１り造となっている酸化膜をフォトエツチング
処理し、パターンニングされた多層構造の絶縁膜を保護
膜として多結晶シリコン膜をエツチング処理する場合、
多結晶シリコン膜に密着している第１の保護膜が該保護
膜のの第２・第３の保職膜に比して、エツチング速度が
速いため、多結晶シリコン膜と同様にエツチングが進行
し、第１の保護膜がエツチングされた部分に、多結晶シ
リコン膜表面が露出され、多結晶シリコン膜上局部から
もエツチングが進行し半導体基板上に付着した多結晶シ
リコン膜パターンがゆるい段差ｍ：もつ様に形成される
事である。
理を経てパターンニングされた酸化膜を保護膜として半
導体基板表面に付着する多結晶シリコン膜を選択的にエ
ツチング加工して、所望の多結晶シリコン膜パターンを
形成する製造方法において、半導体基板表面に付着する
多結晶シリコン膜上に保護膜となる酸化膜が２Ｍ又はそ
れ以上の層の構造されて卦り上層膜になるにつれてエツ
チング速度が遅くなる様な層の形成を行ない、しかるの
ち該多層１り造となっている酸化膜をフォトエツチング
処理し、パターンニングされた多層構造の絶縁膜を保護
膜として多結晶シリコン膜をエツチング処理する場合、
多結晶シリコン膜に密着している第１の保護膜が該保護
膜のの第２・第３の保職膜に比して、エツチング速度が
速いため、多結晶シリコン膜と同様にエツチングが進行
し、第１の保護膜がエツチングされた部分に、多結晶シ
リコン膜表面が露出され、多結晶シリコン膜上局部から
もエツチングが進行し半導体基板上に付着した多結晶シ
リコン膜パターンがゆるい段差ｍ：もつ様に形成される
事である。
次にこの発明の一実施例につき図を用いて説明する。
第１図〜第４図はこの発明の一実施例を順に説明するだ
めの半導体装置の断面図である。この実施例の多結晶シ
リコン膜パターンの形成方法は、半導体基板１の表面に
付着する酸化膜２上に形成された多結晶シリコン膜３の
表面に、しかる後、多結晶シリコン膜３をパターンニン
グするだめの保護膜として使用する絶縁膜４・５の様に
２ＭＰＩＡとして形成されており、上層膜の方が下層膜
に比して、エツチング速度が遅くなる様な膜質のｌくな
る絶縁膜４．５を形成し、次に多結晶シリコン膜３をパ
ターンニングするための保護膜どブよる絶縁膜４＋５ｔ
−パターンニングするために絶縁膜５０表面にフォトレ
ジスト膜６をパターンニングしく第１図）、該フォトレ
ジスト膜６を保護膜としてエツチング処理を行ない多結
晶シリコン膜３上に該多結晶シリコン膜３をパターンニ
ングするための保護膜４，５をパターンニングする（第
２図）。
めの半導体装置の断面図である。この実施例の多結晶シ
リコン膜パターンの形成方法は、半導体基板１の表面に
付着する酸化膜２上に形成された多結晶シリコン膜３の
表面に、しかる後、多結晶シリコン膜３をパターンニン
グするだめの保護膜として使用する絶縁膜４・５の様に
２ＭＰＩＡとして形成されており、上層膜の方が下層膜
に比して、エツチング速度が遅くなる様な膜質のｌくな
る絶縁膜４．５を形成し、次に多結晶シリコン膜３をパ
ターンニングするための保護膜どブよる絶縁膜４＋５ｔ
−パターンニングするために絶縁膜５０表面にフォトレ
ジスト膜６をパターンニングしく第１図）、該フォトレ
ジスト膜６を保護膜としてエツチング処理を行ない多結
晶シリコン膜３上に該多結晶シリコン膜３をパターンニ
ングするための保護膜４，５をパターンニングする（第
２図）。
次に、該絶縁膜４，５を保護膜として多結晶シリコン膜
３をエツチング処理する場合、多結晶シリコン膜３上に
密着している第１の保護膜４が該第１の保護膜４上の第
２の保護膜５に比してエツチング速度が速い為、多結晶
シリコン膜３と同様にエツチングが進行し、第１の保護
膜４がエツチングされた部分に多結晶シリコン膜３の表
面が露出され多結晶シリコン膜３の上層部からもエツチ
ングが進行し、結果として多結晶シリコン膜３は、ゆる
い段差を持ったパターン形成する（第３図）。
３をエツチング処理する場合、多結晶シリコン膜３上に
密着している第１の保護膜４が該第１の保護膜４上の第
２の保護膜５に比してエツチング速度が速い為、多結晶
シリコン膜３と同様にエツチングが進行し、第１の保護
膜４がエツチングされた部分に多結晶シリコン膜３の表
面が露出され多結晶シリコン膜３の上層部からもエツチ
ングが進行し、結果として多結晶シリコン膜３は、ゆる
い段差を持ったパターン形成する（第３図）。
すなわち、半導体基板１上の酸化膜２の表面に形成され
た多結晶シリコン膜４上に膜質の異なった絶縁膜の保護
膜４，５を形成し、該保護膜４，５を形成するための７
オトレジスト膜６をパターンニングし、該フォレジスト
膜６を保護膜としてエツチング処理し多結晶シリコン膜
３上に、エツチング処理時に保護膜となるべき絶縁膜４
．５を形成する。更に該絶縁膜４．５を保護膜として多
結晶シリコン膜３をエツチング加工した場合、多結晶シ
リコン膜３に密着している第１の保護膜４が第２の保護
膜５に比してエツチング速度が速いためエツチングが進
行し多結晶シリコン膜３の表面が露出し、多結晶シリコ
ン膜３の上層部からもエツチングが進行し多結晶シリコ
ン膜のパターンがゆるいテーパーを生じる様にエツチン
グ加工できる。
た多結晶シリコン膜４上に膜質の異なった絶縁膜の保護
膜４，５を形成し、該保護膜４，５を形成するための７
オトレジスト膜６をパターンニングし、該フォレジスト
膜６を保護膜としてエツチング処理し多結晶シリコン膜
３上に、エツチング処理時に保護膜となるべき絶縁膜４
．５を形成する。更に該絶縁膜４．５を保護膜として多
結晶シリコン膜３をエツチング加工した場合、多結晶シ
リコン膜３に密着している第１の保護膜４が第２の保護
膜５に比してエツチング速度が速いためエツチングが進
行し多結晶シリコン膜３の表面が露出し、多結晶シリコ
ン膜３の上層部からもエツチングが進行し多結晶シリコ
ン膜のパターンがゆるいテーパーを生じる様にエツチン
グ加工できる。
この実施例によれば、結果として、半導体基板１上の酸
化膜２の表面に付着する多結晶シリコン膜３のパターン
がゆるいテーパーを生じる様な段を形成しているため、
後工程において絶縁膜７を形成しコンタクト孔を開孔し
た後裔々のトランジスタを結縁し所望のトランジスタを
得るためにアルミニウム薄膜８を形成しｆｃ場合、多結
晶シリコン膜３のパターン形状がゆるいテーパー状にな
っているため、第４図に示すように、多結晶シリコン膜
３上を横切るアルミニウム配線８の断線の問題が生じに
〈＜、半導体装置の歩留９品質向上に大きく貢献できる
。
化膜２の表面に付着する多結晶シリコン膜３のパターン
がゆるいテーパーを生じる様な段を形成しているため、
後工程において絶縁膜７を形成しコンタクト孔を開孔し
た後裔々のトランジスタを結縁し所望のトランジスタを
得るためにアルミニウム薄膜８を形成しｆｃ場合、多結
晶シリコン膜３のパターン形状がゆるいテーパー状にな
っているため、第４図に示すように、多結晶シリコン膜
３上を横切るアルミニウム配線８の断線の問題が生じに
〈＜、半導体装置の歩留９品質向上に大きく貢献できる
。
上述の実施例において、多結晶シリコン膜上の保護膜と
なるべき絶縁膜の膜層は３層以上であっても同様の多結
晶シリコン膜形状が得られるし、又、多結晶シリコン膜
のエツチング加工時の処理が、液であってもプジズマで
あっても同様の効果が得られるのはＩうまでもない。
なるべき絶縁膜の膜層は３層以上であっても同様の多結
晶シリコン膜形状が得られるし、又、多結晶シリコン膜
のエツチング加工時の処理が、液であってもプジズマで
あっても同様の効果が得られるのはＩうまでもない。
第１図〜第４図は本発明の一実施例を工程順に示した断
面図である。 岡１図において、 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・多額晶シリコン膜、４・・・・・・保護膜
となるべき絶縁膜、５・・・・・・保護膜となるべき絶
縁膜、（４に比して遅いエッチレートのｎＫ 質ｆ 持
つ）、６・・・・・・フメトレジスト膜、７・・・・・
・絶縁膜、８・・・・・・アルミニウム薄膜（配線）で
ある。
面図である。 岡１図において、 １・・・・・・半導体基板、２・・・・・・酸化膜、３
・・・・・・多額晶シリコン膜、４・・・・・・保護膜
となるべき絶縁膜、５・・・・・・保護膜となるべき絶
縁膜、（４に比して遅いエッチレートのｎＫ 質ｆ 持
つ）、６・・・・・・フメトレジスト膜、７・・・・・
・絶縁膜、８・・・・・・アルミニウム薄膜（配線）で
ある。
Claims (1)
- フォトエツチング工程を経てバクーニングされた酸化膜
を保護膜として、半導体基板上に付着した多結晶シリコ
ン膜を選択的にエツチング加工して所望の多結晶シリコ
ン膜パターンを形成する半導体装置の製造方法において
、前記半導体基板上に付着した前記多結晶シリコン上に
２層又はそれ以上の層の酸化膜で上層部になるにつれて
エツチング速度が速くなる様な多層酸化膜を形成する工
程と、しかるち７オトエツチングエ程を経て該多層酸化
膜をパターンニングし、該多層酸化膜を保護膜として多
結晶シリコン膜をエツチング処理する工程を含む事を特
徴とする半導装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57127252A JPS5918640A (ja) | 1982-07-21 | 1982-07-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57127252A JPS5918640A (ja) | 1982-07-21 | 1982-07-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5918640A true JPS5918640A (ja) | 1984-01-31 |
Family
ID=14955447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57127252A Pending JPS5918640A (ja) | 1982-07-21 | 1982-07-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5918640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262597A (ja) * | 1985-05-15 | 1986-11-20 | 株式会社 タイト− | 安全装置を具備したレ−ザガンゲ−ム装置 |
-
1982
- 1982-07-21 JP JP57127252A patent/JPS5918640A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61262597A (ja) * | 1985-05-15 | 1986-11-20 | 株式会社 タイト− | 安全装置を具備したレ−ザガンゲ−ム装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5918640A (ja) | 半導体装置の製造方法 | |
| JPS59168640A (ja) | 半導体装置の製造方法 | |
| JPH03205846A (ja) | 半導体装置の製造方法 | |
| JPS5871631A (ja) | 半導体装置 | |
| KR0138963B1 (ko) | 금속배선 형성방법 | |
| JPH0587973B2 (ja) | ||
| JPS61193451A (ja) | 半導体装置の製造方法 | |
| JPS59107542A (ja) | 半導体装置の製造方法 | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| JPH05283378A (ja) | 半導体装置の製造方法 | |
| JPH0194625A (ja) | 半導体集積回路の製造方法 | |
| JPH05121561A (ja) | 半導体装置の製造方法 | |
| JPH02170553A (ja) | 半導体装置の製造方法 | |
| JPS62163344A (ja) | 半導体装置の製造方法 | |
| JPS5928344A (ja) | 半導体装置の製造方法 | |
| JPS61110426A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58178538A (ja) | 半導体装置の製造方法 | |
| JPS63307744A (ja) | 半導体装置の製造方法 | |
| JPS61161737A (ja) | 半導体装置の製造方法 | |
| JPH03127827A (ja) | 半導体装置の製造法 | |
| JPH02307222A (ja) | 半導体装置 | |
| JPS60183727A (ja) | コンタクトホ−ルの形成方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 | |
| JPS63211722A (ja) | 半導体装置の製造方法 | |
| KR20010003698A (ko) | 반도체소자의 금속배선 형성방법 |