JPS59186417A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPS59186417A JPS59186417A JP6075883A JP6075883A JPS59186417A JP S59186417 A JPS59186417 A JP S59186417A JP 6075883 A JP6075883 A JP 6075883A JP 6075883 A JP6075883 A JP 6075883A JP S59186417 A JPS59186417 A JP S59186417A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- output
- circuit
- voltage
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、Ｄ／Ａ変換器に関するもので、例えば、Ｍ
ＯＳＦＥＴ （絶縁ゲート形電界効果トランジスタ）で
構成されたＤ／Ａ変換器に有効な技術に関するものであ
る。
ＯＳＦＥＴ （絶縁ゲート形電界効果トランジスタ）で
構成されたＤ／Ａ変換器に有効な技術に関するものであ
る。
従来より、Ｄ／Ａ変換方式の一つとして、例えばラジオ
技術社発行、横井与次部著の「リニアＩＣ実用回路マニ
アル」の頁３２２において、重み定電流源方式が公知で
ある。
技術社発行、横井与次部著の「リニアＩＣ実用回路マニ
アル」の頁３２２において、重み定電流源方式が公知で
ある。
この重み定電流源方式のＤ／Ａ変換器をＭＯ３ＦＥＴで
構成しようとすると、第１図に示すように、ディジタル
信号に従った重みの定電流■〜４■を形成するＭＯＳＦ
ＥＴと、ディジタル信号ＤＯ〜Ｄ３を受けて負荷抵抗Ｒ
にそれぞれの定電流を流すスイッチＭＯ３ＦＥＴとによ
り構成するような回路が考えられる。このようなり／Ａ
変換器により、例えば音声合成のような音声信号を形成
する時、無音時においても中点電圧を形成するような定
電流を流し続けることとなって、消費電流に対する信号
出力電力効率が極めて悪くなるという欠点がある。
構成しようとすると、第１図に示すように、ディジタル
信号に従った重みの定電流■〜４■を形成するＭＯＳＦ
ＥＴと、ディジタル信号ＤＯ〜Ｄ３を受けて負荷抵抗Ｒ
にそれぞれの定電流を流すスイッチＭＯ３ＦＥＴとによ
り構成するような回路が考えられる。このようなり／Ａ
変換器により、例えば音声合成のような音声信号を形成
する時、無音時においても中点電圧を形成するような定
電流を流し続けることとなって、消費電流に対する信号
出力電力効率が極めて悪くなるという欠点がある。
この発明の目的は、消費電流に対する信号出方電力効率
の向上を図ったＤ／Ａ変換器を提供することにある。
の向上を図ったＤ／Ａ変換器を提供することにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
この明細書の記述および添付図面から明らかになるであ
ろう。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、互いに逆方向の一対の定電流源を用意し、そ
れを中点電圧に対して相補的に負荷抵抗に流すようにし
て正負両方向のアナログ信号を形成することによって、
効率よく交流電圧信号を形成するものである。
れを中点電圧に対して相補的に負荷抵抗に流すようにし
て正負両方向のアナログ信号を形成することによって、
効率よく交流電圧信号を形成するものである。
第２図には、この発明の一実施例の回路図が示されてい
る。特に制限されないが、同図の各回路素子のうち破線
で囲まれた部分は、公知の０ＭＯ８（相補型ＭＯ３）集
積回路の製造技術によって１１１１ｉ１の半導体基板上
において形成される。
る。特に制限されないが、同図の各回路素子のうち破線
で囲まれた部分は、公知の０ＭＯ８（相補型ＭＯ３）集
積回路の製造技術によって１１１１ｉ１の半導体基板上
において形成される。
同図において、ＭＯ３ＦＥＴＱＩないしＱ８はｎチャン
ネルＭＯ３ＦＥＴによって構成され、ＭＯ３ＦＥＴＱＩ
１ないしＱｌＢはｐチャンネル間Ｏ３ＦＥＴよって構
成される。
ネルＭＯ３ＦＥＴによって構成され、ＭＯ３ＦＥＴＱＩ
１ないしＱｌＢはｐチャンネル間Ｏ３ＦＥＴよって構
成される。
上記ＭＯ３ＦＥＴＱＩとＱｌｌとは一対の電源電圧端子
（ＯＶ、−Ｖｏｏ）との間に直列接続され、そのゲート
が共通化されたドレインに接続されることによって、後
述する吸い込み定電流源ＭＯ３ＦＥＴＱ３ないしＱ５の
ゲートに印加される定電圧ｖｂを形成する。また、同様
に上記ＭＯ３ＦＥＴＱ２とＱ１２により定電流圧Ｖａが
形成して、後述する押し出し定電流源ＭＯ３ＦＥＴＱＩ
３ないしＱ１５のゲートに印加する。
（ＯＶ、−Ｖｏｏ）との間に直列接続され、そのゲート
が共通化されたドレインに接続されることによって、後
述する吸い込み定電流源ＭＯ３ＦＥＴＱ３ないしＱ５の
ゲートに印加される定電圧ｖｂを形成する。また、同様
に上記ＭＯ３ＦＥＴＱ２とＱ１２により定電流圧Ｖａが
形成して、後述する押し出し定電流源ＭＯ３ＦＥＴＱＩ
３ないしＱ１５のゲートに印加する。
上記ＭＯ３ＦＥＴＱ３ないしＱ５（Ｑ１３ないしＱ１５
）は、イのサイズ比の設定によりディジタル信号ＤＯな
いしＤ２ （ＤＯ’ ないＬＤ２’ ）に従った重みを
持つ電流工ないし４Ｉ（Ｉ’ないし４Ｉ″）を形成する
。上記各定電流源ＭＯ３ＦＥＴＱ３ないしＱ５（Ｑ１０
ないしＱ１５）のドレイン定電流は、上記ディジクル信
号ＤＯないしＤ２（Ｄｏ”ないしＤ２″）を受けるスイ
ッチＭＯ３ＦＥＴＱ６ないしＱ８（Ｑ１６ないしＱｌＢ
）を通して出力端子ＯＵＴに流れるように□される。
）は、イのサイズ比の設定によりディジタル信号ＤＯな
いしＤ２ （ＤＯ’ ないＬＤ２’ ）に従った重みを
持つ電流工ないし４Ｉ（Ｉ’ないし４Ｉ″）を形成する
。上記各定電流源ＭＯ３ＦＥＴＱ３ないしＱ５（Ｑ１０
ないしＱ１５）のドレイン定電流は、上記ディジクル信
号ＤＯないしＤ２（Ｄｏ”ないしＤ２″）を受けるスイ
ッチＭＯ３ＦＥＴＱ６ないしＱ８（Ｑ１６ないしＱｌＢ
）を通して出力端子ＯＵＴに流れるように□される。
したがって、この出力端子から見た場合、上記定電流源
ＭＯ３ＦＥＴＱ３ないしＱ５がらの電流と定電流源ＭＯ
３ＦＥＴＱＩ ３ないしＱ１５がらの電流は互いに逆方
向の電流となる。上記吸い込み定電流Ｉと押し出し定電
流Ｉ′のように互いに対応する定電流は等しく設定され
る。
ＭＯ３ＦＥＴＱ３ないしＱ５がらの電流と定電流源ＭＯ
３ＦＥＴＱＩ ３ないしＱ１５がらの電流は互いに逆方
向の電流となる。上記吸い込み定電流Ｉと押し出し定電
流Ｉ′のように互いに対応する定電流は等しく設定され
る。
上記のようなプログラマブル定電流回路の出力端子ＯＵ
Ｔには、アナログ変換された電圧出力信号Ｖｏｕｔを形
成するため、次の出力回路が設けられる。この出力回路
は、特に制限されないが、外付は回路により構成される
。すなわち、演算増幅器ＯＰの反転入力端子（−）には
、バイアス電圧Ｖ Ｂ （−Ｖｏｏ／ ２ ）が印加さ
れ、非反転入力端子（＋）に出力端子との間には抵抗Ｒ
が設けられるとともに、非反転入力端子（＋）に上記出
力端子ＯＵＴが接続される。
Ｔには、アナログ変換された電圧出力信号Ｖｏｕｔを形
成するため、次の出力回路が設けられる。この出力回路
は、特に制限されないが、外付は回路により構成される
。すなわち、演算増幅器ＯＰの反転入力端子（−）には
、バイアス電圧Ｖ Ｂ （−Ｖｏｏ／ ２ ）が印加さ
れ、非反転入力端子（＋）に出力端子との間には抵抗Ｒ
が設けられるとともに、非反転入力端子（＋）に上記出
力端子ＯＵＴが接続される。
この実施例では、特に制限されないが、上記定電圧Ｖａ
は中点電圧−Ｖｏｏ／２より回路の接地電位側に設定し
、一方、定電圧ｖｂは上記中点電圧より回路電源電圧−
ＶＤＤ側に設定することにより、上記スイッチＭＯ８Ｆ
ＥＴの動作電圧を確保するものである。これによって、
下限動作電圧範囲を大きく、言い換えれば、低電圧動作
を可能にしている。
は中点電圧−Ｖｏｏ／２より回路の接地電位側に設定し
、一方、定電圧ｖｂは上記中点電圧より回路電源電圧−
ＶＤＤ側に設定することにより、上記スイッチＭＯ８Ｆ
ＥＴの動作電圧を確保するものである。これによって、
下限動作電圧範囲を大きく、言い換えれば、低電圧動作
を可能にしている。
また、定電流１．Ｉ″のように対応する定電流の電流値
を等しくするため、例えば次式（１，１を満足するよう
に各パラメータが設定される。
を等しくするため、例えば次式（１，１を満足するよう
に各パラメータが設定される。
β０１１ ／βＱ１÷ １ ＋βＱ１２ ・ ８７８
口２−１＋１＋βＱｌｌ・Ｂ／βｏ１・・・・・・（１
）ここで、βはＭＯＳＦＥＴＱＩ、Ｑｌ １等のサイズ
比（Ｗ／ Ｌ ＞であり、 Ｂ ＝ μｐ −Ｃｏｘｐ ／ μｎ −Ｃｏｘｎ
である。そして、μｐ、μｎはそれぞれｐチャンネルＭ
ＯＳ Ｆ ＥＴとｎチャンネルＭＯ３ＦＥＴの移動度、
Ｃｏｘｐ 。
口２−１＋１＋βＱｌｌ・Ｂ／βｏ１・・・・・・（１
）ここで、βはＭＯＳＦＥＴＱＩ、Ｑｌ １等のサイズ
比（Ｗ／ Ｌ ＞であり、 Ｂ ＝ μｐ −Ｃｏｘｐ ／ μｎ −Ｃｏｘｎ
である。そして、μｐ、μｎはそれぞれｐチャンネルＭ
ＯＳ Ｆ ＥＴとｎチャンネルＭＯ３ＦＥＴの移動度、
Ｃｏｘｐ 。
ＣｏｘｎはそれぞれｐチャンネルＭＯ３ＦＥＴとｎチャ
ンネルＭＯ３ＦＥＴのゲート絶縁膜の厚ざである。上記
（１）式は、ｐチャンネルＭＯ３ＦＥＴのドレイン電流
と、ｎチャンネルＭＯＳ Ｆ ＥＴのドレイン電流との
公知の計算式から両者を等しくさせる時の条件式より求
められるものであるので、その詳細な説明を省略する。
ンネルＭＯ３ＦＥＴのゲート絶縁膜の厚ざである。上記
（１）式は、ｐチャンネルＭＯ３ＦＥＴのドレイン電流
と、ｎチャンネルＭＯＳ Ｆ ＥＴのドレイン電流との
公知の計算式から両者を等しくさせる時の条件式より求
められるものであるので、その詳細な説明を省略する。
このような設計により、電流Ｉとビ とがそのしきい値
電圧の影響を受けることなく、高い精度で一致させるこ
とができるものとなる。
電圧の影響を受けることなく、高い精度で一致させるこ
とができるものとなる。
次に、上記Ｄ／Ａ変換器の動作を第３図の電流−電圧特
性図に従って説明する。
性図に従って説明する。
いま、全スイッチＭＯ３ＦＥＴをオフ状態とすると、演
算増幅器ＯＰにお＆Ｊる帰還動作により非反転入力端子
（＋）電位は、反転入力端子（−）に印加されたバイア
ス電圧ＶＢに従ったバイアス電圧が与えられ、抵抗Ｒに
電流が流れないので出力電圧Ｖｏｕｔはバイアス電圧Ｖ
Ｂの−ＶＤＤ／２に等しくなる。
算増幅器ＯＰにお＆Ｊる帰還動作により非反転入力端子
（＋）電位は、反転入力端子（−）に印加されたバイア
ス電圧ＶＢに従ったバイアス電圧が与えられ、抵抗Ｒに
電流が流れないので出力電圧Ｖｏｕｔはバイアス電圧Ｖ
Ｂの−ＶＤＤ／２に等しくなる。
そして、ディジタル信号ＤｏないしＤ２により、ｎチャ
ンネＪし型のスイッチＭＯ３ＦＥＴＱ６ないしＱ８を動
作させると、これらのスイッチＭＯ３ＦＥＴＱ６ないし
Ｑ８を通して抵抗Ｒに吸い込み定電流が流れるので、Ｉ
−Ｒから（Ｉ＋２Ｉ十４■）・Ｒのまでの範囲の中点電
圧−ＶＤＤ／２に対して正方向の出力電圧Ｖｏｕｔが形
成される。
ンネＪし型のスイッチＭＯ３ＦＥＴＱ６ないしＱ８を動
作させると、これらのスイッチＭＯ３ＦＥＴＱ６ないし
Ｑ８を通して抵抗Ｒに吸い込み定電流が流れるので、Ｉ
−Ｒから（Ｉ＋２Ｉ十４■）・Ｒのまでの範囲の中点電
圧−ＶＤＤ／２に対して正方向の出力電圧Ｖｏｕｔが形
成される。
一方、ディジタル信号ＤＯ”ないしＤ２’ により、ｐ
チャンネル型のスイ・ノチＭＯＳ Ｆ ＥＴＱ １６な
いしＩＯ２を動作させると、これらのスイッチＭＯ３Ｆ
ＥＴＱ１６ないしＱｌ８を通して抵抗Ｒに押し出し定電
流が流れるので、ビ ・Ｒから（１＋２Ｔ’ ＋４ｒ’
） ・Ｒまでの範囲の中点電圧−ＶＤＤ／２に対し
て負方向の出力電圧Ｖｏｕｔが形成される。
チャンネル型のスイ・ノチＭＯＳ Ｆ ＥＴＱ １６な
いしＩＯ２を動作させると、これらのスイッチＭＯ３Ｆ
ＥＴＱ１６ないしＱｌ８を通して抵抗Ｒに押し出し定電
流が流れるので、ビ ・Ｒから（１＋２Ｔ’ ＋４ｒ’
） ・Ｒまでの範囲の中点電圧−ＶＤＤ／２に対し
て負方向の出力電圧Ｖｏｕｔが形成される。
（１）音声信号のように中点電圧を中心として正負方向
に変化する出力電圧を形成する時、従来のように直流成
分を形成する電流を流すことなく、その信号振幅に見合
った電流しか流す必要がないのヤ、その出力電圧を効率
よく形成すること、言い換えれば低消費電力化を図るこ
とができるという効果が得られる。特に、無音時におい
ては全スイッチＭＯ３ＦＥＴがオフ状態となって電流を
流すことがないので、実際の動作状態では大幅な低消費
電力化を図ることができるとう効果が得られる。
に変化する出力電圧を形成する時、従来のように直流成
分を形成する電流を流すことなく、その信号振幅に見合
った電流しか流す必要がないのヤ、その出力電圧を効率
よく形成すること、言い換えれば低消費電力化を図るこ
とができるという効果が得られる。特に、無音時におい
ては全スイッチＭＯ３ＦＥＴがオフ状態となって電流を
流すことがないので、実際の動作状態では大幅な低消費
電力化を図ることができるとう効果が得られる。
（２）出力電圧の最大振幅に対して、定電流はその１／
２の振幅を形成する電流とすればよい、言い換えれば、
最上位ビットに対する電流値が第１図と第２図の回路か
ら明らかなように８■から４Ｉのように小さくでき、そ
の分精度の向上を図ることができるという効果が得られ
る。すなわち、ＭＯＳＦＥＴのサイズ比等によりディジ
タル信号の重みに従った定電流を形成するとき、最下位
ピントの電流値■に対する倍率が大きくなるに従ってそ
の精度が悪くなるからである。
２の振幅を形成する電流とすればよい、言い換えれば、
最上位ビットに対する電流値が第１図と第２図の回路か
ら明らかなように８■から４Ｉのように小さくでき、そ
の分精度の向上を図ることができるという効果が得られ
る。すなわち、ＭＯＳＦＥＴのサイズ比等によりディジ
タル信号の重みに従った定電流を形成するとき、最下位
ピントの電流値■に対する倍率が大きくなるに従ってそ
の精度が悪くなるからである。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、出力回路は、
上述のようにプログラマブル定電流回路の出力端子に所
定のバイアス電圧を与え、ディジタル信号に従った電流
により形成された電圧信号を取り出すものであれば何で
あってもよい。また、この出力回路を上記プログラマブ
ル定電流回路が形成される半導体集積回路装置に内蔵す
るものであってもよい。
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、出力回路は、
上述のようにプログラマブル定電流回路の出力端子に所
定のバイアス電圧を与え、ディジタル信号に従った電流
により形成された電圧信号を取り出すものであれば何で
あってもよい。また、この出力回路を上記プログラマブ
ル定電流回路が形成される半導体集積回路装置に内蔵す
るものであってもよい。
また、ディジクル信号が中点電圧に対して正。
負の信号振幅に従ったものであれば、そのまま上記両ス
イッチＭＯＳ Ｆ Ｅ Ｔに供給すればよ（、第１図の
ようなり／Ａ変換器用のディジクル信号であれば、中点
電圧に対して正の電圧を形成するｎチャンネル型のスイ
ッチＭＯ３ＦＥＴには１ビット分シフトダウンしたディ
ジタル信号を印加し、中点電圧に対して負の電圧を形成
するｐチャンネル型スイッチＭＯ３ＦＥＴに対しては補
数を形成して印加すればよい。
イッチＭＯＳ Ｆ Ｅ Ｔに供給すればよ（、第１図の
ようなり／Ａ変換器用のディジクル信号であれば、中点
電圧に対して正の電圧を形成するｎチャンネル型のスイ
ッチＭＯ３ＦＥＴには１ビット分シフトダウンしたディ
ジタル信号を印加し、中点電圧に対して負の電圧を形成
するｐチャンネル型スイッチＭＯ３ＦＥＴに対しては補
数を形成して印加すればよい。
この発明は、例えば音声合成装置に用いられるようなり
／Ａ変換器の他、Ｄ／Ａ変換器として広く適用すること
ができるものである。
／Ａ変換器の他、Ｄ／Ａ変換器として広く適用すること
ができるものである。
第１図は、従来技術に基づいて考えられるＤ／Ａ変換器
の一例を示す回路図、 第２図は、この発明の一実施例を示す回路図、第３図は
、その動作を説明するための電圧−電流特性図である。
の一例を示す回路図、 第２図は、この発明の一実施例を示す回路図、第３図は
、その動作を説明するための電圧−電流特性図である。
Claims (1)
- 【特許請求の範囲】 １、入力ディジタル信号に応じた重みを持ち出力端子に
関して互いに逆方向の電流を一対の電源端子からそれぞ
れ供給する定電流源及び入力ディジクル信号を受け、上
記定電流を選択的に出力端子に流すスイッチＭＯ３ＦＥ
ＴとがそれぞれｐチャンネルＭＯ３ＦＥＴとｎチャンネ
ルＭＯ３ＦＥＴにより構成されたプログラマブル定電流
回路と、上記出力端子に所定のバイアス電圧を与え、こ
のバイアス電圧を中点電圧として上記プログラマブル定
電流回路の出力電流に従った電圧出力信号を形成する出
力回路とを含むことを特徴とするＤ／Ａ変換器。 ２、上記出力回路は、反転入力端子にバイアス電圧が印
加され、非反転入力端子と出力端子との間に抵抗が設け
られた演算増幅器により構成され、上記非反転入力端子
が上記プログラマブル定電流回路の出力端子に接続され
、この演算増幅器の出力端子からＤ／Ａ変換出力信号を
得るものであることを特徴とする特許請求の範囲第１項
記載のＤ／Ａ変換器。 ３、上記プログラマブル定電流回路は、１個のＣＭＯ３
集積回路装置により構成され、上記出力回路はその外付
は回路として構成されるものであることを特徴とする特
許請求の範囲第１又は第２項記載のＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6075883A JPS59186417A (ja) | 1983-04-08 | 1983-04-08 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6075883A JPS59186417A (ja) | 1983-04-08 | 1983-04-08 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59186417A true JPS59186417A (ja) | 1984-10-23 |
Family
ID=13151492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6075883A Pending JPS59186417A (ja) | 1983-04-08 | 1983-04-08 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59186417A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990915A (en) * | 1988-12-02 | 1991-02-05 | Mitsubishi Denki Kabushiki Kaisha | Signal processing device such as a digital filter utilizing redundant binary expression and operating method therefor |
-
1983
- 1983-04-08 JP JP6075883A patent/JPS59186417A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4990915A (en) * | 1988-12-02 | 1991-02-05 | Mitsubishi Denki Kabushiki Kaisha | Signal processing device such as a digital filter utilizing redundant binary expression and operating method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101395803B (zh) | 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备 | |
| JPS5855685B2 (ja) | ゾウフクカイロ | |
| JPH05276737A (ja) | 昇圧回路 | |
| US10082812B2 (en) | Low dropout voltage regulator | |
| TW201212537A (en) | Transmission gate and semiconductor device | |
| US5218364A (en) | D/a converter with variable biasing resistor | |
| JPS62228172A (ja) | 電圧比較回路 | |
| JPS59186417A (ja) | Ｄ／ａ変換器 | |
| US11811420B2 (en) | Digital-to-analog converter with cascaded least significant bit (LSB) interpolator circuit | |
| JPH02502136A (ja) | 電圧源 | |
| KR101939147B1 (ko) | 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기 | |
| WO2004063827A1 (en) | Apparatus and method for making a constant current source | |
| JP7786933B2 (ja) | コンパレータ | |
| JPS5923625A (ja) | 信号処理回路 | |
| JPS58210714A (ja) | コンパレ−タ | |
| JPS6245203A (ja) | Ｍｏｓ増幅出力回路 | |
| JPH11298329A (ja) | ディジタル／アナログ変換回路 | |
| Varun | A novel low power FGMOS-CCII based fully CMOS four quadrant multiplier | |
| JPS60136405A (ja) | ソ−スフオロワ回路 | |
| JPS61148906A (ja) | Ｍｏｓ増幅出力回路 | |
| JPH08115136A (ja) | 電流源回路および電圧源回路 | |
| JPS5815968B2 (ja) | 発振回路 | |
| JPH11298271A (ja) | 可変利得増幅器 | |
| JPS59158625A (ja) | 半導体回路 | |
| KR930004714Y1 (ko) | 병렬 비교기 회로 |