JPS5918992A - 液晶表示装置用電源電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、液晶表示装置用電源電圧発生回路に関する
。

液晶は、その寿命を長くさせるために交流駆動される。

マトリックス配置された複数の画素（セグメント）を持
つ液晶表示装置を駆動する場合に、走査線数ｎに応じて
最適な駆動条件を与える方法として電圧平均化法１／ａ
バイアス法が公知である。

電圧平均化法に従うと、液晶の光学的変化がそれに加え
られる電圧の実効値に依存するという前提の下で、画素
すべてに加えられる駆動電圧の実効値を一定にさせるよ
うに駆動電圧が変化させられる。

第１図には、ドットマトリクス構成の液晶表示装置の構
成図が示されている。同図において、複数の画素ＳＧは
、複数の共通電極ＣＯＭ１ないしＣＯＭ１６と複数のセ
グメント電極Ｓ１ないしＳｌとの交点に配置される。複
数の画素ＳＧによって所望のパターンを表示させるため
に、共通電極ＣＯＭ１ないしＣＯＭ１６が適当な順序に
従って順次に走査（選択）される。セグメント電極Ｓ１
ないしＳ２は、表示すべきパターンに従って、共通電極
の走査と同期して選択、又は非選択レベルにされる。

第２図には、電圧平均化法に従って液晶衣示装置に印加
される電圧波形例が示されでｂる。同図は、ｎ＝１６、
１／５バイアスの場合の選択，非選択のタイミング図で
ある。

画素ＳＧに加えられる駆動電圧は、選択期間以外は、ピ
ーク値Ｖ０の１／５のバイアス値とされる。すなわち、
駆動電圧は、表示装置に設けられる走査線の数、画素の
選択、非選択に応じて適当に重みづけされている。

いま、一般化して走査線数をｎ、バイアスを１／ａとす
ると、選択及び非選択の画素に加えられる電圧の実効値
ＶＳ・ＶＮＳは、次式（１），（２）で与えられる。

ここで、Ｖ０は駆動電圧（波高値）である。

コントラストのよい表示を得るには、ＶＳとＶＮＳの比
αが最大となるようにａが決められる。すなわち、上式
（１）及び２から、比αは、次式（３）のように表わさ
れる。

である。

例えば、走査線数ｎを１６として、１／１６のデューテ
ィーをもって画素を駆動する場合、ａは５となりαｍａ
ｘは約１．２９となる。

そこで、この場合、画素に加えられる駆動電圧が上記第
２図Ａ及びＢに示したような波形となるよう走査線に加
えられる電圧及び表示駆動電圧がそれぞれ適当に設定さ
れる。

なお、第２図Ｃ、Ｄは、それぞれ第１図に示されたよう
な共通電極（走査線）ＣＯＭ１、ＣＯＭ２に加えられる
電圧波形を示している。共通電極の選択レベルはＶ０も
しくは０とされ、非選択レベルは４Ｖ０／５もしくはＶ
０／５とされる。従って、第２図Ｃに従うと、共通電極
ＣＯＭ１は、１走査周期Ｔのうち最初の１／１６周期γ
１において選択される。同様に、共通電極ＣＯＭ２は期
間γ２において選択される。セグメント電極は、前記の
ように共通電極の操作と表示させるべきデータとによっ
てそのレベルが決定される。セグメント電極の選択レベ
ルは、０もしくはＶ０とされ、非選択レベルは、２Ｖ０
／５もしくは３Ｖ０／５とされる。第２図Ｅは、第１図
のセグメント電極Ｓ１に結合された画素（セグメント）
ＳＧ１１ないしＳＧ１６１のうち画素ＳＧ１１のみを選
択（衣示）させるべきときにセグメント電極Ｓ１に印加
される電圧波形例を示している。選択されるべき画素Ｓ
Ｇ１１には第２図Ａに示されたような波形となる電圧が
印加され、非選択の画素ＳＧ２１には第２図Ｂに示され
たような波形となる電圧が印加される。

駆動電圧Ｖ０は、液晶表示装置の特性に応じて決められ
る。駆動電圧Ｖ０が大きくされすぎた場合、これに応じ
て、非選択とされているべき画素に加えられる電圧の実
効値が増加される。その結果、すべての画素が選択され
てしまう。逆に、駆動電圧Ｖ０が小さくされすぎてしま
う場合、選択されるべき画素に印加される電圧の実効値
が不充分な値となる。その結果、いかなる画素も選択さ
れなくなってくる。

第３図には、画素の駆動電圧Ｖ０対相対反射輝度Ｂ特性
が示されている。特性曲線ＣＶＳは、選択されるべき画
素すなわち第２図Ａに示されたような波形の電圧が印加
される画素における特性を示し、特性曲線ＣＶＮＳは、
非選択とされるべき画素すなわち第２図Ｂに示されたよ
うな波形の電圧が印加される画素における特性を示して
いる。

特性曲線ＣＶＳ及びＣＶＮＳから次のことが明らかとな
る。すなわち、非選択画素における許容できる反射輝度
の下限値が８０％であり、また選択画素における許容で
きる反射輝度の上限値が４０％であるとすると、これに
応じて駆動電圧Ｖ０の取り得る範囲は同図中で斜線をほ
どこした範囲（Ｖ６０≦Ｖ０≦Ｖ４０）に制限される。

言いかえると斜線範囲が、実質的にクロストークのない
動作電圧範囲であるとみなされる。従って駆動電圧Ｖ０
は、望ましくは最大許容値Ｖ６０と最小許容値Ｖ４０と
によって決まる中心値に設定される。なお、上記動作電
圧範囲は、上式より走査線数ｎの増大とともに狭くなる
。

そして、このような液晶のしきい値特性には、視角依存
性がある。この視角依存性を考慮すると動作電圧Ｖ０の
範囲はより狭くなる。さらに、駆動電圧Ｖ０の最適範囲
は、液晶材料の特性に応じて、比較的強い濃度依存性を
持つ。第４図には、温度対駆動電圧特性の一例が示され
ている。例えば、ある種の液晶では、その最適駆動電圧
が、０°〜２５℃のような比較的せまい温度変化に対し
て、約０．１１ボルトも変化するという負の温度係数を
有する。かてて加えて、最適駆動電圧の範囲は表示装置
の製造ぱらつきに応じて例えば、Ｖ４０′，Ｖ６０′の
ように、比較的大きくぱらついてしまうものである。

従って、この発明の目的は、液晶に対する温度保証機能
及びバラツキ補償機能とを備えた液晶表示装置用電源電
圧発生回路を提供することにある。

この発明の他の目的は、以下の説明及び図面から明らか
になるであろう。

以下、この発明を実施例とともに詳細に説明する。

第５図には、この発明の一実施例の回路ブロック図が示
されている。

図示の回路１ないし４は、公知のＣＭＯＳ集積回路技術
によって、１つの半導体チップ上に形成される。各回路
の電源電圧は、外部端子Ｐ１とＰ０との間に結合された
電源Ｅから出力される。

記号１で示されているのは、レベル設定用レギレータで
ある。このレギレータ１は、特に制限されないが、電圧
比較回路ＣＬ１と、可変インピーダンス手段としてのＭ
ＯＳＦＥＴＱ１とにより構成されている。

電圧比較回路ＣＬ１は、ゲート電極が互いに逆導電型の
シリコンから構成され且つ互いに同じチャンネル導電型
とされた一対のＭＯＳＦＥＴを含んでいる。電圧比較回
路ＣＬ１は、上記一対のＭＯＳＦＥＴのしきい値電圧差
（第７図参照）によって決定されるオフセット電圧ＶＯ
Ｆ１を持つ。上記一対のＭＯＳＦＥＴは、半導体集積回
路技術によって、互いに等しい不純物濃度にされたチャ
ンネル形成領域、及び互いに等しい材質、厚さとされた
ゲート絶縁膜を持つ。従って、一対のＭＯＳＦＥＴのし
きい値電圧差すなわちオフセット電圧ＶＯＦ１は、ｐ型
シリコンとｎ型シリコンのフエルミレベル差に等しくさ
れる。ｐ型シリコンとｎ型シリコンにおける導電決定不
純物がほゞ飽和濃度に等しいような高濃度にされること
によって、オフセット電圧ＶＯＦ１は、実質的にシリコ
ンのバンドギャップに等しいような値になる。

電圧比較回路ＣＬ１の非反転入力（＋）には、接地電位
（０ボルト）が与えられる。外部電源電圧供給端子Ｐ１
とその反転入力（−）との間には、ＭＯＳＦＥＴＱ１が
設けられている。このＭＯＳＦＥＴＱ１のゲートには、
上記電圧比較回路ＣＬ１の出力電圧が印加される。これ
により、上記反転入力（−）の電圧ＶＯＬ１を上記オフ
セット電圧ＶＯＦ１と等しくさせるように、ＭＯＳＦＥ
ＴＱ１のインピーダンスが制御される。その結果、上記
電圧ＶＯＬ１は、オフセット電圧ＶＯＦ１に従った定電
圧となる。この場合、上記オフセット電圧ＶＯＦ１が上
記のようにシリコンのバンドギャップにほゞ等しい値に
され、上記一対のＭＯＳＦＥＴのそれぞれのしきい値電
圧の比較的大きい絶対値ばらつきのような素子特性のば
らつきに実質的に影響されず、かつ、温度依存性を実質
的に持たない極めて安定した電圧（約１．１ボルト）で
あることより、上記電圧ＶＯＬ１も同様に極めて安定し
た定電圧となる。この定電圧ＶＯＬ１は、可変抵抗Ｒに
よって分圧される。可変抵抗Ｒを介して得られる分圧電
圧ＶＲは上記定電圧ＶＯＬ１の範囲内で任意のレベルに
設定され得る。

記号２で示されているのは、温度補償用レギレータであ
る。このレギレータ２は、特に制限されないが電圧比較
回路ＣＬ２と、可変インピーダンスとしての制御ＭＯＳ
ＦＥＴＱ２とにより構成されている。

この実施例に従うと、液晶表示装置に供給される駆動電
圧は、ＭＯＳＦＥＴのしきい値電圧対温度特性にもとづ
いて変化される。この場合、半導体集積回路装置として
構成されるＭＯＳＦＥＴのしきい値電圧が負の温度係数
を持つので、液晶表示装置に供給される駆動電圧は、動
作温度の上昇とともに減少される。すなわち、上記駆動
電圧は、温度の変化とともに適切例変化される。

上記電圧比較回路ＣＬ２は、液晶表示装置の温度補償の
ために、駆動すべき液晶の温度係数に見合った温度係数
にされたオフセット電圧ＶＯＦ２を持っている。

このオフセット電圧ＶＯＦ２は、ＭＯＳＦＥＴのしきい
値電圧を利用したレベルシフト回路等よって形成される
。

上記電圧比較回路ＣＬ２の非反転入力（＋）には上記レ
ベル設定用レギレータ１の出力電圧ＶＲが印加される。

制御ＭＯＳＦＥＴＱ２は、外部電源電圧供給端子Ｐ１と
その反転入力（−）との間に設けられ、そのゲートには
、電圧比較回路ＣＬ２の出力電圧が印加される。

これにより、ＭＯＳＦＥＴＱ２のインピーダンスが上記
レギレータ１のＭＯＳＦＥＴＱ１と同様に制御される結
果として、電圧比較回路ＣＬ２の反転入力（−）の電圧
ＶＣＬ２は、上記電圧ＶＲとオフセット電圧ＶＯＦ２と
を加算した電圧に等しい値になる。

温度補償用レギュレータ２の出力電圧、すなわち電圧Ｖ
ＯＬ２は記号３で示された昇圧回路に伝えられる。昇圧
回路３は、その詳細な回路構成の図示を省略するが、チ
ャージポンプ容量Ｃ１のような複数の容量、平滑容器Ｃ
ｎのような複数の容量及び複数のスイッチＭＯＳＦＥＴ
を備えている。

昇圧回路３は電圧ＶＯＬ２を入力電圧として、例えば上
述のような１／５バイアス電圧により液晶表示装置を駆
動することができるようにするために、この電圧ＶＯＬ
２と、その２倍，３倍，４倍及び５倍昇圧した値（２Ｖ
ないし５Ｖ（＝０））の各電圧を形成する。例えば、容
量Ｃ１は、定常的に繰り返えされる昇圧動作のうちの第
１期間においてスイッチＭＯＳＦＥＴを介してその一方
の端子に電圧ＶＯＬ２が供給され、その他方の端子に回
路の接地電圧が供給される。その結果、容量Ｃ１は電圧
ＶＯＬ２に充電される。昇圧動作の第２期間において容
量Ｃ１の他方の端子に電圧ＶＯＬ２が供給され、その結
果容量Ｃ１の一方の端子にほゞ２・ＶＯＬ２に昇圧され
た電圧が出力される。容量Ｃ１によって昇圧された電圧
２・ＶＯＬ２は、適当なスイッチＭＯＳＦＥＴを介して
平滑容量Ｃｎに供給される。このような昇圧動作の繰り
返えしによって、平滑容量Ｃｎの充電々圧は、電圧ＶＯ
Ｌ２に対してほゞ２倍の値に維持される。同様に、平滑
容量Ｏｎに得られる２倍昇圧電圧と入力電圧ＶＯＬ２を
利用する回路動作によって３倍昇圧電圧が得られ、２倍
昇圧電圧、３倍昇圧電圧を利用する回路動作によって４
倍、５倍昇圧電圧が得られる。特に制限されないが、昇
圧動作で必要とされる容量Ｃ１、Ｃｎのような容量は、
比較的大容量であることによって、半導体集積回路装置
の外付部品とされる。すなわち容量Ｃ１ないしＣｎは、
半導体集積回路装置の外部端子Ｐ４ないしＰ５に結合さ
れる。昇圧回路３を動作させるための適当なクロック信
号は、特に制限されないが、駆動回路４内の後述するよ
うな制御回路から出力される。

昇圧回路３の出力電圧は、駆動回路４に供給される。駆
動回路４は、その詳細を図示しないが、液晶表示装置５
によって表示させるべきデータが書き込まれるＲＡＭ（
ランダムアクセスメモリ）、上記ＲＡＭから出力される
データ信号を受けることによって適当なパターンデータ
を形成するＲＯＭ（リードオンリメモリ）からなるよう
なパターン発生回路、上記パターン発生回路の出力を保
持するラッチ回路もしくはレジスタ、上記ラッチ回路か
ら出力されるパターンデータ信号と適当なタイミング信
号とによって、液晶表示装置５のセグメント電極に供給
すべき電圧を選択する第１電圧選択回路、上記タイミン
グ信号と同期して液晶表示装置５の共通電極に供給すべ
き電圧を選択する第２電圧選択回路、及びこれらの回路
の動作を制御するための制御回路から構成される。駆動
回路４内のＲＡＭに書き込むべきデータは、外部端子Ｐ
７ないしＰ８を介して、図示しないマイクロコンピュー
タのような情報処理装置から供給される。

駆動回路４から出力される駆動信号は、外部端子Ｐ９な
いしＰ１０を介して液晶表示装置５に供給される。

この実施例に従うと、回路１ないし４が形成されたＣＭ
ＯＳ集積回路装置と、液晶表示装置５とは、例えば１つ
のケース内に配置され、同じ周囲温度のもとに置かれる
。回路１ないし４が形成されたＣＭＯＳ集積回路装置は
、それ自体よく知られているように著るしく小さい消費
電力特性を持ち、その動作状態における温度上昇は充分
に小さい。ＣＭＯＳ集積回路装置の温度上昇が充分に小
さいことによって、温度補償用レギュレータ２内に設け
られる温度補償用ＭＯＳＦＥＴは、その動作温度が、液
晶表示装置５のそれと実質的に等しいような値にされる
。温度補償ＭＯＳＦＥＴに、周囲温度の変化と実質的に
等しい大きい温度変化を与えることができるので、温度
補償用レギュレータ２から適切な温度係数の電圧を出力
させることができる。

上記構成に従うと、電圧ＶＣＬ２の温度係数を不 所望に変化させることなく、この電圧ＶＣＬ２のレベル
調整を電圧ＶＲの調整によって行なうことができる。従
って、駆動すべき液晶表示装置の特性及び製造ばらつき
に見合ったレベル調整及び温度補償を実現することがで
きる。

そして、この実施例のように昇圧回路を用いた場合には
各バイアス電圧Ｖないし５Ｖ間でも、その相対的レベル
調整及び温度補償が自動的に行なえるという利点を有す
る。

第６図には、上記レギレータ１，２の具体的一実施例回
路が示されている。

この実施例におけるＭＯＳＦＥＴＱ１ないしＱ２３は、
前記のように、公知の相補型ＭＯＳ集積回路技術によっ
て、第５図の回路３及び４を構成するＭＯＳＦＥＴとと
もに１個の半導体基板上に形成される。

レベル設定用レギレータ１の電圧比較回路ＣＬ１は、イ
カの各回路素子によって構成されている。

ｐチャンネル作動ＭＯＳＦＥＴＱ３，Ｑ４は、シリコン
バンドギャップに実質的に等しい値のしきい値電圧差、
すなわちオフセット電圧ＶＯＦ１を持つように構成され
る。そのため、ＭＯＳＦＥＴＱ３は、そのゲート電極が
ｐ型不純物を１０１６ｃｍ−３以上のような高濃度で含
むポリシリコン層から構成され、ＭＯＳＦＥＴＱ４は、
そのゲート電極がｎ型不純物を同様に１０１８ｃｍ−３
以上のような高濃度で含むポリシリコン層から構成され
ている。これに応じてＭＯＳＦＥＴＱ３，Ｑ４のＩＤ−
ＩＧ特性は第７図に示すように一定の差を持つものであ
る。この差はオフセット電圧ＶＯＦ１と等しい。

上記差動ＭＯＳＦＥＴＱ３，Ｑ４のドレインには、電流
ミラー回路を構成するｎチャンネルＭＯＳＦＥＴＱ５，
Ｑ６が負荷として設けられている。

上記差動ＭＯＳＦＥＴＱ３，Ｑ４の共通ソース側には、
低電流源としてのｐチャンネルＭＯＳＦＥＴＱ７が設け
られている。

また、ＭＯＳＦＥＴＱ８ないしＱ１１は、定電流バイア
ス回路を構成している。上記ＭＯＳＦＥＴＱ７と、後述
するＭＯＳＦＥＴＱ１２とは、この定電流バイアス回路
によって定電流動作にさせられる。

上記構成の電圧比較回路ＣＬ１には、外部電源電圧端子
Ｐ１から電源電圧が供給される。

上記電圧比較回路ＣＬ１の非反転入力（＋）であるＭＯ
ＳＦＥＴＱ３のゲートは接地されている。

反転入力（−）であるＭＯＳＦＥＴＱ４のゲートと、上
記電源供給端子Ｐ１との間にはＭＯＳＦＥＴＱ１が設け
られている。このＭＯＳＦＥＴＱ１のゲートには、上記
電圧比較回路ＣＬ１の出力電圧が印加される。定電流Ｍ
ＯＳＦＥＴＱ１２は、上記ＭＯＳＦＥＴＱ１に適当なバ
イアス電流を流すために設けられている。

この実施例では、特に制限されないが、ＩＣの外部端子
の不所望な増加を防ぐため、レベル設定のための分圧回
路は、内部に設けられた固定抵抗Ｒ１と、外部端子Ｐ２
を介して外部に設けられた可変抵抗Ｒ２とにより構成さ
れている。分圧電圧ＶＲのレベル調整は、この可変抵抗
Ｒ２の調整により簡単に行なえるようになっている。

一方、温度補償用レギレータ２の電圧比較回路ＣＬ２は
、次の相違点を除き、上記電圧比較回路ＣＬ１と同様で
ある。

差動ＭＯＳＦＥＴＱ１３とＱ１４は、特に制限されない
が、上記分圧電圧Ｖ１のレベル設定範囲との関係から、
具体的には出力電圧ＶＯＬ２の電圧値を−１．２〜−１
．５ボルトのような範囲にわたって調整可能とするため
、次のようなオフセット電圧ＶＯＦ′を得るためのしき
い値電圧差を持つようにされる。

すなわち、ＭＯＳＦＥＴＱ１３は、そのゲート電極がＭ
ＯＳＦＥＴＱ４のそれと同様にｎ型不純物を高濃度で含
むポリシリコン層から構成され、ＭＯＳＦＥＴ１４は、
そのゲート電極が真性の、すなわち導電型決定不純物を
実質的に含まないポリシリコン層から構成される。この
場合、ＭＯＳＦＥＴＱ１４のＩＤ−ＩＧ特性は、第６図
に点線で示すようになる。

したがって、両者の差（約０．４８ボルト）がオフセッ
ト電圧ＶＯＦ２′としてあらわれる。

反転入力側のＭＯＳＦＥＴＱ１４には、ダイオード形態
のすなわちゲートとドレインが共通結合されたＭＯＳＦ
ＥＴＱ２３によるレベルシフト回路が設けられている。

このＭＯＳＦＥＴＱ２３のしきい値電圧ＶｔｈＮに所定
の負の温度係数を持たせるため、このＭＯＳＦＥＴＱ２
３には定電流ＭＯＳＦＥＴＱ２３により、適当な値のバ
イアス電流（約１０ｎＡ程度）が流される。上記ＭＯＳ
ＦＥＴＱ２３のしきい値電圧ＶｔｈＮは、例えば０．４
５ボルト程度とされる。これにより、電圧比較回路ＣＬ
２は、実質的に約０．９３ボルト程度のオフセット電圧
ＶＯＦ２を持つ。

電圧比較回路ＣＬ２がこのように約０．９３ボルト程度
のオフセット電圧を持つので、出力電圧ＶＯＬ２の電圧
範囲を−１．２〜１．５ボルト程度とするためには、電
圧ＶＲを−０．３〜０．８ボルトの範囲で変化させれば
よい。この電圧ＶＲは、上記定電圧ＶＯＬ１（約１．１
ボルト）を分圧することによって充分に得ることができ
る。出力電圧ＶＯＬ２には、ＭＯＳＦＥＴＱ２３のしき
い値電流ＶｔｈＮに負の温度係数に一致するような温度
係数が与えられる。

これにより、出力電圧ＶＯＬ２に対して上述のように０
℃から２５℃の温度変化に対して、−７０ｍＶ（ミリボ
ルト）のような適切な電圧変化を設定することができる
。

この発明は、前記実施例に限定されない。

例えば、竃圧比較回路ＣＬ２に適当な温度係数のオフセ
ット電圧を与えるために、必要ならば、上記分圧電圧Ｖ
Ｒを上述のようなレベルシフト回路を通してＭＯＳＦＥ
ＴＱ１３のゲートに入カするようにしてもよい。

また、この電圧比較回路ＣＬ２にオフセット電圧ＶＯＦ
２を与えるための構成は、得るべき出力電圧ＶＯＬ２に
応じて、種々の実施形態を採ることができる。例えば、
上述のように１．２〜１．５ボルト程度の範囲の電圧を
得るときには、ＭＯＳＦＥＴＱ２３のゲート絶縁膜の膜
厚，膜質及びチャンネル長等により、そのしきい値電圧
Ｖｔｈのみで、上述のような電圧（０．９ボルト程度）
を形成するものとしてもよい。

さらに、使用するＭＯＳＦＥＴの導電型は、必要とされ
る電圧の極性に応じて、種々の組み合せとするものであ
ってもよい。

第６図に示されたようなＭＯＳＦＥＴＱ１７、Ｑ２２は
、ＭＯＳＦＥＴＱ８ないしＱ１１からなるバイアス回路
によってバイアスされても良い。この場合、ＭＯＳＦＥ
ＴＱ１５ないしＱ２１からなるバイアス回路は省略する
ことができる。

第５図に示されたレギュレータ１は、それ自体正確であ
りかつ温度変動によっても実質的にレベル変化しないよ
うな出力電圧を形成できるものであれば良く、第６図に
示されたような具体的回路に限定されない。レギュレー
タ１から出力される電圧は、そのレベルがＭＯＳＦＥＴ
Ｑ３とＱ４のゲート電極としてのシリコン層のフエルミ
レベルの差によって決定される代りに、互いに異なる金
属材料から構成されたところのゲート電極における仕事
函数差によって決定されても良い。

電圧ＶＲのレベルを決めるための回路は、第５図及ひ第
６図に示されたような可変抵抗のみに限定されない。第
８図には、電圧ＶＲのレベルを変更させるための他の回
路が示されている。抵抗Ｒ３１ないしＲ３３は、それぞ
れにおける抵抗値に適当な重みがつけられている。これ
らの抵抗Ｒ３１ないしＲ３３は、ＭＯＳＦＥＴＱ３０な
いしＱ３２がカウンタ６の出力によってオン状態にされ
ると、抵抗Ｒ２に実質的に並列接続される。外部端子Ｐ
９は、スイッチＫＳがオン状態にされていないとき、プ
ルアップ抵抗Ｒ４によって負電位（論理“０”）に維持
される。従って、ゲート回路Ｇは閉じられており、カウ
ンタ６の内容は、以前の状態に保持される。スイッチＫ
Ｓが閉じられると、これに応じて外部端子Ｐ９が論埋“
１”にされるのでゲート回路Ｇが開かれ、クロック信号
φがカウンタ６に供給される。その結果、カウンタ６の
内容が更新される。ＭＯＳＦＥＴＱ３０ないしＱ３２の
オン、オフ状態は、カウンタ６の内容の変化に応じて制
御される。その結果、電圧ＶＲのレベルが変化される。

【図面の簡単な説明】

第１図は、ドットマトリクス構成の液晶表示装置の構成
図、 第２図は、液晶表示装置に加えられる駆動電圧の波形図
、 第３図，第４図は、それぞれ液晶表示装置の特性曲線図
、 第５図は、この発明の一実施例を示すブロック図、 第６図は、その具体的一実施例回路図、第７図は、その
電圧比較回路に用いられる差動ＭＯＳＦＥＴのＩＤ−Ｖ
Ｇ特性図、 第８図は電圧調整回路の回路図である。 １・・・レベル設定用レギレータ、イ・・・温度補償用
レギレータ、３・・・昇圧回路。 代理人　弁理士　河　川　利　幸

Claims (6)

【特許請求の範囲】
1. １．ゲート電極材料の仕事函数が互いに異なるようにさ
   れた第１、第２のＭＯＳＦＥＴを含み上記第１、第２Ｍ
   ＯＳＦＥＴを利用することによって上記第１と第２のＭ
   ＯＳＦＥＴのゲート電極の仕事函数差に基づいた電圧を
   発生する第１電圧発生回路と、駆動すべき液晶表示装置
   の温度特性に見合った温度特性を有する実質的なオフセ
   ット電圧を入力端子と出力端子との間に有し上記第１電
   圧発生回路の出力電圧が上記入力端子に供給される第２
   電圧発生回路とを備えてなり、上記第２電圧発生回路か
   ら出力電圧を得るものとしたことを特徴とする液晶表示
   装置用電源電圧発生回路。
2. ２．上記出力電圧及びそのｎ倍された多値レベル電圧に
   より液晶表示装置が駆動されるものであることを特徴と
   する特許請求の範囲第１項に記載の液晶表示装置用電源
   電圧発生回路。
3. ３．上記第２電圧発生回路の入力端子に加えられる電圧
   は、電圧レベル変更回路によってそのレベルが設定され
   てなることを特徴とする特許請求の範囲第１項に記載の
   液晶表示装置用電圧発生回路。
4. ４．上記電圧レベル変更回路は、分圧回路から構成され
   かつ上記第１電圧発生回路の出力電圧を受けることによ
   って上記第２電圧発生回路に供給すべき電圧を出力する
   ように構成されてなることを特徴とする特許請求の範囲
   第３項に記載の液晶表示装置用電源電圧発生回路。
5. ５．上記分圧回路は、その全部又は１部が外付可変抵抗
   で構成されるものであることを特徴とする特許請求の範
   囲第４項に記載の液晶表示装置用電源電圧発生回路。
6. ６．上記第２電圧発生回路は、ゲートとドレインが結合
   されたレベルシフトＭＯＳＦＥＴを備え、上記オフセッ
   ト電圧は少なくともその一部が上記レベルシフトＭＯＳ
   ＦＥＴのしきい値電圧を含むものであることを特徴とす
   る特許請求の範囲第１ないし第５項のうちの一つに記載
   の液晶表示装置用電源電圧発生回路。