JPS5919372A - 集積光感応ｍｏｓ半導体回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は一般に半導体集積回路に関し、特に集積化光
感応素子を有したＭＯ８回路に関する。

赤外線感応素子は、例えば地表の多重スペクトルによる
マツピングのような遠隔にある物体の形状や特徴を検出
するのに特に有効であるととがわかっている。このよう
な応用例は通常光単機器の焦点面に配置されたディスク
リートな光感応素子のアレイを必要とする。現在よシ高
い分解能の画像を得るだめの努力が成されておシ、この
結果焦点面によシ多くの光感応素子を配置する要望がお
る。これは得られる分解能の能力がアレイの素子数に比
例するためである。

図示手段として、現在研究中のアレイ１０００乃至１０
、り００の素子が線形に配列されている。このようなよ
シ高い分解能の要望は光感応素子のサイズを小さくする
ことによってのみ可能となる。

これは光学的な面から考えると焦点面の領域を狭めるこ
とになるからである。

焦点面のアレイによって発生した信号の流れから、よく
わかる画像データを発生するには、少くとも２つのリー
ド線を使って、各光感応素子とノリアンプ又は他の信号
処理段とを相互接続する必要がある。一般に焦点面アレ
イにおける素子は１対のディスクリートな金属接点で形
成される。１対の微細な金線が６対の接点と対応する信
号処理段とを相互接続するリード線として使われる。こ
の接点とリード線の存在によシ、入手可能な光感応素子
によって得られるサイズの減少の程度の上限が決定され
てしまう。

相互接続するリード線自身の絶対数により重大な製造お
よび信頼性の問題を呈示し、光感応素子の低温冷却器に
も、焦点面領域が適合しなければならない場合には悪化
する。現在入手可能なモノリンツク不純物シリコン赤外
線検出器およびＣＣＤ　（ｃｈａｒｇｅ　ｃｏｕｐｌｅ
ｄ　ｄｅｖｉｃｅ）は相互接線が不要であるが、このよ
うな装置は太陽光線の反射により照射された物体の遠隔
検出には適していない。個数ならば、入手可能な不純物
シリコンは１．６５　および２．３□□の間の赤外線放
μｍ 射に応答せず、それゆえ１つの電磁窓内のスペクトルの
一部にのみ応答する１つ 第１図は仁の発明を具現化するために半導体基板上に製
造した、一部を仕上げたモノリシック装置１０を示す。

この装置は光感応素子に集積されて相互接続されたＭＯ
Ｓ　（Ｍｅｔａｌ　Ｏｘｉｄｅａｅｍｉｃｏｎｄｕｃｔ
ｏｒ）能動素子を有した電子回路を有している。この能
動素子はＦＥＴ　（電界効果トランジスタ）Ｔ１を有し
ている。このＩｉ’ＥＴ　Ｔｉは３つの接触した電極を
有しこのうち２つの電極、すなわちンースＳとドレイン
ＤはゲートＧをはさんで対称的に配列されている。エツ
チングされた片２０，２２，２４，２６．２８および３
０が金属層を形成し、種々の回路素子を能動素子と相互
接続する。この装置１０の一例としての回路構成は第２
図に概略示したソースフォロワ構成１２のトランジスタ
ＴＬを有している。このような構成は光感応素子からの
データの流れに対してプリアンプ段を提供する。ドレイ
ンメタライズに電気的に接続される保護ケースに基板を
はんだ付けするような技術によシトレイン領域のメタラ
イズに対して前記基板がシ膳−トされる。回路抵抗ＲＤ
、Ｒ少よびＲ，は種々の対のメタライズ片をブリッジす
る低導電抵抗材料のディスクリートなアイランドによシ
形成される。

この抵抗性材料、鉛カルコダニドは光感応性がある。前
記アイランドのうち、ＲＤはこの回路において光感応素
子として使用される。

メタライズ片２θは一端がソース領域と電気的に接触し
、他端が端子・（ラド３２を形成している。この端子パ
ッドに電気リード線を接続することができる。メタライ
ズ片２２は一端がドレイン領域と電気的に接触し、他端
が端子パッド３４を形成している。メタライズ片２２の
中間セグメントは抵抗Ｒ８を形成する材料の層の一部９
一 方側とオーム接触し、さらにこの層で覆われている。

メタライズ片２４の一端は抵抗Ｒ８の他端側とオーム接
触し、この抵抗Ｒ８によ多部分的に覆われており、片２
４の他端は端子・臂ツド３６を形成している。メタライ
ズ片２６は３つの端子を有している。一方の端子はνチ
ャンネルエンハンスメントのｆｆ−）領域を覆って供給
し、もう一方の端子は抵抗ＲＬを形成する材料層の一方
側とオーム接触し、かつこの層によって一部が覆われ、
第３の端子は端子パッド３８を形成する。

片２６の中間セグメントは光感応素子ＲＤを形成する光
射性材料層によシ覆われている。メタライズ片２６は効
果的に抵抗ＲＬと光感応素子ＲＤによシノードを形成す
る。

抵抗ＲＬと光感応素子ＲＤはダート電極における分圧器
として作用する。メタライズ片２８は一端が端子・臂、
ド４０を形成し、他端が素子ＲＤの他端とオーム接触し
、かつこの素子により榎われている。メタライズ片３０
は一端が片２６の反対側の抵抗ＲＬの側部で覆われてい
る。前記片３０の他端は端子パッド４２を形成している
。

装置１０の構造は、第３図に示す３乃至５オーム／ｃｒ
ｎの抵抗率を有したシリコン１１ノのような半導体材料
の基板５０上に製造される、このウェハはわずかにりん
でドーピングされｎ型導電性を呈示する。シリコンダイ
オキサイド５２の絶縁層は、第３６図に示すように、表
面上に蒸気と酸素を通すことによシ一方の表面５１上に
形成され、他方前記ウェノ・は略　１０００℃の温度に
保たれる。このシリコンダイオキサイド層は負性のホト
レジストでコーティングされ、１対の間隔のあけられた
窓５４．５６を定義するイメージを有したマスクがシリ
コンダイオキサイド層に対して露出している。このホト
レジストは窓５４．５６領域中のシリコンダイオキサイ
ド絶縁層を低温のポストベーク（ｐｏｓｔ−ｂａｋｅ）
に露出し、このホトレジストを強化するように作られる
。この窓領域内のシリコンダイオキサイドはフッ化水素
酸エツチング溶液に浸すことによ如除去される。このホ
トレジストは熱したクロム酸によりｔｉがされ、ウェハ
が清浄される。

次にウェハは窓５４および５６を介して熱拡散によりド
ーピングされＰ型溝電性のソースＳ１およびドレインＤ
領域を形成する。このドレイン領域はＭ２Ｏ図に示すよ
うに表面５１から下方に延在している。

シリコンダイオキサイド絶縁層５２が除去され、表面が
第３ｄ図に示すように清浄される。

モラ一方のシリコンダイオキサイド層５８は第３ｅ図に
示すように、表面を再度熱酸化させることによシ制御さ
れた厚みに堆積される。窓６０゜６２はホトリソグラフ
によ＃）第３ｆ図に示すようにソースおよびドレイン領
域を部分的に露出するように窓５４．５６と同様にして
シリコンダイオキサイド層５８にエツチングされる。こ
のエツチング工程によりシリコンダイオキサイドの絶縁
片６４が残る。この片６４はダート領域とソースおよび
ドレイン領域の結合部を完全に祖う。

第３ｆ図に示すウェハが洗われ乾燥した後、クローム−
金をサンドイッチしたメタライズがウェハに堆積される
。第３ｇ図に示すように、薄層のクロム７０が初めにシ
リコンオキサイド層表面に堆積され、ソースおよびドレ
イン領域の表面領域が約１００オングストロームの深さ
迄露出される。従って金層７４はおよそ４０００オング
ストロームのクロム層の深さ迄クロム層上に堆積される
。メタライズは２つの工程でエツチングされ、ディスク
リートはメタライズ片２０．２２，２４，２６．２８お
よび３０を定義する。この金層はホトリソグラフにより
第１工程においてヨウ化カリウムによりエツチングされ
る。第２工程ではクロム層がホトリソグラフによりグリ
セリンと塩酸の混合物によシエッチングされる。これら
の両エッチング工程を完了後、メタライズステップ２０
．２２および２４がギャッｆ７．６．７８によシミ気的
に絶縁される。これらのギャップはダートシリコンダイ
オキサイド層の表面にメタライズを介してエツチングさ
れる。

メタライズ片２０．２２はシリコンダイオキサイド層５
８内の窓６０．６２を横切って延在し、前記窓によって
露出したソースおよびドレインの各領域とオーム接触す
る。

前記クローム−金メタライズ片は、、　ＭＯ８能動素子
Ｔ１と鉛カルコダニド光感応素子ＲＤと化学的および電
気的に互換性のある電極構造を提供し、これによりリー
ド線を用いて前記能動素子と光感応素子とを相互接続す
る必要を無くしている。第４ａ図に示すようにウェハの
メタライズのホトリソグラフによる描写を終了後、回路
抵抗ＲＬ、Ｒｓが化学的堆積方法により回路に追加され
る。

このウェハのベース表面８０は、キレいな、乾いたガラ
ススライド上に取付けられる。このガラススライドは固
着材（例えばクリスタル♂ンド５０９）を有しておｐｌ
この固着材は高濃度のアルカリ溶液による腐食に対して
不浸適性を有する。液体鉛チオ尿素合成組成物がペース
の触媒作用により分解され、デポジション溶液を作る。

このデポジション溶液への侵入の直前で３０乃至５０オ
ングストロ一ム単位の厚みの露出したシリコンオキサイ
ド層５８が水３に対して濃縮フッ化水素酸の溶液に数秒
間ウェハを侵すことによシ除去し、金のメタライズをき
れいにすると共に能動素子構造を損傷することなく核と
なる新しいシリコンダイオキサイド表面を作る。前記ス
ライドが取付けられたウェハは次にデポジション溶液中
に浸して保持され、鉛硫化物の鏡のようなフィルムの第
１の外皮が、固着剤で覆われていない全表面（メタライ
ズ片およびメタライズ片間に露出したシリコンダイオキ
サイド絶縁層５２．の表面７２）に堆積される。

前記ウェハは次に溶液から出され、水で完全に洗い落し
、乾かされる。引き続きこれらの侵し、洗滌し、乾かす
ステップを繰返すことにより鉛硫化物が堆積され、この
ウェノ・はガラススライドから除去され、固着剤の線描
がすべてウェハから除去される。このメタライズ片の全
体的な様相はいくつかの鉛硫化物外皮の透明層を介して
明瞭に現われる。従って鉛硫化物の輪郭描写マスクと現
行回路・！ターンとの目合せを容易にする。

光感応素子ＲＤと回路抵抗ＲＬ＋Ｒ８はホトリソグラフ
による輪郭描写工程により多重外皮鉛硫化物層からエツ
チングされる。正のホトレジスト層が鉛硫化物層上に作
られ相対湿度が制御された環境の中で空気乾燥される。

クロムマスクはＲＤ　、　ＲＬおよびＲＢのパターンを
定義し、ウェハの可視可能な輪郭と目合わせされ、マス
クを介してフォトレジストが露出される。この結果ノｆ
ターンが作られ、不要なフォトレジストが除去される。

フォトレジストによシ覆われていない鉛硫化物はいくつ
かの異るエツチング処理によシ除去される。このような
手続において、前記ウェハは２５’Ｃ乃至３０’Ｃで保
温された新しい濃縮塩酸に短時間侵され、上記と同温で
保温された水で洗滌され不活性ガスで吹き付は乾燥し、
ＲＤ、ＲＬおよびＲｓのマイランドの鉛硫化物ノ９ター
ンのアンダカットの検査を行う。過度の鉛硫化物が・ぐ
ターン外に残っている場合には、塩酸中に前記ウェハを
短時間侵すことによシ、前記エツチング工程が繰返され
る。不要な鉛硫化物のほとんどが除去されると、このウ
ェハはアセトン中に侵され、ＲＤＩＲＬおよびＲ８のパ
ターンを覆うフォトレジストを除去する。

第１図および第４ｂ図に示すように、得られたウェハは
３つの鉛硫化物の明瞭に定義されたアイランドＲＤ　ｒ
　ＲＬおよびＲ８を有する。光感応素子ＲＤの下部対向
側はメタライズ片２６の中心部とメタライズ片２８の一
端を部分的に覆いかっオーム接触する。抵抗Ｒ８の反対
側はメタライズ片２２の中心部とメタライズ片２４の一
端を部分的に覆いかつオーム接触する。同様に、抵抗Ｒ
Ｌの反対側はメタライズ片２６および３００対向端を部
分的に覆いかつオーム接触する。光感応素子Ｒ，は短時
間熱し、酸素にさらすととにより赤外線放射に感応する
ことができる。従ってウェハの全表面（鉛硫化物素子Ｒ
Ｄ、ＲＬおよびＲ８、覆われていないメタライズ片、お
よび露出したシリコンダイオキサイド層５８）が、第３
ｈおよび第４Ｃ図に示すようにシリコンダイオキサイド
の電気絶縁ノ９ッシベーション層９０で覆う。

鉛カルコｒニドは光特に中間付近の赤外線スペクトルで
照明されると抵抗が変化する。この装置が赤外線に当て
られたときに抵抗ＲＬおよびＲｓＯ値の変化を防止する
ために、アルンニウムのような透明材料層をパ、シベー
ション層９０の表面に堆積する。この層は次にホトリソ
グラフによシエッチングされ２つの透明層の領域８６．
８８を残して全ての透明層を除去する。これらの２つの
透明層は抵抗ＲＬ　（第４ｃ図）および抵抗Ｒ８を覆う
だめのもので、第５図の右上から左下にかけて斜線の断
面ハツチングで示されている。

次に第５図に示すように方形の断面ハツチングで示され
た窓が左上から右下に延在しパッジベージ、ン層９０に
エツチングされ端子・ヤツド領域３２，３４，３６．３
Ｂ、４０．４２を露出し外部電気リード線（図示せず）
と接続されも第２図に示すように、端子ｉ４ッド４０，
４２に接続されたバッテリｖｂは抵抗ＲＬと光感応素子
ＲＤによって形成された分圧段の両端に電圧を供給しト
ランジスタのダート電極を、オン状態とするようにバイ
アスをかける。素子ＲＤが赤外線照射されるとＲＤの抵
抗値が下がυドレインおよびソース端子３４．３２間の
電圧が減少する。

ドレイン端子にかかる電圧Ｖ。は次式に従って素子ＲＤ
によシ供給される抵抗と相関する。

但しＧＦｇＴはトランジスタのダインを表わし約０．９
の値である。それゆえ■。の値は素子ＲＤが照射された
量を示し、手の込んだリード線によってもたらされる疑
似インビーダースにより、影響されることはない。

開示した発明はＭＯ８回路にモノリシックに集積した赤
外線感応素子を有し、率−のフォトディテクタおよび信
号処理装置を供給する。この装置は検出素子によって発
生されたデータの流れに対するソースプリアンプのよう
な回路を備えるように簡単に製造することができる。光
感応素子と能動素子との間に相互リード線が全くないこ
とから各回路に要求される空間を効果的に減少し、この
装置の製造を容易にすることができる。従ってサイズが
減少しより高密度の装置を焦点面に製造することができ
、焦点面像の分’Ｍ　ＮＱを高めたデータストリームを
発生することができる。

この回路構成は特定の応用例に変更することができる。

ＲＤよりＲＬを光感応素子として使うことができる。こ
れはＲＬのかわｐにＲＤを透明層で覆うだけで良い・他
の鉛カルコグニド材料、例えは錯化セレンや錯化テルル
を鉛硫化物のかわυに用いて光感応素子と抵抗を作るこ
ともで′＃ムこの能動素子はさらにＰ型溝電性を有する
基板から作ることもできる。この回路はｐ又はｎチャン
ネルディプレッション又はｐ又はｎチャンネルエンハン
スメントを有した能動素子で作ることができる。さらに
複雑な回路や能動鉛カルコグニド光感応素子を他の能動
素子と共にモノリシックに、開示した原理に基づいて、
より複雑な回路に集積することができる。文具なる２要
素又は３要素鉛カルコグニドから成る２つ以上の光感応
検出素子を有した回路で作シ、特殊な応用例に対して作
られたスペクトル応答を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す上面図；第２図は第
１図に示す電気回路の概略図；第３ａ図乃至第３ｈ図は
種々の製造工程における第５図の実施例の構成要素を示
すＪＪ５図のライン■−■からみた断面図； 第４・図乃至第４海種々の製造工程における第１図およ
び第３図の実施例の光感応素子を示す第５図のライン■
−■からみた断面図；お２１− よび 第５図はモノリシック集積回路における第１図の実施例
を示す上面図である。 １０・・・モノリシック装置、ＴＩ・・・ＦＥＴ。 ２０．２２，２４，２６．２８．３０・・・エツチング
処理された片、１２・・・ソースフォロワ構成、２０．
２２，２４，２６．２８．３０・・・メタライズ片、３
２，３４，３６．３８．４０・・・端子パッド、ＲＤ・
・・光感応素子、５２・・・シリコンダイオキサイド絶
縁層、５０・・・基板、１１ノ・・・シリコン、５４．
５６・・・窓、７０・・・クロム、７４・・・金層、８
６．８８・・・透明層領域、９０・・・パッジページ目
ン層〇 出願人代理人　　弁理士　鈴　江　武　彦２２−

Claims (1)

1. 【特許請求の範囲】 １、第１の導電型の不純物を含む半導体材料の基板と； 前記基板の一方の表面上に形成された前記半導体材料の
   酸化絶縁層と； 前記絶縁層上に堆積された複数の電導体と；および 前記少くとも１つの電導体のセクションとオー、ム接触
   して前記酸化層上に堆積された鉛カルコグニドのアイラ
   ンドとで構成されることを特徴とする光感応装置。 ２、前記表面から前記基板に延在する第２の反対の導電
   型の分離された複数の第１の領域と；１対の前記領域の
   中央部の前記基板の領域の両端に延在する前記アイラン
   ドとオーム接触した前記１つの電導体とをさらに有した
   ことを特徴とする特許請求の範囲第１項記載の装置。 １− ３、前記表面から前記基板に延在する第２の反対の導電
   型の分離された複数の領域と；前記領域に露出する同等
   の複数の別個の開口を定義する酸化絶縁層と； １対の前記領域の中央部の前記酸化絶縁層領域の両端に
   延在する前記アイランドとオーム接触した１つの前記電
   導体とをさらに有したことを特徴とする特許請求の範囲
   第１項記載の装置。 ４、前記表面から前記基板に延在した第２の異る導電型
   の分離した複数の領域と； 前記領域に露出する同等の複数の別個の開口を定義する
   前記酸化絶縁層と； 前記開口の１つを介して前記１の領域とオーム接触する
   １つの電導体とを更に有したことを特徴とする特許請求
   の範囲第１項記載の装置。 ５、前記半導体材料はシリコンから成ることを特徴とす
   る特許請求の範囲第１項記載の装置。 ６　前記鉛カルコダニドは鉛硫化物、鉛セレン化物、鉛
   テルル化物およびそれらの混合物から成るグループから
   選択されることを特徴とする特許 る特許請求の範囲第５項記載の装置。 ７．　前記電導体は前記酸化層に堆積したクロム層と、
   前記クロム層に堆積した金層から成ることを特徴とする
   特許請求の範囲第６項記載の装置。 ８　第１導電型の不純物を含む半導体材料の基板と； 第２の反対の導電型の不純物を含み、前記基板表面から
   内方向に形成された１対の分離領域と； 前記領域に分離された開口を定義する、前記表面の前記
   半導体材料の酸化絶縁層と；第１の前記導体は前記領域
   の中間の基板領域に堆積した酸化層の一部に堆積する一
   端を有し、他の導体は前記開口を介して前記領域と電気
   接触を行う、前記酸化層に配置された間隔をあけて設け
   られた複数の電気導体と：および前記酸化層に堆積し、
   前記電気導体の一部とオーム接触する鉛カルコグニドの
   アイランドとで構成されることを特徴とする光感応装置
   。 ９、前記鉛カルコダニドのアイランドは前記第１の電気
   導体の一部とオーム接触することを特徴とする特許請求
   の範囲第８項記載の装置。 １０　　前記鉛カルコグニドは更に前記他の１の電気導
   体の一部とオーム接触することを特徴とする特許請求の
   範囲９項記載の装；置。 １１、前記半導体材料はシリコンで構成されることを特
   徴とする特許請求の範囲第８項記載の装置。 １２、前記鉛カルコｒニドは鉛硫化物、鉛セレン化物、
   鉛テルル化物およびそれらの混合物から成るグループか
   ら選択されることを特徴とする特許請求の範囲第３項お
   よび第１１項記載の装置。 １３、前記電気導体は前記酸化層に堆積したクロム層と
   、前記クロム層に堆積した金層から成ることを特徴とす
   る特許請求の範囲第１２項記載の装置。 １４、第１の導電型の不純物を含む半導体シリコンの基
   板と； 第２の反対の導電型の不純物を含み前記基板表面から内
   方向に延在し、前記第１の導電型のダート領域によって
   分離されたシリコン半導体基板と； 前記ダート領域において前記表面を覆う前記シリコンダ
   イオキサイドの片によって分離された別個の開口を定義
   する前記表面上に堆積されたシリコンダイオキサイド層
   ト； 前記シリコンダイオキサイド層上に間隔を設けて堆積さ
   れ、第１の電導体が前記開口の１つを介して前記ソース
   領域と電気接触し、第２の電導体が、他の開口を介して
   前記ドレイン領域と電気接触し、第３の電導体が前記シ
   リコンダイオキサイドの片を横切る複数の電導体と；前
   記第３の電導体と前記他の複数の電導体の１つとオーム
   接触して前記シリコンダイオキサイド層に堆積され赤外
   線に感応する鉛カルコグニドの第１のアイランドと； 前記第３の電導体と前記他の複数の電導体のもう１つの
   電導体とオーム接触して、前記シリコンダイオキサイド
   層上に堆積された鉛カルコｒニドの第２のアイランドと
   ； 前記第２のアイランドを覆う前記赤外線放射を通過させ
   る材料から成る層とで構成されるととを特徴とする光感
   応装置。