JPS5919414A - デイジタル形位相検波器 - Google Patents
デイジタル形位相検波器Info
- Publication number
- JPS5919414A JPS5919414A JP12860182A JP12860182A JPS5919414A JP S5919414 A JPS5919414 A JP S5919414A JP 12860182 A JP12860182 A JP 12860182A JP 12860182 A JP12860182 A JP 12860182A JP S5919414 A JPS5919414 A JP S5919414A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- phase
- squelch
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/344—Muting responsive to the amount of noise (noise squelch)
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、スケルチ動作速度の向上改善を期するよう
にしたディジタル形位相検波器に関する。
にしたディジタル形位相検波器に関する。
従来のスケルチ付きディジタル形位相検波器の一例を第
１図に示す。この第１図において、位相変調を受けた信
号入力は信号入力端子１ノに供給され、基準位相信号は
基準入力端子１２に供給される。信号入力および基準位
相信号はそれぞれ波形成形器１３−１および１３−２で
ディジタル信号レベルに変換されて、ＪＫフリッゾ・フ
ロップ７４−１．１４−Ｊ（以下、ＦＦという）によ多
構成されるディジタル形位相比較器１４に供給される。
１図に示す。この第１図において、位相変調を受けた信
号入力は信号入力端子１ノに供給され、基準位相信号は
基準入力端子１２に供給される。信号入力および基準位
相信号はそれぞれ波形成形器１３−１および１３−２で
ディジタル信号レベルに変換されて、ＪＫフリッゾ・フ
ロップ７４−１．１４−Ｊ（以下、ＦＦという）によ多
構成されるディジタル形位相比較器１４に供給される。
ディジタル形位相比較器としてはいろいろな形式のもの
があるが、ここでは動作を説明する上で上述のように、
２つのＦＦＩ ４−１．１４−２による方法を示す。第
１ＯＦＦ１４−１と第２ＯＦＦ１４−２において、Ｊｌ
およびＪ２の各Ｊ端子は電源電圧（５ｖ）を印加してお
き、Ｋ１とに２の各に端子はＯｖとしておく（添字の１
．２はＦＦ１４−１．１４−２に対応する。以下同じ）
。
があるが、ここでは動作を説明する上で上述のように、
２つのＦＦＩ ４−１．１４−２による方法を示す。第
１ＯＦＦ１４−１と第２ＯＦＦ１４−２において、Ｊｌ
およびＪ２の各Ｊ端子は電源電圧（５ｖ）を印加してお
き、Ｋ１とに２の各に端子はＯｖとしておく（添字の１
．２はＦＦ１４−１．１４−２に対応する。以下同じ）
。
信号入力の波形成形器１３−１の出力は、第１のＦＦ１
４−Ｊのクロック入力端子ＣＰＩと第２のＦＦ１４−２
のクリア入力端子ＣＬ、ｉｌに供給される。基準位相信
号の波形成形器１３−２の出力は、第２のＦＦ１４−２
のクロック入力端子ＣＰ２と、第１のＦＦ１４−１のク
リア入力端子ＣＬ１に供給される。
４−Ｊのクロック入力端子ＣＰＩと第２のＦＦ１４−２
のクリア入力端子ＣＬ、ｉｌに供給される。基準位相信
号の波形成形器１３−２の出力は、第２のＦＦ１４−２
のクロック入力端子ＣＰ２と、第１のＦＦ１４−１のク
リア入力端子ＣＬ１に供給される。
この回路では第１のＦＦＩ４−ＪのＱ出力すなわちＱ１
端子が位相進み出力になシ、第２のＦＦ１４−２のＱ出
力すなわちＱ２端子が位相遅れ出力となる。基準位相信
号および信号入力が供給されると上記二つのＦＦ１４−
１ 、 Ｊ ４−２はぞれぞれクリア入力がハイレベル
の間においチクロック入力がハイレベルからローレベル
ニ変化したときにセットされ、そのクリア入力がローレ
ベルに移ったときにリセットされる。
端子が位相進み出力になシ、第２のＦＦ１４−２のＱ出
力すなわちＱ２端子が位相遅れ出力となる。基準位相信
号および信号入力が供給されると上記二つのＦＦ１４−
１ 、 Ｊ ４−２はぞれぞれクリア入力がハイレベル
の間においチクロック入力がハイレベルからローレベル
ニ変化したときにセットされ、そのクリア入力がローレ
ベルに移ったときにリセットされる。
基準位相信号に対して信号入力の位相が進んでいる状態
から順次遅れている状態へ移る際の動作を第２図に示す
。第２図（、）は基準位相信号、第２図（ｂ）は信号入
力、ＩＲ２図（Ｃ）、第２図（ｄ）はそれぞ−ｈＱ１出
ブハＱ２出力を示す。この第２図（、）〜第２図（ｄ）
より明らかなように、位相進みに対しては位相進み出力
Ｑ１のみに出力を生じ、位相遅れに対しては位相遅れ出
力Ｑ２のみに出力を生じ、かつそのパルス幅が位相の進
みまたは遅れの量に比例していることが判る。
から順次遅れている状態へ移る際の動作を第２図に示す
。第２図（、）は基準位相信号、第２図（ｂ）は信号入
力、ＩＲ２図（Ｃ）、第２図（ｄ）はそれぞ−ｈＱ１出
ブハＱ２出力を示す。この第２図（、）〜第２図（ｄ）
より明らかなように、位相進みに対しては位相進み出力
Ｑ１のみに出力を生じ、位相遅れに対しては位相遅れ出
力Ｑ２のみに出力を生じ、かつそのパルス幅が位相の進
みまたは遅れの量に比例していることが判る。
このディジタル形位相比較器の位相進み出力を演算増幅
器１５の（ト）個入力端子に供給し、ディジタル形位相
比較器の位相遅れ出力を演算増幅器１５←）個入力端子
に供給することによシ、演算増幅器１５の出力からは位
相変調を受けた変調信号がパルス幅変調信号に変換して
得られる。
器１５の（ト）個入力端子に供給し、ディジタル形位相
比較器の位相遅れ出力を演算増幅器１５←）個入力端子
に供給することによシ、演算増幅器１５の出力からは位
相変調を受けた変調信号がパルス幅変調信号に変換して
得られる。
演算増幅器１５の出力を低域フィルタ１６に導き、搬送
波周波数成分を除去して変調信号が得られ、スケルチ用
のスイッチ１７を介して出力端子２０から取如出すこと
ができる。
波周波数成分を除去して変調信号が得られ、スケルチ用
のスイッチ１７を介して出力端子２０から取如出すこと
ができる。
また、演算増幅器１５の出力をさらにノイズフィルタ１
８に導き、信号入力のいが劣化した際に発生する雑音信
号を抽出し、スケルチ駆動器１９に供給する。スケルチ
駆動器１９は雑音レベルの大小を判定し、雑音レベルが
規定レベルを超えるときにはスケルチ用のスイッチ１７
を開いて、出力端子２０への変調信号の出力を阻止する
。
８に導き、信号入力のいが劣化した際に発生する雑音信
号を抽出し、スケルチ駆動器１９に供給する。スケルチ
駆動器１９は雑音レベルの大小を判定し、雑音レベルが
規定レベルを超えるときにはスケルチ用のスイッチ１７
を開いて、出力端子２０への変調信号の出力を阻止する
。
このスケルチ回路においてスケルチ駆動器内体の動作速
度は雑音信号の最低周波数の速度が期待できるが、スケ
ルチ用のスイッチ１７へ接続すると、変調信号の出力回
路の大きい時定数がスケルチ駆動器１９の負荷となって
、その動作速度は大きく低下する。ｉたスケルチ駆動器
５− １９の出力の過渡応答信号が出力端子２０に現われる欠
点があった。
度は雑音信号の最低周波数の速度が期待できるが、スケ
ルチ用のスイッチ１７へ接続すると、変調信号の出力回
路の大きい時定数がスケルチ駆動器１９の負荷となって
、その動作速度は大きく低下する。ｉたスケルチ駆動器
５− １９の出力の過渡応答信号が出力端子２０に現われる欠
点があった。
この発明は、上記従来の欠点を除去するためになされた
もので、スケルチ駆動器内体の速度で動作し、スケルチ
駆動器用力の過渡応答が出力端子に現われないスケルチ
機能を有するディジタル形位相検波器を提供することを
目的とする。
もので、スケルチ駆動器内体の速度で動作し、スケルチ
駆動器用力の過渡応答が出力端子に現われないスケルチ
機能を有するディジタル形位相検波器を提供することを
目的とする。
この発明のディジタル形位相検波器は、位相変調を受け
た信号と基準位相信号をデジタル形位相比較器に加えて
位相進み出力と位相遅れ出力とに２分し、この２分され
た位相進み出力と位相遅れ出力とを演算増幅器に入力し
て位相変調された信号と雑音信号との混在した信号を取
）出し、この信号をノイズフィルタを通して雑音信号の
みを抽出し、この雑音信号が所定レベル以下のときスケ
ルチ駆動器からハイレベルの信号を出力して論理回路に
よ如位相進み信号と６一 位相遅れ信号を上記とは別の演算増幅器に転送して位相
変調を受けた変調信号を取シ出して、低域フィルタで搬
送波成分を除去して変調信号を取シ出し、上記雑音信号
のレベルが所定以上になるとスケルチ駆動器の出力がロ
ーレベルとなって論理回路の出力を阻止するようにした
ものである。
た信号と基準位相信号をデジタル形位相比較器に加えて
位相進み出力と位相遅れ出力とに２分し、この２分され
た位相進み出力と位相遅れ出力とを演算増幅器に入力し
て位相変調された信号と雑音信号との混在した信号を取
）出し、この信号をノイズフィルタを通して雑音信号の
みを抽出し、この雑音信号が所定レベル以下のときスケ
ルチ駆動器からハイレベルの信号を出力して論理回路に
よ如位相進み信号と６一 位相遅れ信号を上記とは別の演算増幅器に転送して位相
変調を受けた変調信号を取シ出して、低域フィルタで搬
送波成分を除去して変調信号を取シ出し、上記雑音信号
のレベルが所定以上になるとスケルチ駆動器の出力がロ
ーレベルとなって論理回路の出力を阻止するようにした
ものである。
以下、この発明のディジタル形位相検波器の実施例につ
いて図面に基づき説明する。第３図はその一実施例の構
成を示す回路図である。この第３図において、第１図と
同一部分には同一符号を付して述べることにする。この
第３図において、信号入力端子１１には位相変調を受け
た信号入力が導入されるようになっており、また、基準
入力端子１２には基準位相信号が入力されるようになっ
ている。
いて図面に基づき説明する。第３図はその一実施例の構
成を示す回路図である。この第３図において、第１図と
同一部分には同一符号を付して述べることにする。この
第３図において、信号入力端子１１には位相変調を受け
た信号入力が導入されるようになっており、また、基準
入力端子１２には基準位相信号が入力されるようになっ
ている。
信号入力端子１１は波形成形器１３−１の入力端に接続
されており、この波形成形器１３−１の出力端はＦＦ１
４−１のクロック入力端子ＣＰ ＪおよびＦＦＪ４−１
のクリア入力端子ＣＬ、？に接続されている。
されており、この波形成形器１３−１の出力端はＦＦ１
４−１のクロック入力端子ＣＰ ＪおよびＦＦＪ４−１
のクリア入力端子ＣＬ、？に接続されている。
同様にして、基準入力端子１２は波形成形器１３−ｊの
入力端に接続されており、この波形成形器１３−２の出
力端はＦＦ１４−２のクロック入力端子ＣＰ２およびＦ
Ｆ １４−１のクリア入力端子ＣＬ １に接続されてい
る。
入力端に接続されており、この波形成形器１３−２の出
力端はＦＦ１４−２のクロック入力端子ＣＰ２およびＦ
Ｆ １４−１のクリア入力端子ＣＬ １に接続されてい
る。
ＦＦ１４−１のに端子に１およびＦＦ１４−２のに端子
に２はそれぞれＯｖ（アース）になっておシ、各Ｊ端子
Ｊｌ、Ｊ２は＋５■の電圧が印加されている。そして、
ＦＦ１４−１のＱ出力はＱ１端子から第２の演算増幅器
３２の（ト）個入力端子に供給するようになっていると
ともに、２人力のアンドグー）３１−Ｊの第２入力端に
供給するようになっている。
に２はそれぞれＯｖ（アース）になっておシ、各Ｊ端子
Ｊｌ、Ｊ２は＋５■の電圧が印加されている。そして、
ＦＦ１４−１のＱ出力はＱ１端子から第２の演算増幅器
３２の（ト）個入力端子に供給するようになっていると
ともに、２人力のアンドグー）３１−Ｊの第２入力端に
供給するようになっている。
また、ＦＦＪ４のＱ出力はＱ２端子から第２の演算増幅
器３２の←）個入力端子および２人力のアンドダート３
１−２の第２入力端に供給するように々っていり、この
第２の演算増幅器３２には＋Ｖ。ｅ ｓ −ｖｃａの電
圧が印加されておシ、また、出力端はノイズフィルタ１
８の入力端に接続されている。ノイズフィルタ１８の出
力端はスケルチ駆動器１９の入力端に接続されている。
器３２の←）個入力端子および２人力のアンドダート３
１−２の第２入力端に供給するように々っていり、この
第２の演算増幅器３２には＋Ｖ。ｅ ｓ −ｖｃａの電
圧が印加されておシ、また、出力端はノイズフィルタ１
８の入力端に接続されている。ノイズフィルタ１８の出
力端はスケルチ駆動器１９の入力端に接続されている。
乙のスケルチ駆動器１９の出力は上記アンド）ｆ−ト３
１−１ 、３１−２の各第１入力端に供給するようにな
っている。アンドゲートｓ ｉ −ＬＳＩ−２の出力は
それぞれ第１の演算増幅器１５の（ト）個入力端子、←
）個入力端子に個別に供給するように々っている。第１
の演算増幅器１５には＋ｖｃｃＸ−ｖｅｃの電圧が印加
されておりまた、出力端は低域フィルタ１６を通して出
力端子２０に接続されている。
１−１ 、３１−２の各第１入力端に供給するようにな
っている。アンドゲートｓ ｉ −ＬＳＩ−２の出力は
それぞれ第１の演算増幅器１５の（ト）個入力端子、←
）個入力端子に個別に供給するように々っている。第１
の演算増幅器１５には＋ｖｃｃＸ−ｖｅｃの電圧が印加
されておりまた、出力端は低域フィルタ１６を通して出
力端子２０に接続されている。
この第３図を第１図と比較しても明らか々ように、第３
図では、波形成形器１３−１．１３−２゜ＦＦＭ ４−
１ 、１４−２、第１の演算増幅器１へ低域フィルタ１
６、ノイズフィルタ１８、スケルチ駆動器１９の部分は
第１図と同様であり、この発明においては、スケルチ用
のスイッチ１７が省略され、新たに第２の演算増幅器３
２、アンドグー）、９Ｊ−１，３１−２が付加されて９
− いる。
図では、波形成形器１３−１．１３−２゜ＦＦＭ ４−
１ 、１４−２、第１の演算増幅器１へ低域フィルタ１
６、ノイズフィルタ１８、スケルチ駆動器１９の部分は
第１図と同様であり、この発明においては、スケルチ用
のスイッチ１７が省略され、新たに第２の演算増幅器３
２、アンドグー）、９Ｊ−１，３１−２が付加されて９
− いる。
次に、以上のように構成されたとの発明のディジタル形
位相検波器の動作について砦、明する。
位相検波器の動作について砦、明する。
この第１図と同一動作を行う部分の説明は重複を避ける
ために省略し、第１図とは異なる部分を重点的に述べる
ことにする。この第３図においては、第１図におけるス
ケルチ用のスイッチ１７の機能を第１の演算増幅器１５
の入力側において、ディジタル信号レベルで行うもので
あり、ディジタル形位相比較器をガすＦＦ１４−１の位
相進み出力Ｑ１を論理回路としてたとえばアンドゲート
３１−Ｊの第２の入力端に供給し、ディジタル形位相比
較器のＦＦ１４−ｊの位相遅れ出力Ｑ２を別の論理回路
としてのアンドｆ −）３１−ｊの第２の入力端に供給
する。２つのアンドｆ−）、９Ｊ−１と３１−２の各館
２の入力端には、スケルチ駆動器１９の出力を共通に供
給する。
ために省略し、第１図とは異なる部分を重点的に述べる
ことにする。この第３図においては、第１図におけるス
ケルチ用のスイッチ１７の機能を第１の演算増幅器１５
の入力側において、ディジタル信号レベルで行うもので
あり、ディジタル形位相比較器をガすＦＦ１４−１の位
相進み出力Ｑ１を論理回路としてたとえばアンドゲート
３１−Ｊの第２の入力端に供給し、ディジタル形位相比
較器のＦＦ１４−ｊの位相遅れ出力Ｑ２を別の論理回路
としてのアンドｆ −）３１−ｊの第２の入力端に供給
する。２つのアンドｆ−）、９Ｊ−１と３１−２の各館
２の入力端には、スケルチ駆動器１９の出力を共通に供
給する。
スケルチ用の雑音信号を得るために、第２の演算増幅器
３２の（ト）個入力端子にＦＦ１４−Ｊの１０− 位相進峯出力Ｑ１が導入され、←）個入力端子にＦＦ１
４−２の位相遅れ出力Ｑ２が入力される。
３２の（ト）個入力端子にＦＦ１４−Ｊの１０− 位相進峯出力Ｑ１が導入され、←）個入力端子にＦＦ１
４−２の位相遅れ出力Ｑ２が入力される。
これにより、第２の演算増幅器３２の出力端には位相変
調された信号入力、すなわち、変調信号と雑音信号が混
在されておシ、この第２の演算増幅器３２の出力はノイ
ズフィルタ１８に送られる。
調された信号入力、すなわち、変調信号と雑音信号が混
在されておシ、この第２の演算増幅器３２の出力はノイ
ズフィルタ１８に送られる。
ノイズフィルタ１８では雑音信号のみを抽出して、スケ
ルチ駆動器１９に送られる。このスケルチ駆動器１９は
ノイズフィルタ１８から出力される雑音信号が規定値を
越えると、ローレベル信号をアンドゲート３１−Ｊ 、
３１−２の各第１の入力端に送出する。
ルチ駆動器１９に送られる。このスケルチ駆動器１９は
ノイズフィルタ１８から出力される雑音信号が規定値を
越えると、ローレベル信号をアンドゲート３１−Ｊ 、
３１−２の各第１の入力端に送出する。
このアンドゲート３１−１ 、３１−２の各第１の入力
端にスケルチ駆動器１９からハイレベル信号が入力され
ている間、アンドゲート３１−１．３１−２はそれぞれ
基準位相信号に対するＦＦ１４−１の位相進み出力、Ｆ
Ｆ１４−２の位相遅れ出力を通して第１の演算増幅器１
５の（ト）個入力端子、←）個入力端子に送出する。こ
れによシ、第１の演算増幅器１６からは位相変調を受け
た変調信号が・ｆルス幅変調信号に変換して得られる。
端にスケルチ駆動器１９からハイレベル信号が入力され
ている間、アンドゲート３１−１．３１−２はそれぞれ
基準位相信号に対するＦＦ１４−１の位相進み出力、Ｆ
Ｆ１４−２の位相遅れ出力を通して第１の演算増幅器１
５の（ト）個入力端子、←）個入力端子に送出する。こ
れによシ、第１の演算増幅器１６からは位相変調を受け
た変調信号が・ｆルス幅変調信号に変換して得られる。
この第１の演算増幅器１５の出力は低域フィルタ１６を
通過することによシ、搬送周波数成分が除去され、変調
信号が出力端子２０から得られる。
通過することによシ、搬送周波数成分が除去され、変調
信号が出力端子２０から得られる。
一方１、上述のように、スケルチ駆動器１９の出力がハ
イレベルからローレベルになると、アンドゲート３１−
１．３１−２のダートが閉じられ、ＦＦ１４−１の位相
進み出力ＱＪ、ＦＦ１４−２の位相遅れ出力Ｑ２が第１
の演算増幅器１５に送られるのが阻止される。したがっ
て、第１の演算増幅器１５からパルス幅変調信号が出力
され々くなシ、出力端子２０には変調信号が現われ々く
なる。
イレベルからローレベルになると、アンドゲート３１−
１．３１−２のダートが閉じられ、ＦＦ１４−１の位相
進み出力ＱＪ、ＦＦ１４−２の位相遅れ出力Ｑ２が第１
の演算増幅器１５に送られるのが阻止される。したがっ
て、第１の演算増幅器１５からパルス幅変調信号が出力
され々くなシ、出力端子２０には変調信号が現われ々く
なる。
スケルチ駆動器１９の負荷としては搬送波周波数領域で
動作する動作速度が非常に速いアンドゲートであるので
、スケルチ動作の総合としての速度はスケルチ駆動器１
９自体の速度だけで決定され、従来の回路よシはスケル
チ動作速度は格段に向上する。また、スケルチｆｆｉ
ｆ！ＩＩ ｉ１９の出力はアンドゲート３１−１と３１
−２の入力に供給されているので、駆動信号の過渡応答
は出力端子２０へは伝播してこない。
動作する動作速度が非常に速いアンドゲートであるので
、スケルチ動作の総合としての速度はスケルチ駆動器１
９自体の速度だけで決定され、従来の回路よシはスケル
チ動作速度は格段に向上する。また、スケルチｆｆｉ
ｆ！ＩＩ ｉ１９の出力はアンドゲート３１−１と３１
−２の入力に供給されているので、駆動信号の過渡応答
は出力端子２０へは伝播してこない。
以上述べたように、この発明のディジタル形位相検波器
によれば、位相変調を受けた信号と基準位相信号をディ
ジタル形位相比較器に加えて位相進み出力と位相遅れ出
力とに２分し、この２分さｈた位相進み出力と位相遅れ
出力とを演算増幅器に入力して位相変調された信号と雑
音信号との混在した信号を取シ出し、この信号をノイズ
フィルタを通して雑音信号のみを取如出し、この雑音信
号が所定レベル以下のときスケルチ駆動器からハイレベ
ルの信号を出力して論理回路によル位相進み信号と位相
遅れ信号を上記とは別の演算増幅器に転送して位相変調
ヲ受けた変調信号を取シ出して低域フィルタで搬送波成
分を除去して変調信号を取シ出し、上記雑音信号のレベ
ルが所定以上になるとスケルチ１３− 駆動器の出力がローレベルとガって論理回路の出力を阻
止するようにしたので、搬送波周波数領域で動作すゐ高
速なスケ１．桟能を有する位相検波器が得られ、搬送波
立上シ直後の部分の欠落や搬送波立下り直後の紺青出力
を防止することができる。
によれば、位相変調を受けた信号と基準位相信号をディ
ジタル形位相比較器に加えて位相進み出力と位相遅れ出
力とに２分し、この２分さｈた位相進み出力と位相遅れ
出力とを演算増幅器に入力して位相変調された信号と雑
音信号との混在した信号を取シ出し、この信号をノイズ
フィルタを通して雑音信号のみを取如出し、この雑音信
号が所定レベル以下のときスケルチ駆動器からハイレベ
ルの信号を出力して論理回路によル位相進み信号と位相
遅れ信号を上記とは別の演算増幅器に転送して位相変調
ヲ受けた変調信号を取シ出して低域フィルタで搬送波成
分を除去して変調信号を取シ出し、上記雑音信号のレベ
ルが所定以上になるとスケルチ１３− 駆動器の出力がローレベルとガって論理回路の出力を阻
止するようにしたので、搬送波周波数領域で動作すゐ高
速なスケ１．桟能を有する位相検波器が得られ、搬送波
立上シ直後の部分の欠落や搬送波立下り直後の紺青出力
を防止することができる。
第１図は従来のデジタル形位相検波器の一例を示す回路
図、第２図（ａ）ないし第２図（ｄ）はディジタル形位
相比較器の動作を示すタイムチャート、第３図はこの発
明のディジタル形位相検波器の一実施例を示す回路図で
ある。 １１・・・信号入力端子、１２・・・基準入力端子、Ｊ
Ｊ−Ｊ、１３−２・・・波形成形器、１４−１゜１４−
２・・・ＪＫフリッゾフ日ツノ回路、１５・・・第１の
演算増幅器、１６・・・低域フィルタ、１７・・・スケ
ルチ用のスイッチ、１Ｂ、−・ノイズフィルタ、１９・
・・スケルチ駆動器、２０・・・出力端子、３１−Ｊ、
３１−２・・・アンドゲート、３２・・・第２の演算増
幅器。 −１，４−
図、第２図（ａ）ないし第２図（ｄ）はディジタル形位
相比較器の動作を示すタイムチャート、第３図はこの発
明のディジタル形位相検波器の一実施例を示す回路図で
ある。 １１・・・信号入力端子、１２・・・基準入力端子、Ｊ
Ｊ−Ｊ、１３−２・・・波形成形器、１４−１゜１４−
２・・・ＪＫフリッゾフ日ツノ回路、１５・・・第１の
演算増幅器、１６・・・低域フィルタ、１７・・・スケ
ルチ用のスイッチ、１Ｂ、−・ノイズフィルタ、１９・
・・スケルチ駆動器、２０・・・出力端子、３１−Ｊ、
３１−２・・・アンドゲート、３２・・・第２の演算増
幅器。 −１，４−
Claims (1)
- 位相変調を受けた信号と基準位相信号とを入力して位相
進み出力と位相遅れ出力とに出力を２分するディジタル
形位相比較器と、上記位相進み出力と位相遅れ出力とを
入力して位相変調された信号と雑音信号の混在した信号
を出力する演算増幅器と、この演算増幅器の出力から雑
音信号のみを抽出するノイズフィルタと、このノイズフ
ィルタによシ抽出された雑音信号のレベルが所定値以下
のときハイレベルの信号を出力しかつ上記雑音信号のレ
ベルが所定値以上のときローレベルの信号を出力するス
ケルチ駆動器と、このスケルチ駆動器の出力がローレベ
ルペルのときこの位相進み出力と位相遅れ出力とを個別
に出力する論理回路と、この論理回路の出力を受けて位
相変調を受けた信号を取シ出す手段と、この手段の出力
から搬送波成分を除去して変調信号を取如出す低域フィ
ルタとよりなるディジタル形位相検波器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12860182A JPS5919414A (ja) | 1982-07-23 | 1982-07-23 | デイジタル形位相検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12860182A JPS5919414A (ja) | 1982-07-23 | 1982-07-23 | デイジタル形位相検波器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5919414A true JPS5919414A (ja) | 1984-01-31 |
| JPH0334242B2 JPH0334242B2 (ja) | 1991-05-22 |
Family
ID=14988802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12860182A Granted JPS5919414A (ja) | 1982-07-23 | 1982-07-23 | デイジタル形位相検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5919414A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007182166A (ja) * | 2006-01-10 | 2007-07-19 | Valeo Thermal Systems Japan Corp | 自動車用空調装置 |
| US7862238B2 (en) * | 2006-03-31 | 2011-01-04 | Panasonic Corporation | Hydrodynamic bearing rotary device and information apparatus |
| JP4766616B2 (ja) * | 2004-04-23 | 2011-09-07 | ベール ゲーエムベーハー ウント コー カーゲー | 車両用の暖房または空調設備 |
-
1982
- 1982-07-23 JP JP12860182A patent/JPS5919414A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4766616B2 (ja) * | 2004-04-23 | 2011-09-07 | ベール ゲーエムベーハー ウント コー カーゲー | 車両用の暖房または空調設備 |
| JP2007182166A (ja) * | 2006-01-10 | 2007-07-19 | Valeo Thermal Systems Japan Corp | 自動車用空調装置 |
| US7862238B2 (en) * | 2006-03-31 | 2011-01-04 | Panasonic Corporation | Hydrodynamic bearing rotary device and information apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0334242B2 (ja) | 1991-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1130871A (en) | Non-linear digital filter | |
| KR870010685A (ko) | 절연 장벽을 교차하여 결합된 신호의 정밀한 타이밍을 갖춘 절연 증폭기 | |
| JPH0691481B2 (ja) | Ａｇｃ回路 | |
| DE19818976C2 (de) | Phasenerfassungsvorrichtung und Phasenerfassungsverfahren | |
| US4633222A (en) | Clock shaping circuit and method | |
| US4059805A (en) | Phase lock loop carrier generator for receiver of phase modulated carrier pulse signals | |
| GB1122242A (en) | Phase detector | |
| GB1477584A (en) | Phase comparator | |
| US3421093A (en) | Detector for pulse code modulated signals with feedback for baseline correction | |
| JPH0334242B2 (ja) | ||
| GB1448770A (en) | Pulse width modulator | |
| GB977474A (en) | Tone frequency control means for keyed filtered systems | |
| GB721818A (en) | Electric pulse code communication systems | |
| US4495630A (en) | Adjustable ratio divider | |
| US5666117A (en) | Non-Return to Zero Level to Bi-Phase signal converter | |
| US3523259A (en) | Polarity pulse augmentor for pulse rate modulators | |
| JP3486914B2 (ja) | パルス幅変調装置 | |
| SU1702432A2 (ru) | Аналоговое запоминающее устройство | |
| SU1444955A1 (ru) | Устройство дл приема информации | |
| KR0175045B1 (ko) | 평형 변조기의 주파수 리이크 제거 장치 | |
| SU1172030A1 (ru) | Многоуровневый регенератор бипол рных сигналов | |
| GB1345779A (en) | Coded-signal regenerators | |
| SU572640A1 (ru) | Устройство дл воспроизведени фазоманипулированного сигнала | |
| SU1104645A1 (ru) | Устройство дл усилени с коррекцией дрейфа нул | |
| SU1624675A1 (ru) | Устройство дл вычитани и добавлени импульсов |