JPS59198747A - 高密度多層配線基板 - Google Patents
高密度多層配線基板Info
- Publication number
- JPS59198747A JPS59198747A JP58073304A JP7330483A JPS59198747A JP S59198747 A JPS59198747 A JP S59198747A JP 58073304 A JP58073304 A JP 58073304A JP 7330483 A JP7330483 A JP 7330483A JP S59198747 A JPS59198747 A JP S59198747A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- repair
- layer
- multilayer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明はＬＳＩパッケージ用高密度多層配線基板に関す
る。
る。
従来この種の高密度多層配線基板の構造に関してはいく
つかのものが知られている。代弐的なものの一つとして
米国特許４２４５２７３に示されているものがある。第
１図μこの特許公報に示されｔ多層配線基板の断面構造
である。このような基板は、いわゆるグリーンシート法
で形成されるものである。まず、信号配線層−電源層、
および表面接続層がグリーンシートに印刷法でパターン
化された後、各グリーンシートが積層され、一括焼成で
多層基板が形成される。４ざ号配線層の不良はグリーン
シートに印刷した時点もしくは、多層基板として完成し
た時点のどちらかで可能である。グリーンシート印刷時
のチェックは、焼成前で電気的導通がなく、電気的チェ
ックができないという問題がある。多層基板完成時は電
気的チェックは可能であるが、不良修理は基板内層では
、できないため、基板外部でおこなう必要がある。１９
８０年発行のＩＥＥＥのＣＨＭＴ −３，ＧＯｆＪ Ｉ
Ｂ ＭＭｕ−１ｔｉｃｈｉｐ Ｍｕｌｔｉｌａｙｅｒ
Ｃｅｒａｍｉｃ ｍｏｄｕ−１ｅｓ ｆｏｒ
ＬＳＩ ＣＨＩＰ８Ｊでは、この種の基板の修理は表
面接続層のパッドに布際することによシ行なうと述べら
れている。このような方法は、接続の信頼性が悪いこと
、修理本数が多くなると、布線工数が莫大になること、
および布線の几めの領域が基板表面に必要でアシ、それ
だけ素子塔載の面積が減少することなどの問題がある。
つかのものが知られている。代弐的なものの一つとして
米国特許４２４５２７３に示されているものがある。第
１図μこの特許公報に示されｔ多層配線基板の断面構造
である。このような基板は、いわゆるグリーンシート法
で形成されるものである。まず、信号配線層−電源層、
および表面接続層がグリーンシートに印刷法でパターン
化された後、各グリーンシートが積層され、一括焼成で
多層基板が形成される。４ざ号配線層の不良はグリーン
シートに印刷した時点もしくは、多層基板として完成し
た時点のどちらかで可能である。グリーンシート印刷時
のチェックは、焼成前で電気的導通がなく、電気的チェ
ックができないという問題がある。多層基板完成時は電
気的チェックは可能であるが、不良修理は基板内層では
、できないため、基板外部でおこなう必要がある。１９
８０年発行のＩＥＥＥのＣＨＭＴ −３，ＧＯｆＪ Ｉ
Ｂ ＭＭｕ−１ｔｉｃｈｉｐ Ｍｕｌｔｉｌａｙｅｒ
Ｃｅｒａｍｉｃ ｍｏｄｕ−１ｅｓ ｆｏｒ
ＬＳＩ ＣＨＩＰ８Ｊでは、この種の基板の修理は表
面接続層のパッドに布際することによシ行なうと述べら
れている。このような方法は、接続の信頼性が悪いこと
、修理本数が多くなると、布線工数が莫大になること、
および布線の几めの領域が基板表面に必要でアシ、それ
だけ素子塔載の面積が減少することなどの問題がある。
このように、１百号配線層がグリーンシート法で形成で
れている構造の基板は、その製造法上から、修理配線層
全内層に含むことができず、上述のような問題点がある
。
れている構造の基板は、その製造法上から、修理配線層
全内層に含むことができず、上述のような問題点がある
。
ｌｊ従来技術の他の例として、１９８２年５月のＩＢＭ
、Ｊ、ＲＥＳ、ＤＥＶＥＬＯＰ 、（ＶｏＬ２６．Ｎ。
、Ｊ、ＲＥＳ、ＤＥＶＥＬＯＰ 、（ＶｏＬ２６．Ｎ。
３）の「Ｔｈｅ Ｔｈｉｎ−Ｆｉｋｍ Ｍｏｄｕｌｅ
ａｓ ａＨｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒＰａｃｋａｇｅＪがある。この構
造では、電源層等全内蔵するピン立てセラミック基板上
に、ポリイミド絶縁膜七有した信号配線層が形成されて
いるものである。第２図は同論文に示された多層基板の
断面図である。
ａｓ ａＨｉｇｈ−Ｐｅｒｆｏｒｍａｎｃｅ Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒＰａｃｋａｇｅＪがある。この構
造では、電源層等全内蔵するピン立てセラミック基板上
に、ポリイミド絶縁膜七有した信号配線層が形成されて
いるものである。第２図は同論文に示された多層基板の
断面図である。
同図に示てれるように、ここでも修理配線層の構造はボ
されていない。論文中では各信号配線層毎に不良チェッ
クと不良修理をおこなう必要性が述べられている。しか
しこのような各層毎のチェックと修理は、チェック方法
、修理方法がむずかりいこと、工数がかかること、およ
び各層間の不良が検出しにくいことなどの問題がある。
されていない。論文中では各信号配線層毎に不良チェッ
クと不良修理をおこなう必要性が述べられている。しか
しこのような各層毎のチェックと修理は、チェック方法
、修理方法がむずかりいこと、工数がかかること、およ
び各層間の不良が検出しにくいことなどの問題がある。
発明の目的
本発明の目的は、上述の欠点を解決し、信号配線層の不
良のチェックと修理全各易におこなえるようにした高密
度多層配線基板全提供することにある。
良のチェックと修理全各易におこなえるようにした高密
度多層配線基板全提供することにある。
本発明の他の目的は、修理部分の信頼性金高めるように
した高密度多層配線基板全提供することにある。
した高密度多層配線基板全提供することにある。
発明の構成
本発明の高密度多層配線基板は内層に、電源層と、基板
表裏全電気的に接続するスルーホールを有する多層セラ
ミック基板と、該多層セラミック基板の裏面に“形成さ
れた電源端子ビン及び信号端子ピンと、該多層セラミッ
ク基板の表面に形成された多層信号配線層と、該多層信
号配線層の上に形成され几修理配線層と、該修理配線層
の上に形成されｆｃ表面接続層とからなることを特徴と
する。
表裏全電気的に接続するスルーホールを有する多層セラ
ミック基板と、該多層セラミック基板の裏面に“形成さ
れた電源端子ビン及び信号端子ピンと、該多層セラミッ
ク基板の表面に形成された多層信号配線層と、該多層信
号配線層の上に形成され几修理配線層と、該修理配線層
の上に形成されｆｃ表面接続層とからなることを特徴と
する。
本発明の第２の基板は煎記多層信号配緋層と、前記修理
配線層と、前記表面接続層に用いられた層間絶縁材料を
高分子Ｍ機絶縁材料に限定したものであシ、本発明の第
３の基板はそれ全さらにポリイミドに限定したものであ
る。本発明の第４の基板は、第１〜第３までの高密度多
層配線基板において多層信号配線層のパターンが表面接
続層もしくは裏面の猥号端子ビンに接続する場合かなら
ず修理配線層を経由すること全特徴とするものである。
配線層と、前記表面接続層に用いられた層間絶縁材料を
高分子Ｍ機絶縁材料に限定したものであシ、本発明の第
３の基板はそれ全さらにポリイミドに限定したものであ
る。本発明の第４の基板は、第１〜第３までの高密度多
層配線基板において多層信号配線層のパターンが表面接
続層もしくは裏面の猥号端子ビンに接続する場合かなら
ず修理配線層を経由すること全特徴とするものである。
本発明の第５の基板は、第】〜第４壕での高密度多層配
線基板において、多層１ｇ号配線層に、修理配線のため
のサービス配緋が組み込まれていること全特徴とするも
のである。
線基板において、多層１ｇ号配線層に、修理配線のため
のサービス配緋が組み込まれていること全特徴とするも
のである。
発明の実施例
次に本発明について図面全参照して詳細に説明する。第
３図は第１の実施例を示す部分断面図である。同図にお
いて多層セラミック基板３２の内層には複数の電源層３
２Ｂとスルーホール３２Ａとがある。スルーホール３２
ＡＫは、夕／ゲステン等の導体金属が充てんされている
。多層セラミック基板の裏面には電源端子ビン３１Ｂと
信号端子ピン３１Ａが形成されている。それぞれのビン
はスルーホール３２Ａを介して基板の表側に電気的に接
続している。基板３２の表面には多層信号配線層３３が
形成されている。多層信号配線層３３は信号導体層３３
Ａと絶縁層３３Ｂが交互に積み重なっている構造に竜っ
ている。上下の１百号導体層３３Ａは絶縁層３３Ｂに形
成されているピアホールによシ接続されている。多層信
号配線層３３の上には修理配線層３４がある。修理配線
層３４も導体層３４Ａおよび絶縁層３４Ｂよシなる。
３図は第１の実施例を示す部分断面図である。同図にお
いて多層セラミック基板３２の内層には複数の電源層３
２Ｂとスルーホール３２Ａとがある。スルーホール３２
ＡＫは、夕／ゲステン等の導体金属が充てんされている
。多層セラミック基板の裏面には電源端子ビン３１Ｂと
信号端子ピン３１Ａが形成されている。それぞれのビン
はスルーホール３２Ａを介して基板の表側に電気的に接
続している。基板３２の表面には多層信号配線層３３が
形成されている。多層信号配線層３３は信号導体層３３
Ａと絶縁層３３Ｂが交互に積み重なっている構造に竜っ
ている。上下の１百号導体層３３Ａは絶縁層３３Ｂに形
成されているピアホールによシ接続されている。多層信
号配線層３３の上には修理配線層３４がある。修理配線
層３４も導体層３４Ａおよび絶縁層３４Ｂよシなる。
修理配線層３４上に、表面接続層３５が形成されている
。表面接続層３５は素子を塔載するための接続端子３５
Ａと論理変更改造端子３５Ｂなどからなっている。接続
端子３５ＡＫは、能動素子党はいっているチップキャリ
ア３６が塔載されている。信号端子ピン３１Ａからのび
ている信号線はスルーホール３２Ａを介して基板氷面に
達する。
。表面接続層３５は素子を塔載するための接続端子３５
Ａと論理変更改造端子３５Ｂなどからなっている。接続
端子３５ＡＫは、能動素子党はいっているチップキャリ
ア３６が塔載されている。信号端子ピン３１Ａからのび
ている信号線はスルーホール３２Ａを介して基板氷面に
達する。
さらにこの信号は多層備考配線部分３３全通過して修理
配線層３４’ｆ：で上ってくる。修理配線導体層３４全
通った後、あらためて信号配線層３３に戻る。この部分
で所望の配線パターンを形成した後、再び修理配線層３
４にくる。ここから、修理配線導体層３４全経由して表
面接続層３５につながる。本実施例の修理配線層の機能
を説明するための模式図全第４Ａ図および第４Ｂ図に示
す。第４Ａ図および第４Ｂ図において多層信号配線層４
３が多層セラミック基板４２の表面に形成されている。
配線層３４’ｆ：で上ってくる。修理配線導体層３４全
通った後、あらためて信号配線層３３に戻る。この部分
で所望の配線パターンを形成した後、再び修理配線層３
４にくる。ここから、修理配線導体層３４全経由して表
面接続層３５につながる。本実施例の修理配線層の機能
を説明するための模式図全第４Ａ図および第４Ｂ図に示
す。第４Ａ図および第４Ｂ図において多層信号配線層４
３が多層セラミック基板４２の表面に形成されている。
基板の裏面には信号９ｍ子ピン４１Ａがある。端子ピン
４１Ａと基板表側とはスルーホール４２Ａｋ介して電気
的に接続でれている。多層信号配線層４３の上には、修
理配線層４４が形成されている。修理配線層４４の上に
表面接続層４５が形成されている。
４１Ａと基板表側とはスルーホール４２Ａｋ介して電気
的に接続でれている。多層信号配線層４３の上には、修
理配線層４４が形成されている。修理配線層４４の上に
表面接続層４５が形成されている。
第４Ａ図全参照すると、信号配線層に不良が無い場合に
は、信号配線導体４３Ａは、修理配線導体４４Ａｋ経由
して表面接続層４５なしくに信号端子ビン４１Ａに接続
される。この場合の修理配線層は価号配線の単なる通シ
道にすぎず積極的な役割は、はたしていない。
は、信号配線導体４３Ａは、修理配線導体４４Ａｋ経由
して表面接続層４５なしくに信号端子ビン４１Ａに接続
される。この場合の修理配線層は価号配線の単なる通シ
道にすぎず積極的な役割は、はたしていない。
第４Ｂ図全参照すると、信号配想層に不良がある場合に
は、この例では４７の部分で２つの信号線がショートし
ている。この時、修理配線導体４４Ａは４４Ａ１，４４
Ａ２，４４Ａ３，４４Ａ４の４カ所で切断される。そし
て、再配線修理パターン４４Ａ５．および４４Ａ６によ
シ、本来の光面接続端子４５と、信号端子ビン４１Ａが
接続される。このように多層信号配線ハンーンのどのよ
うな箇所に不良があっても修理配線層金利用することに
よ）、再配線修理パターンか形成されうる。
は、この例では４７の部分で２つの信号線がショートし
ている。この時、修理配線導体４４Ａは４４Ａ１，４４
Ａ２，４４Ａ３，４４Ａ４の４カ所で切断される。そし
て、再配線修理パターン４４Ａ５．および４４Ａ６によ
シ、本来の光面接続端子４５と、信号端子ビン４１Ａが
接続される。このように多層信号配線ハンーンのどのよ
うな箇所に不良があっても修理配線層金利用することに
よ）、再配線修理パターンか形成されうる。
本発明の第２の実施例は多層信号配線層に、修理配線用
のサービス配線全配置したものである。
のサービス配線全配置したものである。
第５図全参照すると、多層セラミック基板６２の内層に
は、複数のスルーホール６２Ａと、電源層６２Ｂがある
。多層セラミック基板６２の裏面には多数のビン６１が
形成されている。それぞれのビン６１はスルーホール６
２Ａｋ介して基板の表面のバッド６２Ｃに接続されてい
る。基板６２の入面には、多層配線層６３が形成されて
いる。多層配線層６３は信号導体層と、絶縁層が交互に
積み重なった構造になっている。多層配線層６３の上に
は修理配線層６４がある。ここで本発明の特徴であるサ
ービス配線６５が修理配線層のすぐ下の多層配線層に形
成てれており、このサービス配線の両端がスルーホール
七介して修理配線層のバッド６６と接続している。この
ような構造上とることによシ、修理配線が一層であって
も、サービス配線全利用することによシ、修理配線が二
層らるのと同じような効果が得られる。
は、複数のスルーホール６２Ａと、電源層６２Ｂがある
。多層セラミック基板６２の裏面には多数のビン６１が
形成されている。それぞれのビン６１はスルーホール６
２Ａｋ介して基板の表面のバッド６２Ｃに接続されてい
る。基板６２の入面には、多層配線層６３が形成されて
いる。多層配線層６３は信号導体層と、絶縁層が交互に
積み重なった構造になっている。多層配線層６３の上に
は修理配線層６４がある。ここで本発明の特徴であるサ
ービス配線６５が修理配線層のすぐ下の多層配線層に形
成てれており、このサービス配線の両端がスルーホール
七介して修理配線層のバッド６６と接続している。この
ような構造上とることによシ、修理配線が一層であって
も、サービス配線全利用することによシ、修理配線が二
層らるのと同じような効果が得られる。
第６図上用いて、丈−ビス配線の機能全説明する。第６
図は、修理配線層の模式的な部分平面図である。修理配
線層において、修理配朦層１可号端子５１Ａおよび５１
Ｂが再配線修理パターン５３によってｌ接続され、修理
配線層信号端子５２Ａおよび５２Ｂが再配線修理パター
ン５４によ）結ばれている。信号端子５１Ａ、５１Ｂ、
５２Ａ。
図は、修理配線層の模式的な部分平面図である。修理配
線層において、修理配朦層１可号端子５１Ａおよび５１
Ｂが再配線修理パターン５３によってｌ接続され、修理
配線層信号端子５２Ａおよび５２Ｂが再配線修理パター
ン５４によ）結ばれている。信号端子５１Ａ、５１Ｂ、
５２Ａ。
および５２Ｂは、ピアホールを介して表面接続層もしく
は信号配線層に接続されている。ここで修理配線層の一
層下の信号配線層に、サービス配線５５が準備されてい
ると端子５２Ａおよび５２Ｂの接続は再配線修理パター
ン５４ではなくて、サービス配線５５と再配線修理パタ
ーン５６によシ、形成することができる。修理配勝本数
が多くなると、修理配線層が導体一層では再配線パター
ンの形成が所望の線長では不可能になる。修理配線層を
導体二層にすることは、層数の増加全招き好ましくない
。このような場合信号配線層にサービス配線全準備して
おくことによシ、再配線のパターン化全ずっと容易にす
ることができる。以上の実施例で説明したように、信号
配線層の上に修理配線層を形成することによシ、次のよ
うな効果がある。第１に、信号配線層の不良チェックが
、各信号線毎では、必要でなく信号配線層として完成し
た時点でおこなえる。この段階では配線はすでに、信号
配線Ｎｅｔｉ形成しておシ、電気的なチェックが容易で
ある。第２に不良の修理、具体的には、配線パターンの
切断や、再配線パターンの形成が修理配線層のみでおこ
なえるため修理が容易である。第３に、修理配線層が内
層に形成されているため、従来の基板外部での布線修理
と比べ格段に信頼性が高い。
は信号配線層に接続されている。ここで修理配線層の一
層下の信号配線層に、サービス配線５５が準備されてい
ると端子５２Ａおよび５２Ｂの接続は再配線修理パター
ン５４ではなくて、サービス配線５５と再配線修理パタ
ーン５６によシ、形成することができる。修理配勝本数
が多くなると、修理配線層が導体一層では再配線パター
ンの形成が所望の線長では不可能になる。修理配線層を
導体二層にすることは、層数の増加全招き好ましくない
。このような場合信号配線層にサービス配線全準備して
おくことによシ、再配線のパターン化全ずっと容易にす
ることができる。以上の実施例で説明したように、信号
配線層の上に修理配線層を形成することによシ、次のよ
うな効果がある。第１に、信号配線層の不良チェックが
、各信号線毎では、必要でなく信号配線層として完成し
た時点でおこなえる。この段階では配線はすでに、信号
配線Ｎｅｔｉ形成しておシ、電気的なチェックが容易で
ある。第２に不良の修理、具体的には、配線パターンの
切断や、再配線パターンの形成が修理配線層のみでおこ
なえるため修理が容易である。第３に、修理配線層が内
層に形成されているため、従来の基板外部での布線修理
と比べ格段に信頼性が高い。
本発明は、以上説明したように、修理配線層が内層に形
成されている構造ｔとることによシ、信号配線部の不良
のチェック、修正が容易におこなえるとともに、修理部
分の信頼性が高いという効果がある。
成されている構造ｔとることによシ、信号配線部の不良
のチェック、修正が容易におこなえるとともに、修理部
分の信頼性が高いという効果がある。
４４、図面の簡単な説明
第１図、および第２図は、従来技術全説明するための図
、第３図は本発明の一実施例を示す図、第４図は、第３
図に示した図を拡大した部分断面図および第５図および
第６図は本発明の他の実ｈＩ例を示す図である。
、第３図は本発明の一実施例を示す図、第４図は、第３
図に示した図を拡大した部分断面図および第５図および
第６図は本発明の他の実ｈＩ例を示す図である。
第１図から第６図において、１１．（６１）・・パ°°
端子ピン、２１Ａ、３１Ａ、４１Ａ・・・・・・信号端
子ビン、２１Ｂ、３１Ｂ、４１Ｂ・・・・・・電源端子
ピン、１２，２２，３２，４２．（６２）・・・・・・
多層セラミック基板、２２Ａ、３２Ａ、４２Ａ、（６２
人）・・・・・・スルーホール、２２Ｂ、３２Ｂ、（６
２Ｂ）・・・・・・電源層、２３．３３，４３．（６３
）・・・、・・・多層信号配線層ｓ ３３Ａ、４３Ａ
・・・・・・導体層、３３Ｂ、４３Ｂ・・・用絶縁層、
３４，４４．（６４）・・・・・・修理配線層、３４Ａ
、４４Ａ・・・・・・導体層、３４Ｂ、４４Ｂ・・団・
絶縁層、４４ＡＩ、４４Ａ２゜４４Ａ３，４４Ａ４・・
・・・・切断部分、４４Ａ５゜４４Ａ６・・・・・・再
配線修理パターン、１５，２５゜３５．４５．（６７）
・・・・・・表面接続層、３５Ａ・・・・・・素子接続
端子、３５Ｂ・・・・・・論理変更改造端子、１６．２
６．３６・・・・・・能動素子、５１Ａ、５１Ｂ。
端子ピン、２１Ａ、３１Ａ、４１Ａ・・・・・・信号端
子ビン、２１Ｂ、３１Ｂ、４１Ｂ・・・・・・電源端子
ピン、１２，２２，３２，４２．（６２）・・・・・・
多層セラミック基板、２２Ａ、３２Ａ、４２Ａ、（６２
人）・・・・・・スルーホール、２２Ｂ、３２Ｂ、（６
２Ｂ）・・・・・・電源層、２３．３３，４３．（６３
）・・・、・・・多層信号配線層ｓ ３３Ａ、４３Ａ
・・・・・・導体層、３３Ｂ、４３Ｂ・・・用絶縁層、
３４，４４．（６４）・・・・・・修理配線層、３４Ａ
、４４Ａ・・・・・・導体層、３４Ｂ、４４Ｂ・・団・
絶縁層、４４ＡＩ、４４Ａ２゜４４Ａ３，４４Ａ４・・
・・・・切断部分、４４Ａ５゜４４Ａ６・・・・・・再
配線修理パターン、１５，２５゜３５．４５．（６７）
・・・・・・表面接続層、３５Ａ・・・・・・素子接続
端子、３５Ｂ・・・・・・論理変更改造端子、１６．２
６．３６・・・・・・能動素子、５１Ａ、５１Ｂ。
５２Ａ、、５２Ｂ・・・・・・修理配線層信号端子、５
３゜５４．５６・・・・・・修理配線層の再配線修理パ
ターン、５５・・・・・・信号配線層のサービス配線、
６２Ｃ・・団・バラ）”、６．５・・・・・・サービス
配線、６６・・・・・・サービス配線パッド。
３゜５４．５６・・・・・・修理配線層の再配線修理パ
ターン、５５・・・・・・信号配線層のサービス配線、
６２Ｃ・・団・バラ）”、６．５・・・・・・サービス
配線、６６・・・・・・サービス配線パッド。
ノ
９Ａ
手続補正書輸発）
Ｄ表示 昭和５８年 特許 願第７３３０４号の名
称 高密度多層配線基板 をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 埋入 ５、補正の対象
６゜（１）明細書の発明の詳細な説明の欄 （２）明細書の図面の簡単な説明の欄 ６、補正の内容 （１）明細書の発明の詳細な説明の欄および（２）明細
書の図面の簡単な説明の欄を下記のように訂正します。
称 高密度多層配線基板 をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 （４２３） 日本電気株式会社 代表者 関本忠弘 埋入 ５、補正の対象
６゜（１）明細書の発明の詳細な説明の欄 （２）明細書の図面の簡単な説明の欄 ６、補正の内容 （１）明細書の発明の詳細な説明の欄および（２）明細
書の図面の簡単な説明の欄を下記のように訂正します。
記
１、第３負第１４行目の記載「不良は」を「不良のチェ
ックは」と訂正します。
ックは」と訂正します。
２、第１３頁第２行目の記載ｒ（６１）Ｊを「６１」と
訂正します。
訂正します。
３、同頁第５行目の記載ｒ（６２）Ｊを「６２」と訂正
します。
します。
４、同頁第５行目〜第８行目の記載ｒ（６２Ａ）−−−
−（６２Ｂ）−−−−（６３）Ｊをｒ６２Ａ−−−−６
２Ｂ−−−−６３Ｊと訂正します。
−（６２Ｂ）−−−−（６３）Ｊをｒ６２Ａ−−−−６
２Ｂ−−−−６３Ｊと訂正します。
５、同頁第１０行目の記載ｒ（６４）Ｊを「６４」と訂
圧します。
圧します。
同頁第１５行目の記載「（６７）」を「６７」辷訂正し
ます。
ます。
代理人 弁理士 内 原 音
Claims (1)
- 【特許請求の範囲】 １、複数の電源層および基板表裏を電気的に接続する複
数個のスルーホールおよび裏面に形成おれた複数個の電
源端子ピンおよび信号端子ピン全ｌする多層セラミック
基板と、 前記多層セラミック基板の表面に形成され几多層信号配
線層と、 前記多層信号配線層の上に形成され、前記多層偏号配想
ｊ−の不良信号配線ネット？再配線した配線パターンよ
シなる修理配線層と、前記修理配線層の上に形成され、
半導体素子等の能動素子全複数個塔載するための接続端
子及び論理変更のための改造端子等からなる表面接続層
と金含むことｔ％徴とする高密度多層配線基板。 ２ 前記多層信号配線層および前記修理配線層および前
記表面接続層に用いられている層間絶縁材料が高分子有
機絶縁材料であることを特徴とする特許請求範囲第１項
記載の高密度多層配線基板。 ３、 前記高分子Ｍ機絶縁材料がポリイミドであること
ｔ％徴とする特許請求範囲第２項ロピ載の高密度多層配
線基板。 ４、 前記多層信号配線層の信号配線パターンが前記修
理配臓層全経由してから前記信号端子ビンや前記表面接
続層と接続していること？特徴とする特許請求範囲第１
項、第２項、および第３項記載の高密度多層配線基板。 ５、前記多層信号配線層において、正規の悟号配緋のほ
かに、前記修理配線層の配線と接続して再配勝修理パタ
ーンが形成できるサービス配課が形成されていることｔ
％徴とする特許請求範囲第１項から第４項までに記載の
高密度多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073304A JPS59198747A (ja) | 1983-04-26 | 1983-04-26 | 高密度多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58073304A JPS59198747A (ja) | 1983-04-26 | 1983-04-26 | 高密度多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59198747A true JPS59198747A (ja) | 1984-11-10 |
Family
ID=13514283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073304A Pending JPS59198747A (ja) | 1983-04-26 | 1983-04-26 | 高密度多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59198747A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206367A (ja) * | 1991-10-04 | 1993-08-13 | Internatl Business Mach Corp <Ibm> | 直接配分配線システム |
| WO2009005696A1 (en) * | 2007-06-29 | 2009-01-08 | Tessera, Inc. | Multilayer wiring element having pin interface |
-
1983
- 1983-04-26 JP JP58073304A patent/JPS59198747A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206367A (ja) * | 1991-10-04 | 1993-08-13 | Internatl Business Mach Corp <Ibm> | 直接配分配線システム |
| WO2009005696A1 (en) * | 2007-06-29 | 2009-01-08 | Tessera, Inc. | Multilayer wiring element having pin interface |
| US7911805B2 (en) | 2007-06-29 | 2011-03-22 | Tessera, Inc. | Multilayer wiring element having pin interface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5414637A (en) | Intra-module spare routing for high density electronic packages | |
| US6657130B2 (en) | Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages | |
| US5262719A (en) | Test structure for multi-layer, thin-film modules | |
| US3739232A (en) | Interconnected electrical circuit board assembly and method of fabrication | |
| US8552549B2 (en) | Semiconductor device, and inspection method thereof | |
| US6214630B1 (en) | Wafer level integrated circuit structure and method of manufacturing the same | |
| US20120187401A1 (en) | Device allowing suppression of stress on chip | |
| US7243423B2 (en) | Chip package with degassing holes | |
| US11073550B1 (en) | Test vehicle for package testing | |
| US6427324B1 (en) | Inherently robust repair process for thin film circuitry using UV laser | |
| EP0374466B1 (en) | In-line process monitors for thin film wiring | |
| CN1536673A (zh) | 半导体集成电路器件 | |
| US7627796B2 (en) | Testing method for permanent electrical removal of an integrated circuit output | |
| JPS59198747A (ja) | 高密度多層配線基板 | |
| US6235544B1 (en) | Seed metal delete process for thin film repair solutions using direct UV laser | |
| KR20100104855A (ko) | 퓨즈를 포함하는 반도체 소자 패키지 | |
| CN118299368B (zh) | 一种2.5d封装测试集成电路、测试方法及封装方法 | |
| CN118299284B (zh) | 一种利用晶圆边角区域的封装测试方法 | |
| JPH0230176A (ja) | 半導体集積回路 | |
| CN218163018U (zh) | 电路板 | |
| JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
| US20220187341A1 (en) | Microelectronic test interface substrates, devices, and methods of manufacture thereof layer level test and repair on buildup redistribution layers | |
| JPS60109240A (ja) | 半導体装置およびその製造法 | |
| US7952120B2 (en) | Semiconductor device | |
| JPH02284439A (ja) | 半導体装置およびその検査方法 |