JPS59201539A - Analog-digital communication method - Google Patents

Analog-digital communication method

Info

Publication number
JPS59201539A
JPS59201539A JP7648383A JP7648383A JPS59201539A JP S59201539 A JPS59201539 A JP S59201539A JP 7648383 A JP7648383 A JP 7648383A JP 7648383 A JP7648383 A JP 7648383A JP S59201539 A JPS59201539 A JP S59201539A
Authority
JP
Japan
Prior art keywords
analog
communication method
transmitter
digital signal
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7648383A
Other languages
Japanese (ja)
Other versions
JPS6323696B2 (en
Inventor
Haruo Yamauchi
山内 治男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP7648383A priority Critical patent/JPS59201539A/en
Publication of JPS59201539A publication Critical patent/JPS59201539A/en
Publication of JPS6323696B2 publication Critical patent/JPS6323696B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G08SIGNALLING
    • G08CTRANSMISSION SYSTEMS FOR MEASURED VALUES, CONTROL OR SIMILAR SIGNALS
    • G08C19/00Electric signal transmission systems
    • G08C19/02Electric signal transmission systems in which the signal transmitted is magnitude of current or voltage

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Small-Scale Networks (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、工業計測等において、アナログ信号とディジ
タル信号とを同一の伝送路により伝送する場合に適用さ
れるアナログ中ディジタル通信方法に関するものである
[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to an analog-to-digital communication method that is applied when transmitting an analog signal and a digital signal through the same transmission path in industrial measurement, etc. .

〔従来技術〕[Prior art]

従来、工業計測においては、差圧発信器、電磁流量計等
の測定出力を遠隔地点へ伝送する場合、一般に4〜20
mA等の統一信号が用いられており、このアナログ信号
の電流値によシ測定値を示すものと々っている。
Conventionally, in industrial measurement, when transmitting the measurement output of a differential pressure transmitter, electromagnetic flow meter, etc. to a remote point, it is generally 4 to 20 minutes.
A unified signal such as mA is used, and the measured value is indicated by the current value of this analog signal.

しかし、差圧発信器、電磁流量計等は広域に分散のうえ
設置されるのが一般的であり、これらの調整および動作
状況チェック等を行なうには、係員が巡回のうえ保守、
点検作業を行なわねばならず、既存の設備を利用して遠
隔操作により、調整および動作状況チェック等をも行な
うことのできる手段の出現が要望されるに至っている。
However, differential pressure transmitters, electromagnetic flowmeters, etc. are generally installed and distributed over a wide area, and in order to adjust them and check their operating status, staff must patrol and carry out maintenance and maintenance work.
Inspection work must be carried out, and there is a growing demand for a means that can make adjustments, check operating conditions, etc. by remote control using existing equipment.

また、統一信号の受信は、監視制御盤等において集中的
に行なわれるものとなっており、こ\には、統一信号用
の伝送路が1000回線程度収容されるため、これらの
伝送路を介して遠隔操作によシ調整および動作状況のチ
ェック等を行なう場合、相手側の差圧発信器、電磁流量
計等がどこに設置されたものであるかを容易に確認でき
ることが要求されるものとなっている。
In addition, the reception of the unified signal is performed centrally at the supervisory control panel, etc., which accommodates about 1000 transmission lines for the unified signal, so it is difficult to receive the unified signal through these transmission lines. When making adjustments and checking the operating status by remote control, it is required to be able to easily confirm where the differential pressure transmitter, electromagnetic flow meter, etc. on the other side is installed. ing.

〔発明の目的および構成〕[Object and structure of the invention]

本発明は、従来のか\る要望に基づいてなされたもので
あり、差圧発振器、電磁流量計等の発信器との間におい
て、アナログ信号と重畳のうえディジタル信号の送受信
を自在にすると共に、発信器からは自己の個別コードを
含むディジタル信号を送信するものとしたアナログ−デ
ィジタル通信方法を提供する目的を有し、この目的を達
成するため、電源部から供給される電流値を伝送器によ
り変化させてアナログ信号とする通信方法において、前
記電源部の電圧をパルス状に変化させてディジタル信号
とし、該ディジタル信号を前記伝送部において受信する
と共に、前記発信器において前記アナログ信号と重畳の
うえ前記電流値を・くルス状に変化させて該発信器の個
別コードを含むディジタル信号とし、前記アナログ信号
の通ずる伝送路へ挿入された電圧降下素子の端子電圧変
化に基づき該個別コードを含むディジタル信号を受信し
、かつ、前記アナログ信号の受信を行なうことを特徴と
して構成したものである。
The present invention has been made based on the conventional demands, and enables the free transmission and reception of digital signals in addition to being superimposed on analog signals between transmitters such as differential pressure oscillators and electromagnetic flowmeters. The purpose is to provide an analog-digital communication method in which the transmitter transmits a digital signal including its own individual code.To achieve this purpose, the transmitter transmits the current value supplied from the power source. In the communication method of changing the voltage of the power supply unit into an analog signal, the voltage of the power supply unit is changed into a digital signal, the digital signal is received in the transmission unit, and the signal is superimposed with the analog signal in the transmitter. The current value is changed in a curved manner to produce a digital signal including the individual code of the oscillator, and the digital signal including the individual code is generated based on a change in the terminal voltage of a voltage drop element inserted into the transmission path through which the analog signal passes. The device is characterized in that it receives a signal and also receives the analog signal.

〔実施例〕〔Example〕

以下、実施例を示す図によって本発明の詳細な説明する
Hereinafter, the present invention will be explained in detail with reference to figures showing examples.

第1図は、全構成のブロック図であり、線路Lal、 
Lbx 〜Lan 、 Lbnからなる複数の2線式伝
送路(以下、伝送路)K対し各個に電流を供給する電源
部PSを有する腹数の通信器CB1〜CEnがコネクタ
CNを介し、選択的に着脱自在として設けであると共に
、各伝送路の他端には、差圧発信器、電磁流量計等の発
信器Tx1〜Txnが各個に接続されておジ、発信器T
XI〜Txnが電流値工を各個に制御し、アナログ信号
として伝送路へ通ずるものとなっている。
FIG. 1 is a block diagram of the entire configuration, showing the lines Lal,
A plurality of two-wire transmission lines (hereinafter referred to as transmission lines) K consisting of Lbx to Lan and Lbn are selectively connected via connectors CN to communication devices CB1 to CEn each having a power supply unit PS that supplies current to each of the two-wire transmission lines K. Transmitters Tx1 to Txn such as a differential pressure transmitter and an electromagnetic flowmeter are connected to the other end of each transmission line.
XI to Txn individually control the current value controllers and communicate them to the transmission line as analog signals.

また、通信器CEl−CEn中には、電源部PSと直列
に電圧降下素子として抵抗器RCが挿入されており、こ
れの端子電圧に基づいてアナログ信号を受信するものと
なっている。
Furthermore, a resistor RC is inserted as a voltage drop element in series with the power supply section PS in the communication devices CEl-CEn, and an analog signal is received based on the terminal voltage of the resistor RC.

たゾレ、通信器CEの電源部PSは電圧がパルス状に変
化するものとなっており、これによって線間電圧■が変
化し、ディジタル信号として送信され、発信器Txによ
り受信されるものとなっている。
The voltage of the power supply PS of the communication device CE changes in a pulsed manner, and this changes the line voltage ■, which is transmitted as a digital signal and received by the transmitter Tx. It has become.

一方、発信器Txは、ディジタル信号の受信に応じてア
ナログ信号と重畳のうえ、電流値■をノくルス状に変化
させ、ディジタル信号として送信するため、これが通信
器C”Eにおける抵抗器Bcの端子電圧変化として受信
されるものとなっている。
On the other hand, in response to the reception of the digital signal, the transmitter Tx superimposes it on the analog signal, changes the current value ■ in a loop shape, and transmits it as a digital signal. It is received as a change in the terminal voltage.

第2図は、線間電圧Vと伝送路に通ずる電流値工との時
間tに応する変化状況を示す波形図であυ、発信器Tx
の測定値に応じて定まるアナログ信号Saは、この場合
4〜20 mAの範囲にお01て変化するものとなって
いるが、通信器CEからの送信が行なわれると、ディジ
タル信号8cの期間、線間電圧■がパルス状に変化し、
これによってフラグビットBF、スタートビットB8、
第1ビットBl−第8ビツトB8が送信される。
FIG. 2 is a waveform diagram showing how the line voltage V and the current value connected to the transmission line change according to time t, υ, and the transmitter Tx.
In this case, the analog signal Sa, which is determined according to the measured value of The line voltage ■ changes in a pulse-like manner,
As a result, flag bit BF, start bit B8,
The first bit B1 to the eighth bit B8 are transmitted.

なお、各ビットは、線間電圧■の上昇により示され、フ
ラグピッ1−BFは特にノくルス幅が広く設定され、か
つ、フラグビットBFおよびスタートピッ1−B8は必
ず正方向へ変化するものとなっているが、データを示す
第1ビツトB1〜第8ピツ)Bsは、例えば、論理値″
1”のとき正方向へ変化し、論理値”0″のときには無
変化を維持するものとなっている。
Each bit is indicated by an increase in the line voltage ■, and the flag bit 1-BF is set to have a particularly wide cross pulse width, and the flag bit BF and start pitch 1-B8 always change in the positive direction. However, the first bit B1 to the eighth bit (Bs) indicating data are, for example, logical values "
When the logic value is 1'', the signal changes in the positive direction, and when the logic value is 0, it remains unchanged.

この線間電圧変化は、発信器Txにょシ検出され、これ
によってディジタル信号Scの受信が行なわれる。
This line voltage change is detected by the transmitter Tx, thereby receiving the digital signal Sc.

すると、発信器Txは、ディジタル信号Scの終了後、
一定期間t8を経てから、ディジタル信号Stの期間、
アナログ信号Saと重畳のうえ、パルス状に電流値工を
変化させ、フラグビットBF。
Then, after the end of the digital signal Sc, the transmitter Tx
After a certain period t8, the period of the digital signal St,
After being superimposed with the analog signal Sa, the current value is changed in a pulse-like manner, and the flag bit BF is set.

スター!・ピッ)Bsおよび、自己の個別コードならび
にデータを示す第1ビツトB1〜第8ビツトB8をディ
ジタル信号Scと同様に送信する。
Star! - Bs and the first bit B1 to the eighth bit B8 indicating its own individual code and data are transmitted in the same way as the digital signal Sc.

このだめ、通信器CEにおいては、抵抗器几Cの端子電
圧変化として発信器Txの個別コードを含むディジタル
信号Stが受信される。
At this point, the communication device CE receives the digital signal St containing the individual code of the transmitter Tx as a change in the terminal voltage of the resistor C.

たゾし、この例では、8ビツトからなる1バイトの送受
信のみを示したが、状況に応じ、所定数のピッ)・から
なる所望数のバイトがディジタル信号Sc、Stの各々
において送受信される。
However, in this example, only the transmission and reception of one byte consisting of 8 bits is shown, but depending on the situation, a desired number of bytes consisting of a predetermined number of bits can be transmitted and received in each of the digital signals Sc and St. .

また、各ビットの変化方向を負方向あるいは、一対の正
負双方向としても同様である。
Further, the same effect can be obtained by changing the direction of change of each bit in the negative direction or in a pair of positive and negative directions.

第3図は、通信器CDのブロック図であり、マイクロプ
ロセッサ等のプロセッサCPUcを中心とし、固定メモ
リROMc、可変メモリRAMc、キーボードKBc1
数字表示器等の表示器DP c d%DPca。
FIG. 3 is a block diagram of the communication device CD, which mainly includes a processor CPUc such as a microprocessor, a fixed memory ROMc, a variable memory RAMc, and a keyboard KBc1.
Display device such as numeric display DP c d%DPca.

ユニバーサル非同期送受信部(以下、送受信部)UAJ
%Tc、および、インターフェイスI/Fc、ならびに
アナログ・ディジタル変換器(以下、ADC)A/Dc
等が周辺に配され、母線BUcにより相互間が接続され
ており、固定メモIJROMcへ格納されたプログラム
をプロセッサCPUcが実行し、所定のデータを可変メ
モ’) RAMcヘアクセスしながら制御動作を行なう
ものとなっている。
Universal asynchronous transmitter/receiver (hereinafter referred to as transmitter/receiver) UAJ
%Tc, interface I/Fc, and analog-to-digital converter (hereinafter referred to as ADC) A/Dc
etc. are arranged around the periphery, and are connected to each other by a bus line BUc.The processor CPUc executes the program stored in the fixed memory IJROMc, and performs control operations while accessing predetermined data to the variable memory RAMc. It has become a thing.

と\においても、キーボードKBcから所望のデータを
与えれば、これに応じてプロセッサCPUcが送受信部
UARTcを制御すると共に、インターフェイスI /
 F cを介してゲートパルスPcgxを”H”(高レ
ベル)として送出するため、ANDゲートGC1がオン
と々シ、送受信部UARTcから送出されるパルス状の
出力がスイッチ回路SWcへ与えられ、第2図に示す波
形に応じてスイッチ回路SWcを駆動する。
and \, if desired data is given from the keyboard KBc, the processor CPUc controls the transmitter/receiver unit UARTc accordingly, and also controls the interface I/
In order to send out the gate pulse Pcgx as "H" (high level) via Fc, the AND gate GC1 is turned on all the time, and the pulse-like output sent from the transmitting/receiving section UARTc is given to the switch circuit SWc, and the The switch circuit SWc is driven according to the waveform shown in FIG.

すると、スイッチ回路SWcと共に電源部PSを構成す
る各々異なった電圧の局部電源ECL、Ecuが、低電
圧の局部電源ECLから高電圧の局部電源Ecuへ交互
かつパルス状に切替えられ、これらと直列に挿入された
抵抗器Rcを介し、パルス状に変化する電圧をディジタ
ル信号Scとして線路端子TI、T2間へ送出する。
Then, the local power supplies ECL and Ecu of different voltages, which constitute the power supply part PS together with the switch circuit SWc, are alternately and pulse-like switched from the low voltage local power supply ECL to the high voltage local power supply Ecu, and are connected in series with these. Via the inserted resistor Rc, a voltage that changes in a pulsed manner is sent out as a digital signal Sc between the line terminals TI and T2.

また、抵抗器Rcの端子電圧は、ディジタル信号Stの
周波数成分のみを通過させる帯域f波器等の沢波器FL
cdを介し、比較器CPcの一方の入力へ与えられてお
り、他方の入力へ与えられている基準電圧Ecsとの比
較がなされ、基準電圧Ees以上のレベルが受信出力と
して抽出されるものとなっている。
In addition, the terminal voltage of the resistor Rc is determined by a wave wave generator FL such as a band f wave generator that passes only the frequency component of the digital signal St.
CD is applied to one input of the comparator CPc, and a comparison is made with the reference voltage Ecs applied to the other input, and a level higher than the reference voltage Ees is extracted as a received output. ing.

このため、ディジクル信号Scの送信終了後、ディジタ
ル信号Stのフラグピッ1−BFを示す受信出力がイン
ターフェイスI / F cを介して与えられるのに応
じ、インターフェイスI /F cからゲートノ々ルス
Pcgzを”H11として送出し、ANDゲートGC2
をオンとすれば、スタートビットBs以降を示す受信出
力が送受信部UA、RTcへ与えられ、これの出力に応
じて表示器DPcdによる個別コードおよび受信データ
の表示が行なわれる。
Therefore, after the transmission of the digital signal Sc is completed, in response to the reception output indicating the flag pin 1-BF of the digital signal St being given via the interface I/F c, the gate signal Pcgz is sent from the interface I/F c. Send as H11, AND gate GC2
When turned on, a reception output indicating after the start bit Bs is given to the transmitter/receiver unit UA, RTc, and in accordance with this output, the individual code and reception data are displayed on the display DPcd.

一方、抵抗器IR,cの端子電圧幻5、ディジタル信号
Sc、Stの周波数成分を阻止する低域f波器等のP波
器FLcaを介し、積分回路等の平均化部AVRcへ与
えられ、こ−においてアナログ信号Saが抽出されたう
え、A、DC−A/DcKよりディジタル信号へ変換さ
れ、プロセッサCPUcへ与えられる。
On the other hand, the terminal voltage phantom 5 of the resistor IR,c is applied to the averaging unit AVRc, such as an integrating circuit, through a P-wave device FLca, such as a low-frequency f-wave device, which blocks the frequency components of the digital signals Sc, St. In this process, the analog signal Sa is extracted, and then converted into a digital signal by A and DC-A/DcK, and provided to the processor CPUc.

したがって、ADC−A/Dcの出力は、プロセッサC
PUcにより処理されたうえ、表示器DPcaへ送出さ
れるものとなり、これによってアナログ信号Saによシ
示される測定値の受信および表示が行なわれる。
Therefore, the output of ADC-A/Dc is
It is processed by PUc and then sent to display device DPca, thereby receiving and displaying the measured value indicated by analog signal Sa.

第4図は、発信器Txのブロック図であシ、第3図と同
様のプロセッサCPUt、固定メモリ几OMt。
FIG. 4 is a block diagram of the transmitter Tx, including the same processor CPUt and fixed memory OMt as in FIG.

可変メモIJ RAMt、送受信部UART t、イン
ターフェイスI/Ft等を母線BUtにょシ接続し、第
3図と同様にプロセッサCPUtが制御動作を行なうも
のとなっているが、差圧、流量等を検出するセンサSS
の出力をディジタル信号へ変換するA、DC−A/Dt
、および、これの出力をプロセッサCPUtが処理のう
え送出するディジタル信号をアナログ信号へ変換するデ
ィジタル・アナログ変換器(以下、DAC) D/At
、ならびに、ディジタルスイッチ等を用いた個別コード
設定用のアドレス設定器ASTtが設けである。
The variable memory IJ RAMt, transmitting/receiving unit UART t, interface I/Ft, etc. are connected to the bus BUt, and the processor CPUt performs control operations as in Fig. 3, but it detects differential pressure, flow rate, etc. sensor SS
A, DC-A/Dt that converts the output of
, and a digital-to-analog converter (hereinafter referred to as DAC) D/At, which processes the output of the processor CPUt and converts the digital signal into an analog signal.
, and an address setter ASTt for setting an individual code using a digital switch or the like.

また、線路端子Tlには、電源回路PStが接続され、
この場合は、線路Llから4mAの電流を取り入れ、安
定化のうえ局部電源Etとして各部へ供給していると共
に、線路La、Lb間の線間電圧は、ディジタル信号S
cの周波数成分のみを通過させる帯域P波器等のj5波
器FLtを介し、第3図と同様に比較器CPtへ与えら
れており、こNにおいて、第3図と同様に基準電圧Et
sと比較され、比較器Crtが受信出力を生じ、インタ
ーフェイスI/Ftへ与えると共に、ANDゲートGt
1を介し送受信部UARTtへ与えるものとなっている
Further, a power supply circuit PSt is connected to the line terminal Tl,
In this case, a current of 4 mA is taken from the line Ll, stabilized, and supplied to each part as a local power supply Et, and the line voltage between the lines La and Lb is determined by the digital signal S.
Similarly to FIG. 3, it is applied to the comparator CPt via a j5 wave generator FLt such as a band P wave generator that passes only the frequency component of c.
s, the comparator Crt produces a received output, which is applied to the interface I/Ft, and the AND gate Gt
1 to the transmitter/receiver unit UARTt.

このため、フラグビットBFの検出に応じてH”のゲー
トパルスPtglが送出され、ANI)ゲートGtxが
オンとなってディジタル信号SCの受信がガされ、ディ
ジタル信号Scの受信終了後、期間t8の経過に応じ、
プロセッサCPUtがインターフェイスI / F t
を介しnHHのゲートノくルスPtg2を送出すると共
に、送受信部UA1%Ttを制御すれば、オンとなった
ANDゲートGtzを介し、・<ルス状に正方向へ変化
する送信データが送出され、加算器ADD tの一方の
入力へ与えられる。
Therefore, in response to the detection of the flag bit BF, an H'' gate pulse Ptgl is sent out, the ANI) gate Gtx is turned on, and the reception of the digital signal SC is stopped. Depending on the progress,
Processor CPUt is interface I/Ft
At the same time as transmitting the nHH gate pulse Ptg2 through is applied to one input of the device ADD t.

たゾし、この際、プロセッサCPUがアドレス設定器A
STtの出力に基づき、送受信部UARTtへ個別コー
ドも与えるため、送信データ中には個別コードが含まれ
るものとなる。
At this time, the processor CPU uses the address setting device A.
Based on the output of STt, an individual code is also given to the transmitter/receiver unit UARTt, so the individual code is included in the transmitted data.

なお、加算器ADDtの他方の入力には、センサSSに
よる測定値に応じたアナログ信号が定常的に与えられて
おり、ゲートパルスPtgzが生じないときは、])A
C,D/Atの出力のみが電流制御部CCtへ与えられ
、これには、測定値に応じた値の電流がアナログ信号S
aとして通ずるのに対し、ゲートパルスPtgsが生じ
かつ送信データが送受信部UA几Ttから送出されNば
、加算器ADDtにおいて副入力の加算がなせれるため
、アナログ信号Saと重畳のうえ、電流制御部CCtに
通ずる電流がパルス状に正方向へ変化し、ディジタル信
号Stとして送信される。
Note that the other input of the adder ADDt is constantly given an analog signal according to the measured value by the sensor SS, and when the gate pulse Ptgz is not generated, ])A
Only the outputs of C and D/At are given to the current control section CCt, which receives a current of a value corresponding to the measured value by analog signal S.
On the other hand, if the gate pulse Ptgs is generated and the transmission data is sent out from the transmitter/receiver unit UA Tt, the sub-inputs can be added in the adder ADDt. The current flowing through section CCt changes in the positive direction in a pulsed manner and is transmitted as a digital signal St.

たゾし、アナログ信号Saの値とディジタル信号Stの
データとをプロセッサCPUtL/rcおいて加算のう
え、DAC−D/Atから送出するものとしても同様で
ある。
Similarly, the value of the analog signal Sa and the data of the digital signal St may be added in the processor CPUtL/rc and then sent out from the DAC-D/At.

また、発信器Txは、EAROM等の不運発性メモリを
有し、必要とするデータをこれへ格納するものとなって
おり、電源断が生じてもこれらのデータは保持されるも
のとなっている。
In addition, the transmitter Tx has an accidental memory such as EAROM, in which necessary data is stored, and this data is retained even if the power is cut off. There is.

第5図は、電流制御部CCtの回路図であシ、抵抗5’
RalおよびコンデンサC11による雑音除去用の低域
r波器を介する加算器ADDからの出力は、差動増幅器
Allにより増幅されたうえ、電界効果形等のトランジ
スタQ11の内部インピーダンスを制御しておシ、これ
によって定まる電流を抵抗6几12. Rxsを経て通
ずるものとしている。
FIG. 5 is a circuit diagram of the current control section CCt, and the resistor 5'
The output from the adder ADD is passed through a low-frequency r-wave filter for noise removal using Ral and a capacitor C11, and is amplified by a differential amplifier All. , the current determined by this is connected to 6 resistors and 12. It is assumed that communication is via Rxs.

たゾし、抵抗器R1aの端子電圧が抵抗6几14を介し
、差動増幅器Altへ負帰還きれており、加算器ADD
tの出力値に応する電流値を保つものとなっている。
However, the terminal voltage of the resistor R1a is negatively fed back to the differential amplifier Alt through the resistor 6 14, and the adder ADD
The current value is maintained in accordance with the output value of t.

したがって、所望のデータ送受信を発信器Txと行なう
ことが自在となシ、個別コードによシ発信器Txの設置
部位を確認後、発信器Txの可変メモlJRAMt中へ
格納されている各種調整値、設定値等の更新が遠隔操作
により可能になると共に、発信器Txの動作状況を遠隔
チェックすることが可能となるうえ、従来からの設備に
若干の追加を行なうのみにより目的を達することができ
る。
Therefore, it is possible to freely transmit and receive desired data to and from the transmitter Tx.After checking the installation location of the transmitter Tx using the individual code, various adjustment values stored in the variable memory lJRAMt of the transmitter Tx can be set. , setting values, etc. can be updated by remote control, the operating status of the transmitter Tx can be checked remotely, and the objective can be achieved with only a few additions to conventional equipment. .

たゾし、第1図および第4図において、発信器Tx用の
電源を別途の線路によシ供給するものとしてもよく、第
2図においては、各バイト毎にバリテイチェツク用のビ
ットを付加し、あるいは、特定のバイトに個別コードを
割当てるものとして同様であり、第3図乃至第5図の構
成は、状況に応じて選定が任意である等、種々の変形が
自在である。
However, in FIGS. 1 and 4, the power supply for the oscillator Tx may be supplied to a separate line, and in FIG. 2, a bit for validity check is provided for each byte. The configurations shown in FIGS. 3 to 5 can be modified in various ways depending on the situation.

〔発明の効果〕〔Effect of the invention〕

以上の説明によシ明らかなとおシ本発明によれは、既存
の設備を大幅に変更すること々く、差圧発信器、電磁流
量計等の発信器とデータの送受信が自在となり、かつ、
発信器の設置部位確認が確実じ行なえるうえ、アナログ
信号の受信がディジタル信号の送受信と無関係に行なえ
るため、各種発信器の遠隔調整および動作状況監視上、
顕著な効果が得られる。
As is clear from the above explanation, according to the present invention, data can be freely transmitted and received with transmitters such as differential pressure transmitters and electromagnetic flowmeters without significantly changing existing equipment, and
In addition to being able to reliably confirm the location where the transmitter is installed, analog signals can be received independently of digital signal transmission and reception, making it useful for remote adjustment and operation status monitoring of various transmitters.
Remarkable effects can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の実施例を示し、第1図は全構成のブロック
図、第2図は線間電圧および電流値の波形図、第3図は
通信器のブロック図、第4図は発信器のブロック図、第
5図は第4図における電流制御部の回路図である。 TX1〜TXn11#l111発信器、p S@* *
 *電源部、Lax、 Lbl−Lan、 Lbn e
 @* e線路、CE ]〜CEn拳・・・通信器、■
・・・・電流値、■・・・φ線間電圧、Rc・・・・抵
抗器(重圧降下素子)、Sa瞭・・・アナログ信号、S
c、St・・・・ディジタル信号、CPUc、CPUt
 −−−ψプロセッサ、ROMc%ROMt −@−・
固定メモリ、RAMc。 RAM t・・・・可変メモリ、UA几Tc、UAR,
Tt・・・・送受信部、KBc・・・・千−ボード、D
PcaDPcd・・争・表示器、I/Fc、I/Ft・
・串−インターフェイス、FLcd、FLca、FLt
 −−−・f波器、CPc、CPt −−−−比較器、
Ecs。 Ets・・・・基準電圧、CC1・・・・電流制御部、
ECL、 ECLI * ・e *局部電源、D/At
−−・・DA、C(ディジタル・アナログ変換器)、A
STt・・Φ・アドレス設定器、SWc、 S’Wt 
−−・・スイッチ回路、Ct・・慟eコンデンサ、A/
Dc −・・・ADC(アナログ・ディジタル変換器)
。 特許出願人   山武l・ネウエル株式会社代理人 山
川政樹(ほか1名)
The figures show an embodiment of the present invention, in which Figure 1 is a block diagram of the entire configuration, Figure 2 is a waveform diagram of line voltage and current values, Figure 3 is a block diagram of a communication device, and Figure 4 is a transmitter. FIG. 5 is a circuit diagram of the current control section in FIG. 4. TX1~TXn11#l111 transmitter, p S@* *
*Power supply section, Lax, Lbl-Lan, Lbn e
@*e track, CE]~CEn fist...communication device,■
...Current value, ■...φ line voltage, Rc...Resistor (heavy pressure drop element), Sa...Analog signal, S
c, St...Digital signal, CPUc, CPUt
---ψ processor, ROMc%ROMt -@-・
Fixed memory, RAMc. RAM t...variable memory, UA Tc, UAR,
Tt...transmitter/receiver section, KBc...1,000-board, D
PcaDPcd・Dispute・Display device, I/Fc, I/Ft・
・Skewer-interface, FLcd, FLca, FLt
---・F wave device, CPc, CPt ----- Comparator,
Ecs. Ets...Reference voltage, CC1...Current control section,
ECL, ECLI * ・e *Local power supply, D/At
---DA, C (digital-to-analog converter), A
STt...Φ・Address setter, SWc, S'Wt
--...Switch circuit, Ct...Ce capacitor, A/
Dc - ADC (analog-digital converter)
. Patent applicant: Yamatake L. Newell Co., Ltd. Agent: Masaki Yamakawa (and one other person)

Claims (6)

【特許請求の範囲】[Claims] (1)電源部から供給される電流値を発信器によ)変化
させてアナログ信号とする通信方法において、前記電源
部の電圧をパルス状に変化させてディジクル信号とし、
該ディジタル信号を前記伝送部において受信すると共に
、前記発信器において前記アナログ信号と重畳のうえ前
記電流値をパルス状に変化させて該発信器の個別コード
を含むディジタル信号とし、前記アナログ信号の通ずる
伝送路へ挿入された電圧降下素子の端子電圧変化に基づ
き該個別コードを含むディジタル信号を受信し、かつ、
前記アナログ信号の受信を行なうことを特徴とするアナ
ログ・ディジタル通信方法。
(1) In a communication method in which a current value supplied from a power supply unit is changed (by an oscillator) to produce an analog signal, the voltage of the power supply unit is varied in a pulse form to produce a digital signal;
The digital signal is received in the transmission unit, and the transmitter superimposes the digital signal on the analog signal and changes the current value in a pulse form to generate a digital signal including an individual code of the transmitter, and the analog signal is transmitted. receiving a digital signal including the individual code based on a change in the terminal voltage of a voltage drop element inserted into the transmission path, and
An analog/digital communication method characterized by receiving the analog signal.
(2)伝送路として2線式伝送路を用いると共に、電源
部から供給される電流を電源とする発信器を用いたこと
を特徴とする特許請求の範囲第1項記載のアナログ・デ
ィジタル通信方法。
(2) The analog/digital communication method according to claim 1, characterized in that a two-wire transmission line is used as the transmission line, and an oscillator whose power source is a current supplied from a power supply unit is used. .
(3)電圧降下素子として抵抗器を用いたことを特徴と
する特許請求の範囲第1項記載のアナログ・ディジタル
通信方法。
(3) The analog/digital communication method according to claim 1, characterized in that a resistor is used as the voltage drop element.
(4)プログラムを実行するプロセッサにより制御され
る発信器を用いたことを特徴とする特許請求の範囲第1
項記載のアナログ・ディジタル通信方法。
(4) Claim 1, characterized in that it uses a transmitter controlled by a processor that executes a program.
Analog/digital communication method described in Section 1.
(5)各々異なった電圧の局部電源を備え、該各局都電
源の切替えによりパルス状に電圧を変化させる電源部を
用いることを特徴とする特許請求の範囲第1項記載のア
ナログ・ディジタル通信方法。
(5) The analog/digital communication method according to claim 1, characterized in that a power supply unit is provided with local power supplies of different voltages and changes the voltage in a pulse-like manner by switching between the local power supplies. .
(6)アドレス設定器によシ設定された個別コードを含
むディジタル信号を送信する発信器を用いたことを特徴
とする特許請求の範囲第1項記載のアナ     ′ロ
グ・ディジタル通信方法。
(6) The analog/digital communication method according to claim 1, which uses a transmitter that transmits a digital signal containing an individual code set by an address setting device.
JP7648383A 1983-04-30 1983-04-30 Analog-digital communication method Granted JPS59201539A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7648383A JPS59201539A (en) 1983-04-30 1983-04-30 Analog-digital communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7648383A JPS59201539A (en) 1983-04-30 1983-04-30 Analog-digital communication method

Publications (2)

Publication Number Publication Date
JPS59201539A true JPS59201539A (en) 1984-11-15
JPS6323696B2 JPS6323696B2 (en) 1988-05-17

Family

ID=13606443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7648383A Granted JPS59201539A (en) 1983-04-30 1983-04-30 Analog-digital communication method

Country Status (1)

Country Link
JP (1) JPS59201539A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437230A (en) * 1990-06-01 1992-02-07 Yamatake Honeywell Co Ltd Communication equipment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5290055U (en) * 1975-12-27 1977-07-05
JPS5652958A (en) * 1979-10-06 1981-05-12 Meisei Electric Co Ltd Control signal transmission system of key telephone system
JPS5848198A (en) * 1981-09-16 1983-03-22 株式会社東芝 Two-wire transmitter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5290055U (en) * 1975-12-27 1977-07-05
JPS5652958A (en) * 1979-10-06 1981-05-12 Meisei Electric Co Ltd Control signal transmission system of key telephone system
JPS5848198A (en) * 1981-09-16 1983-03-22 株式会社東芝 Two-wire transmitter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437230A (en) * 1990-06-01 1992-02-07 Yamatake Honeywell Co Ltd Communication equipment

Also Published As

Publication number Publication date
JPS6323696B2 (en) 1988-05-17

Similar Documents

Publication Publication Date Title
US4806905A (en) Transmitter for transmitting on a two-wire transmitting line
JPH0467817B2 (en)
CN111464211A (en) Direct current carrier bidirectional communication interface circuit system
JPH0431614B2 (en)
US7937516B2 (en) Integrated circuit with LIN-protocol transmission
JPS59201535A (en) Method and apparatus of analog-digital communication
JPS59201537A (en) Analog-digital communication device
CN110752864A (en) Communication interface circuit based on power cord
JPH0532800B2 (en)
JPS6323695B2 (en)
JPS6323696B2 (en)
CA1293787C (en) Sensor output transmission system
RU2642400C1 (en) Industrial controller
JPS6323693B2 (en)
JPH01302928A (en) Analogue-digital communication method and its equipment
US4797669A (en) Receiver
JPS59201540A (en) Analog-digital communication method
EP0262658B1 (en) Two-wire signal transmission system
JPS6323698B2 (en)
CN223956014U (en) High-voltage signal generator circuit system
JPH0363879B2 (en)
RU78021U1 (en) SYNCHRONOUS MULTIPLEXOR WITH FIBER OPTICAL INTERFACE FOR NETWORK JOINTS OF DIGITAL ATS AND SUBSCRIBER DIGITAL HUBS
CN111208358A (en) Asymmetric high-voltage pulse signal electronic receiver with digital display
JPS63106898A (en) Receiver
JPS61109335A (en) Communication equipment