JPS59201566A - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JPS59201566A JPS59201566A JP58075250A JP7525083A JPS59201566A JP S59201566 A JPS59201566 A JP S59201566A JP 58075250 A JP58075250 A JP 58075250A JP 7525083 A JP7525083 A JP 7525083A JP S59201566 A JPS59201566 A JP S59201566A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- value
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
- H04L27/3809—Amplitude regulation arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
器における自動利得制御回路（以下， ＡＧＣ回路と略
称する）に関する。
称する）に関する。
この種のＡＧＣ回路の制御法としては、復調後のベース
バンド信号処理によるものが提案されている（特願昭５
７−１４８５２６号）。しかしこの方式では、後述する
ように、ＤＣ（直流）結合処理であるため回路が複雑と
なり、ＤＣドラフト等の問題が生じて安定性に欠けると
いう問題点がある。
バンド信号処理によるものが提案されている（特願昭５
７−１４８５２６号）。しかしこの方式では、後述する
ように、ＤＣ（直流）結合処理であるため回路が複雑と
なり、ＤＣドラフト等の問題が生じて安定性に欠けると
いう問題点がある。
本発明はこのような問題点を解消して構成簡単且つ安定
なＡＧＣ回路を提供することを目的とする、以下に図面
を参照して詳細に説明する。
なＡＧＣ回路を提供することを目的とする、以下に図面
を参照して詳細に説明する。
第１図（ａ） 、 （ｂ） 、 （Ｃ）は上記例のうち
特に６４値直交振幅変調方式の動作原理を示す。以下の
説明は直交する２つのチャンネルＰ、Ｑのどちらにも共
通のものである。
特に６４値直交振幅変調方式の動作原理を示す。以下の
説明は直交する２つのチャンネルＰ、Ｑのどちらにも共
通のものである。
第１図（ａ）は再生搬送波により復調された８値のベー
スバンド信号である。８値ベ一スバンド信号はＸｌを中
心に折り返しをする全波整流回路により第１図（１〕）
の如く４値付号となり、さらにＸ２を中心に折シ返しを
する全波整流回路により第１図（ｃ）の如く最終的に２
値付号となり、ＤＣ結合のま寸で識別器へ接続される。
スバンド信号である。８値ベ一スバンド信号はＸｌを中
心に折り返しをする全波整流回路により第１図（１〕）
の如く４値付号となり、さらにＸ２を中心に折シ返しを
する全波整流回路により第１図（ｃ）の如く最終的に２
値付号となり、ＤＣ結合のま寸で識別器へ接続される。
今、入力レベルが太きくなったとすると、信号■〜■は
矢印の方向へ移行する。この時のＸＩ ＋ Ｘ２
＋ ｘ３ １ Ｘ４ ＋ Ｘ５に各々閾値を設定する
識別器における■、・、■の識別出力を第２図（ａ）に
示す。次に、レベルが小さくなった場合の識別出力を第
２図（ｂ）に示す。ＡＧＣ制御信号とするためには、振
幅の変化の方向により■、・・、■のいずれの信号レベ
ルにおいても、同一極性の電圧を発生することが必要で
あり、この場合Ｘ２ ＋ ｘ３ ＋ Ｘ４ ＋ Ｘ
５の排他的論理和Ａ父”Ｘ２■Ｘ３■Ｘ４■Ｘ５ をとることによシ上記の制御信号が得られる。
矢印の方向へ移行する。この時のＸＩ ＋ Ｘ２
＋ ｘ３ １ Ｘ４ ＋ Ｘ５に各々閾値を設定する
識別器における■、・、■の識別出力を第２図（ａ）に
示す。次に、レベルが小さくなった場合の識別出力を第
２図（ｂ）に示す。ＡＧＣ制御信号とするためには、振
幅の変化の方向により■、・・、■のいずれの信号レベ
ルにおいても、同一極性の電圧を発生することが必要で
あり、この場合Ｘ２ ＋ ｘ３ ＋ Ｘ４ ＋ Ｘ
５の排他的論理和Ａ父”Ｘ２■Ｘ３■Ｘ４■Ｘ５ をとることによシ上記の制御信号が得られる。
しかしながらこの様なりＣ結合によるＡ、ＧＣ回路では
ＤＣドリフト等の対策が必要となり１回路が複雑となる
。
ＤＣドリフト等の対策が必要となり１回路が複雑となる
。
これに対し２本発明は全波整流により最終的に得られる
２値付号をＡＣ（交流）結合によシ識別器へ接続するこ
とにより、上記欠点を除去しようとするものである。
２値付号をＡＣ（交流）結合によシ識別器へ接続するこ
とにより、上記欠点を除去しようとするものである。
本発明の動作原理を第３図に示す。
第３図（ａ）は８値のベースバンド信号であＩ） ＋Ｘ
１を中心に折シ返しをする全波整流器により４値付号と
なシ、さらにｘ２を中心に折シ返しをする全波整流器に
より最終的に２値付号となｐ、ＡＣ結合により識別器へ
接続される。
１を中心に折シ返しをする全波整流器により４値付号と
なシ、さらにｘ２を中心に折シ返しをする全波整流器に
より最終的に２値付号となｐ、ＡＣ結合により識別器へ
接続される。
さて、入力レベルが大きくなると、信号■〜■は矢印の
方向へ移行する。この際注意しなければならないことは
、第３図（Ｃ）の２値付号における各信号の変化方向が
上記したＤＣ結合時とは異なることである。
方向へ移行する。この際注意しなければならないことは
、第３図（Ｃ）の２値付号における各信号の変化方向が
上記したＤＣ結合時とは異なることである。
入力レベルが大きくなった場合と、小さくなった場合の
Ｘ１〜Ｘ５の識別出力を第４図（ａ） 、 （ｂ）にそ
れぞれ示す。図より明らかなように、この場合Ｘ４ と
Ｘ５の排油的論理和 ＡＸ＝ｘ４■Ｘ５ をとることによりＡＧＣ制御信号が得られる。
Ｘ１〜Ｘ５の識別出力を第４図（ａ） 、 （ｂ）にそ
れぞれ示す。図より明らかなように、この場合Ｘ４ と
Ｘ５の排油的論理和 ＡＸ＝ｘ４■Ｘ５ をとることによりＡＧＣ制御信号が得られる。
本発明の一実施例を第５図に示す。
■は可変利得回路、２は信号分岐回路、３，４は位相検
波器、５は電圧制御発振器、６は信号分岐回路、７はπ
／２移相器、８，９は８値化号から４値付号を作り出す
全波整流回路、 Ｉ Ｏ、’＋ ］は４値信号から２値
付号を作り出す全波整流回路。
波器、５は電圧制御発振器、６は信号分岐回路、７はπ
／２移相器、８，９は８値化号から４値付号を作り出す
全波整流回路、 Ｉ Ｏ、’＋ ］は４値信号から２値
付号を作り出す全波整流回路。
１２〜１５は２値付号の各レベルに閾値を設定する識別
器、 ］ ６ 、１．７は排他的論理和演算回路。
器、 ］ ６ 、１．７は排他的論理和演算回路。
１８は加算回路である。
この回路は次のように動作する。
ＩＦ帯６４値直交振幅変調波は、可変利得回路１を経て
信号分岐回路２へ入る。分岐回路２の一方の出力信号は
、自動位相制御信号により制御される電圧制御発振器５
に接続された信号分岐回路６の一方の出力信号によ逆位
相検波器３において同期検波され、Ｐチャンネル（以下
、Ｐ−ｃｈと呼ぶ）の８値ベ一スバンド信号が得られる
。同様にして。
信号分岐回路２へ入る。分岐回路２の一方の出力信号は
、自動位相制御信号により制御される電圧制御発振器５
に接続された信号分岐回路６の一方の出力信号によ逆位
相検波器３において同期検波され、Ｐチャンネル（以下
、Ｐ−ｃｈと呼ぶ）の８値ベ一スバンド信号が得られる
。同様にして。
信号分岐回路６の他方の出力信号がπ／２移相器７によ
る位相推移された信号により位相検波器４において同期
検波され、Ｑチャンネル（以下、 Ｑ−ｃｈと呼ぶ）の
８値ベ一スバンド信号が得られる。
る位相推移された信号により位相検波器４において同期
検波され、Ｑチャンネル（以下、 Ｑ−ｃｈと呼ぶ）の
８値ベ一スバンド信号が得られる。
Ｐ−ｃｈｓ値ベースバンド信号は、全波整流イ：う８に
おいて８値化号の振幅の中央値Ｘｌで折り返されて４値
付号となる。この４値付号は、４値付号の振幅の中央値
Ｘ２で折シ返す全波整流器１０により２値付号となる。
おいて８値化号の振幅の中央値Ｘｌで折り返されて４値
付号となる。この４値付号は、４値付号の振幅の中央値
Ｘ２で折シ返す全波整流器１０により２値付号となる。
更にこの２値付号は交流結合器Ｉ９を通し、２値付号の
一ヒのレベルと下のレベルにそれぞれ閾値を有する識別
器１２．識別器１４において識別され、それぞれ出力Ｘ
４＋Ｘ５となる。この出力Ｘ４＋Ｘ５は演算回路１６に
おいて排他的論理和がとられ、 Ｐ−ｃｈの自動利得制
御信号が得られる。同様にして、演算回路１７において
Ｑ−ｃｈの自動利得制御信号が得られ、これら演算回路
１．６ 、１７の出力信号を加算回路Ｉ８にて加算した
出力信号により可変利得回路１を制御し、ベースバンド
信号の振幅値を一定に保つことができる。
一ヒのレベルと下のレベルにそれぞれ閾値を有する識別
器１２．識別器１４において識別され、それぞれ出力Ｘ
４＋Ｘ５となる。この出力Ｘ４＋Ｘ５は演算回路１６に
おいて排他的論理和がとられ、 Ｐ−ｃｈの自動利得制
御信号が得られる。同様にして、演算回路１７において
Ｑ−ｃｈの自動利得制御信号が得られ、これら演算回路
１．６ 、１７の出力信号を加算回路Ｉ８にて加算した
出力信号により可変利得回路１を制御し、ベースバンド
信号の振幅値を一定に保つことができる。
以上述べた様に１本発明によると６４値直交振幅変調方
式の復調器において非常に構成の簡単なしかも安定に動
作するＡＧＣ回路が得られる。
式の復調器において非常に構成の簡単なしかも安定に動
作するＡＧＣ回路が得られる。
第１図（ａ） 、 （ｂ） 、 （ｃ）はそれぞれ、最
近提案された自動利得制御回路の動作原理を説明するた
めの図。 第２図（ａ） 、 （ｂ）はそれぞれ、第１図の例の信
号と識別出力の関係を示ンした図、第３図（ａ） 、
（ｂ） 、 （ｃ）はそれぞれ１本発明の動作原理を説
明するだめの図。 第４図（ａ） 、 （ｂ）はそれぞれ１本発明における
信号と識別出力の関係を示しだ図、第５図は本発明の一
実施例のプロ、り構成図。 図中、１は可変利得回路、２，６は信号２分岐回路、３
，４は位相検波器、５は電圧制御発振器。 ７はπ／２移相器、８，９，１０．１１は全波整流器、
１９．２０はＡＣ結合器、１２，１３，１４゜１５は識
別器、１６．１７は排他的論理和演算回路、１８は加算
回路。
近提案された自動利得制御回路の動作原理を説明するた
めの図。 第２図（ａ） 、 （ｂ）はそれぞれ、第１図の例の信
号と識別出力の関係を示ンした図、第３図（ａ） 、
（ｂ） 、 （ｃ）はそれぞれ１本発明の動作原理を説
明するだめの図。 第４図（ａ） 、 （ｂ）はそれぞれ１本発明における
信号と識別出力の関係を示しだ図、第５図は本発明の一
実施例のプロ、り構成図。 図中、１は可変利得回路、２，６は信号２分岐回路、３
，４は位相検波器、５は電圧制御発振器。 ７はπ／２移相器、８，９，１０．１１は全波整流器、
１９．２０はＡＣ結合器、１２，１３，１４゜１５は識
別器、１６．１７は排他的論理和演算回路、１８は加算
回路。
Claims (1)
- ■）６４値直交振幅変調方式の受信側で用いられる復調
器において、ＩＦ入力信号に接続される可変利得回路と
、該可変利得回路に接続され上記ＩＦ倍信号２分する第
１の分岐回路と、自動位相制御信号で制御される電圧制
御発尿器と、該電圧制御発振器の出力信号を２分する第
２の分岐回路と、該第２の分岐回路の一方の出力をπ／
２ （ｒａｄ）位相推移さぜる移相器と、前記第１の分
岐回路の一方の出力信号と前記第２の分岐回路の他方の
出力信号とを入力として８値ベ一スバンド信号を復調す
る第１の位相検波器と、前記第１の分岐回路の他方の出
力信号と前記π／２移相器の出力信号とを入力として８
値ベ一スバンド信号を復調する第２の位相検波器とを有
し、これら第１及び第２の位相検波器にはそれぞれ、前
記８値付号の振幅の中央値に対して折り返す第１の全’
Ｇ整流器と、該第１の全波整流器により得られた４値侶
弓を入力信号として４値付号の振幅の中央値に対して折
り返す第２の全波整流器と、該第２の全波整流器と交流
的結合により接続され、その２値の出カイ８＋３の上の
信号レベルに閾値を有する第１の識別ｚ：）及び該２値
の信号の下の信月レベルに閾値を有する第２の識別器と
、該第１．第２の識別器の出力信号の排他的論理和をと
る演算回路とから成る回路を接続し、更にこれら２つの
演算回路の出カイ菖号の和をとる加算回路を備え、該加
算回路の出力信号によりベースバンド信号の振幅値が一
定となるように前記可変利得回路を制御することを特徴
とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075250A JPS59201566A (ja) | 1983-04-28 | 1983-04-28 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075250A JPS59201566A (ja) | 1983-04-28 | 1983-04-28 | 自動利得制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201566A true JPS59201566A (ja) | 1984-11-15 |
Family
ID=13570785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075250A Pending JPS59201566A (ja) | 1983-04-28 | 1983-04-28 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201566A (ja) |
-
1983
- 1983-04-28 JP JP58075250A patent/JPS59201566A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4290140A (en) | Combined coherent frequency and phase shift keying modulation system | |
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| EP0141422A2 (en) | Frequency detector | |
| CA1241068A (en) | Carrier recovery circuit | |
| US4458356A (en) | Carrier recovery circuit | |
| US3792364A (en) | Method and apparatus for detecting absolute value amplitude of am suppressed carrier signals | |
| EP0106163B1 (en) | 8-phase phase-shift keying demodulator | |
| CA1183221A (en) | Carrier recovery arrangement for sixteen-state amplitude and phase modulation and receiving system for digital data, comprising such an arrangement | |
| US4549142A (en) | Phase demodulator including variable phase shifter for controlling reference carrier | |
| EP0484914A2 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| EP0252500A2 (en) | 8-Phase phase-shift keying demodulator | |
| JPS5918900B2 (ja) | 復調装置 | |
| EP0083236B1 (en) | Carrier recovery circuit | |
| US5675284A (en) | Frequency lock indicator for FPLL demodulated signal having a pilot | |
| JPS59201565A (ja) | 自動利得制御回路 | |
| US3821481A (en) | Three channel psk data modem apparatus | |
| JPS6365263B2 (ja) | ||
| JPS61198849A (ja) | 選択制御搬送波再生方式 | |
| US5668498A (en) | Controlling FPLL polarity using pilot signal and polarity inverter | |
| JPH0519349B2 (ja) | ||
| JPS6339240A (ja) | 符号化変調回路 | |
| GB2124046A (en) | Data demodulator for a direct frequency modulated signal | |
| JPH0366244A (ja) | 復調装置 | |
| JPH02284552A (ja) | 復調器 | |
| JPS60189354A (ja) | 通信方式 |