JPS59201677A - スイツチングレギユレ−タ - Google Patents
スイツチングレギユレ−タInfo
- Publication number
- JPS59201677A JPS59201677A JP7639783A JP7639783A JPS59201677A JP S59201677 A JPS59201677 A JP S59201677A JP 7639783 A JP7639783 A JP 7639783A JP 7639783 A JP7639783 A JP 7639783A JP S59201677 A JPS59201677 A JP S59201677A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- control pulse
- transistor
- output voltage
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、負荷への出力電圧の供給を制御するスイッチ
ングトランジスタを有するスイッチングレギュレータに
係り、特には降圧用と昇圧用にそれぞれ少な（とも２個
のスイッチングトランジスタを有するスイッチングレギ
ュレータに関する。
ングトランジスタを有するスイッチングレギュレータに
係り、特には降圧用と昇圧用にそれぞれ少な（とも２個
のスイッチングトランジスタを有するスイッチングレギ
ュレータに関する。
〈従来技術〉
従来のこの種のスイッチングレギュレータには第１図に
示すものがある。このスイッチングレギュレータＳＲＯ
は、負荷ＲＬへの出力電圧Ｅｏを降圧させるための降圧
部Ａと、出力電圧Ｅｏを昇圧させるための昇圧部Ｂとを
備えてなるものである。このようなスイッチングレギュ
レータ５ｌｔｏは、例えはＶＴＲ（ビデオテープレコー
ダ）のモータ駆動電源のように、負荷に対し、出力電圧
を数ボルトから１０数ボルトまでの間のように広い範囲
に亘って変化させて供給する必要かある場合に好適して
使用される。ところで、従来ては、第１図に示すように
、昇圧部Ｉ３て負荷に対し供給される出力電圧の最大値
を越える値にまで電源電圧を昇圧しておき、降圧部Ａで
は、昇圧された電源電圧を適宜降圧して負荷ＲＬに出力
電圧を与えるようにしている。ここで、降・昇圧部Ａ、
Ｂはそれぞれ、第１、第２スイッチングトランジスタＱ
＋ 、Ｑ２を有し、各スイッチングトランジスタＱ＋
、Ｑ２のスイッチング動作を制御するだめの制御パルス
を発生する制御パルス発生回路Ｐ１＋Ｐ２をそれぞれ有
している。
示すものがある。このスイッチングレギュレータＳＲＯ
は、負荷ＲＬへの出力電圧Ｅｏを降圧させるための降圧
部Ａと、出力電圧Ｅｏを昇圧させるための昇圧部Ｂとを
備えてなるものである。このようなスイッチングレギュ
レータ５ｌｔｏは、例えはＶＴＲ（ビデオテープレコー
ダ）のモータ駆動電源のように、負荷に対し、出力電圧
を数ボルトから１０数ボルトまでの間のように広い範囲
に亘って変化させて供給する必要かある場合に好適して
使用される。ところで、従来ては、第１図に示すように
、昇圧部Ｉ３て負荷に対し供給される出力電圧の最大値
を越える値にまで電源電圧を昇圧しておき、降圧部Ａで
は、昇圧された電源電圧を適宜降圧して負荷ＲＬに出力
電圧を与えるようにしている。ここで、降・昇圧部Ａ、
Ｂはそれぞれ、第１、第２スイッチングトランジスタＱ
＋ 、Ｑ２を有し、各スイッチングトランジスタＱ＋
、Ｑ２のスイッチング動作を制御するだめの制御パルス
を発生する制御パルス発生回路Ｐ１＋Ｐ２をそれぞれ有
している。
ところか、このようなものでは、降・昇圧部Ａ。
Ｂか共に動作する場合の効率が特に低くなり、電力損失
が大となるばかりでなく、制御パルス回路か少なくとも
２回路必要となって製造コストが高くつくものとなって
いる。
が大となるばかりでなく、制御パルス回路か少なくとも
２回路必要となって製造コストが高くつくものとなって
いる。
〈目 的〉
本発明は、効率良く降・昇圧部を動作させて電力損失を
軽減させるとともに、製造コストも安（て済むようにす
ることを目的とする。
軽減させるとともに、製造コストも安（て済むようにす
ることを目的とする。
〈実施例〉
以下、本発明を図面に示す実施例に基ついて詳細に説明
する。
する。
第２図は、この実施例の全体の回路図である。
この実施例のスイッチングレギュレータＳＲ，は、この
スイッチングレギュレータｌ、を降圧型として動作させ
るための第１スイツチングトランジスタＱ１と、昇圧型
として動作させるための第２スイツチングトランジスタ
Ｑ２と、前記両スイッチングトランジスタＱ＋ 、Ｑ２
を動作制御するための制御パルスを発生する制御パルス
発生回路Ｐとを備える。
スイッチングレギュレータｌ、を降圧型として動作させ
るための第１スイツチングトランジスタＱ１と、昇圧型
として動作させるための第２スイツチングトランジスタ
Ｑ２と、前記両スイッチングトランジスタＱ＋ 、Ｑ２
を動作制御するための制御パルスを発生する制御パルス
発生回路Ｐとを備える。
このスイッチングレギュレータＳＲ４は、電源電［Ｅ
Ｖｃｃと負荷ＲＬへの出力電圧Ｅｏとの大小を比較する
回路としての比較用トランジスタＱ４を有している。こ
の比較用トランジスタＱ４は、電源電ＩＥＶＣＣが出力
電圧Ｅｏよりも犬でかつ両電田差ΔＥが所定値（例えは
１〜２ポル））Ｊ２１上であるときはオフし、両電圧差
６Ｅが所定値未満かもしくは電源電５４’−Ｖｃｃが出
力電圧Ｅｏより以下であるときはオンするようになって
いる。制御パルス発生回路Ｐは、負荷ＲＬへの出力電圧
Ｉ九を検知するとともに、出力電圧Ｅ。
Ｖｃｃと負荷ＲＬへの出力電圧Ｅｏとの大小を比較する
回路としての比較用トランジスタＱ４を有している。こ
の比較用トランジスタＱ４は、電源電ＩＥＶＣＣが出力
電圧Ｅｏよりも犬でかつ両電田差ΔＥが所定値（例えは
１〜２ポル））Ｊ２１上であるときはオフし、両電圧差
６Ｅが所定値未満かもしくは電源電５４’−Ｖｃｃが出
力電圧Ｅｏより以下であるときはオンするようになって
いる。制御パルス発生回路Ｐは、負荷ＲＬへの出力電圧
Ｉ九を検知するとともに、出力電圧Ｅ。
を安定化させるために制御パルスをトランジスタＱ８に
与える。次にこの実施例の更に詳細な構成および動作を
電源電Ｅ Ｖｃｃと出力電圧Ｅｏとの大小関係に基つい
て説明する。
与える。次にこの実施例の更に詳細な構成および動作を
電源電Ｅ Ｖｃｃと出力電圧Ｅｏとの大小関係に基つい
て説明する。
（ａ）電源電圧Ｖｃｃ）出力電圧Ｅｏの場合：この場合
は、比較回路としての比較用トランジスタｑ４はオフで
あるので、トランジスタＱ７＋ Ｑａ ＋Ｑ２ 、Ｑ６
はオフしている。したがって、制御パルス発生回路Ｐか
らの制御パルスがトランジスタＱ８に与えられると、こ
のトランジスタｑ８は、スイッチング動作し、これに応
答して第１スイツチングトランジスタＱ＋がスイッチン
グ動作させられる。。この場合、第１スイツヂングトラ
ンンスタＱ１のコレクタと、負荷ＩζＬとの間に挿入さ
れた、好ましくは２次巻線を有するｌ−ランスＴと第１
．第２ダイオードＩハ、Ｉ）２およびコンデンサＣを含
む出力電圧形１戊回路■は、第１スイツチングトランジ
スタＱ１のスイッチング動作により負荷ＲＬへの出力電
圧Ｅｏを降圧する方向に該出力電圧を形成する。
は、比較回路としての比較用トランジスタｑ４はオフで
あるので、トランジスタＱ７＋ Ｑａ ＋Ｑ２ 、Ｑ６
はオフしている。したがって、制御パルス発生回路Ｐか
らの制御パルスがトランジスタＱ８に与えられると、こ
のトランジスタｑ８は、スイッチング動作し、これに応
答して第１スイツチングトランジスタＱ＋がスイッチン
グ動作させられる。。この場合、第１スイツヂングトラ
ンンスタＱ１のコレクタと、負荷ＩζＬとの間に挿入さ
れた、好ましくは２次巻線を有するｌ−ランスＴと第１
．第２ダイオードＩハ、Ｉ）２およびコンデンサＣを含
む出力電圧形１戊回路■は、第１スイツチングトランジ
スタＱ１のスイッチング動作により負荷ＲＬへの出力電
圧Ｅｏを降圧する方向に該出力電圧を形成する。
（１））電源電圧Ｖｃｃと出力電圧Ｅｏとの電圧差△Ｅ
が１〜２ボルト程度の所定値未満である場合：この場合
は、バイアス抵抗Ｒ１，に２がこのトランジスタＱ４を
オンするバイアスをそのベースに与えるように設定され
ているので、比較用トランジスタｑ４はオンする。比較
用トランジスタＱ４がオンすると、トランジスタＱ７が
オンすることになる。トランジスタＱ７がオンすると、
トランジスタＱ３は、トランジスタＱ８のスイッチング
動作に応答してスイッチング動作できるようになり、し
たかつて、第２スイツチンクトランジスタＱ２もスイッ
チング動作できるようになる。したがって、前記（１〕
）の場合は、第１．第２スイツチングトランンスクＱ１
＋Ｑ２は共に制御パルス発生回路Ｐの制御パルスに応答
してスイッチング動作し、これにより出力電圧形成回路
Ｖは、出力電圧Ｅｏを昇圧、降圧するように両スイッチ
ングトランジスタＱ＋ 、Ｑ２により制御される。
が１〜２ボルト程度の所定値未満である場合：この場合
は、バイアス抵抗Ｒ１，に２がこのトランジスタＱ４を
オンするバイアスをそのベースに与えるように設定され
ているので、比較用トランジスタｑ４はオンする。比較
用トランジスタＱ４がオンすると、トランジスタＱ７が
オンすることになる。トランジスタＱ７がオンすると、
トランジスタＱ３は、トランジスタＱ８のスイッチング
動作に応答してスイッチング動作できるようになり、し
たかつて、第２スイツチンクトランジスタＱ２もスイッ
チング動作できるようになる。したがって、前記（１〕
）の場合は、第１．第２スイツチングトランンスクＱ１
＋Ｑ２は共に制御パルス発生回路Ｐの制御パルスに応答
してスイッチング動作し、これにより出力電圧形成回路
Ｖは、出力電圧Ｅｏを昇圧、降圧するように両スイッチ
ングトランジスタＱ＋ 、Ｑ２により制御される。
（Ｃ）電源電圧Ｖｃｃ≦出力電圧■Ｌｏの場合：この場
合は、比較用トランジスタＱ４はオンするが、このトラ
ンジスタＱ４とエミッタか共通に接続されたトランジス
タＱ５もオンする。このトランジスタＱ５かオンすると
、トランジスタＱ６がオンするので、第１スイツチング
トランジスタＱ＋はオンし、したかって、第１スイツチ
ングトランジスタＱ＋は、トランジスタＱ８のスイッチ
ング動作に応答してスイッチング動作するこ去ができな
くなる。一方、トランジスタＱ７は、比較用トランジス
タＱ４がオンしているので、トランジスタＱｓのスイッ
チング動作に応答してスイッチング動作し、したがって
トランジスタＱ３もスイッチング動作するとともに、第
２スイツチングトランジスタＱ２がスイッチング動作す
ることにｔＪる。したがって、前記（Ｃ）の場合は、第
２スイツチンクトランジスタＱ２がスイッチング動作し
、第１スイツチンクトランジスタＱ１がオンしているこ
とにより、出力電圧形成回路■を、出力電圧１へ０を昇
圧させるように制御することになる。このようにして、
この実施例によれは、出力電圧１う０を制御するために
、昇圧部と降圧部との出力電圧形成回路Ｖを兼用するこ
とができ回路構成が簡単化する。なお、上述の実施例に
おいてトランスＴを第３図に示すように２次巻線を備え
たものにし、その２次巻線に第１．第２タイオードＩ）
ｌ＋Ｄ２を接続し、その１次巻線に第１．第２スイ・ノ
チングトランジスタＱ＋ 、Ｑ２を接続しても同様に実
施できる。
合は、比較用トランジスタＱ４はオンするが、このトラ
ンジスタＱ４とエミッタか共通に接続されたトランジス
タＱ５もオンする。このトランジスタＱ５かオンすると
、トランジスタＱ６がオンするので、第１スイツチング
トランジスタＱ＋はオンし、したかって、第１スイツチ
ングトランジスタＱ＋は、トランジスタＱ８のスイッチ
ング動作に応答してスイッチング動作するこ去ができな
くなる。一方、トランジスタＱ７は、比較用トランジス
タＱ４がオンしているので、トランジスタＱｓのスイッ
チング動作に応答してスイッチング動作し、したがって
トランジスタＱ３もスイッチング動作するとともに、第
２スイツチングトランジスタＱ２がスイッチング動作す
ることにｔＪる。したがって、前記（Ｃ）の場合は、第
２スイツチンクトランジスタＱ２がスイッチング動作し
、第１スイツチンクトランジスタＱ１がオンしているこ
とにより、出力電圧形成回路■を、出力電圧１へ０を昇
圧させるように制御することになる。このようにして、
この実施例によれは、出力電圧１う０を制御するために
、昇圧部と降圧部との出力電圧形成回路Ｖを兼用するこ
とができ回路構成が簡単化する。なお、上述の実施例に
おいてトランスＴを第３図に示すように２次巻線を備え
たものにし、その２次巻線に第１．第２タイオードＩ）
ｌ＋Ｄ２を接続し、その１次巻線に第１．第２スイ・ノ
チングトランジスタＱ＋ 、Ｑ２を接続しても同様に実
施できる。
く効 果〉
以」−のように、本発明によれは、電源電匡と、負荷へ
の出力電圧との大小を比較する回路を設け、この比較回
路からの出力により降圧用と昇丁用の各スイッチングト
ランジスタを１つのパルス制御回路からの制御パルスに
応答してスイ・ノチング動作させるようにしたので、所
要の出力’ｒｌｆ ＩＪＥ ｉこ応して両スイッチング
トランジスタを動作させることにより効率良く電力が消
費され、また、１つのパルス制御回路で降圧用と昇圧用
のいずれのスイッチングトランジスタをもスイ・ノチン
ク動作制御することができ、パルス制御回路の数を最小
にして製造コストを低′減させることかできる。
の出力電圧との大小を比較する回路を設け、この比較回
路からの出力により降圧用と昇丁用の各スイッチングト
ランジスタを１つのパルス制御回路からの制御パルスに
応答してスイ・ノチング動作させるようにしたので、所
要の出力’ｒｌｆ ＩＪＥ ｉこ応して両スイッチング
トランジスタを動作させることにより効率良く電力が消
費され、また、１つのパルス制御回路で降圧用と昇圧用
のいずれのスイッチングトランジスタをもスイ・ノチン
ク動作制御することができ、パルス制御回路の数を最小
にして製造コストを低′減させることかできる。
第１図は従来例の回路図、第２図、第３図は本発明の実
施例を示し、第２図はこの実施例の全体の回路図、第３
図は第２図の回路の一部の変形例を示す回路図である。 ＳＲ，・ スイノチンクレギュレータ、Ｑｌ、Ｑ２・・
・第１、第２スイ・ノチングトランジスタ、Ｑ４・・・
比較用トランジスタ、Ｐ ・制御パルス発生回路出願人
シャープ株式会社 代理人弁理士岡田和秀
施例を示し、第２図はこの実施例の全体の回路図、第３
図は第２図の回路の一部の変形例を示す回路図である。 ＳＲ，・ スイノチンクレギュレータ、Ｑｌ、Ｑ２・・
・第１、第２スイ・ノチングトランジスタ、Ｑ４・・・
比較用トランジスタ、Ｐ ・制御パルス発生回路出願人
シャープ株式会社 代理人弁理士岡田和秀
Claims (1)
- （１） 降圧用の第１スイツチングトランジスタと、
昇圧用の第２スイツチングトランジスタとを有し、前記
両スイッチンクトランジスタのスイッチング動作を制御
する制御パルスを発生する制御パルス発生回路を備えて
なるスイッチングレギュレータにおいて、電源電圧と負
荷への出力電圧との大小を比較する回路を設け、前記比
較回路からの電源電圧が出力電圧よりも大でかつ両電圧
差が所定値以」二であるとする第１比較出力に応答して
制御パルス発生回路か第１スイツチングトランジスタを
スイッチング動作させる制御パルスを発生し、電源電圧
か出力電圧より大であるが両電圧差が所定値未満である
とする第２比較出力に応答して制御パルス発生回路が前
記両スイッチングトランジスタをスイッチング動作させ
る制御パルスを発生し、電源電圧が出力電圧よりも小で
あるとする第３比較出力に応答して制御パルス発生回路
カー第２スイツチングトランジスタをスイッチング動作
させる制御パルスを発生することを特徴とするスイ・ノ
チングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7639783A JPS59201677A (ja) | 1983-04-30 | 1983-04-30 | スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7639783A JPS59201677A (ja) | 1983-04-30 | 1983-04-30 | スイツチングレギユレ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59201677A true JPS59201677A (ja) | 1984-11-15 |
Family
ID=13604158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7639783A Pending JPS59201677A (ja) | 1983-04-30 | 1983-04-30 | スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201677A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109429A (ja) * | 1974-02-05 | 1975-08-28 |
-
1983
- 1983-04-30 JP JP7639783A patent/JPS59201677A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50109429A (ja) * | 1974-02-05 | 1975-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3148171B2 (ja) | スイッチングレギュレータ | |
| JP2000083374A (ja) | スイッチングレギュレ―タ | |
| US6091610A (en) | System and method for reducing transient switch currents in an asymmetrical half bridge converter | |
| JPS62100165A (ja) | スイツチングレギユレ−タにおける待機運転用回路装置 | |
| US4462070A (en) | DC-DC Converter provided with an AC link | |
| JPH02193544A (ja) | スイッチングレギュレータ | |
| JPH06253467A (ja) | 充電器 | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPH07122979A (ja) | パルス電源 | |
| JPH07135767A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH1098872A (ja) | 電源装置及びこれを用いた電気機器 | |
| JP3458576B2 (ja) | 直流−直流変換装置 | |
| JPS58212366A (ja) | スイツチング回路 | |
| JP3336950B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0398460A (ja) | 昇圧電源回路 | |
| JP2982930B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2593916B2 (ja) | コンバーゼンス・ドライブ回路 | |
| JPS6011546B2 (ja) | 直流安定化電源装置 | |
| JPS6126470A (ja) | スイツチング電源装置 | |
| JP2728837B2 (ja) | Ａｃモータ制御装置用電源回路 | |
| JPH0683574B2 (ja) | スイツチングレギユレ−タ | |
| JPS6074966A (ja) | スイツチング制御回路 | |
| JPS6185066A (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH08331837A (ja) | 昇圧型ｄｃ−ｄｃコンバータ回路 |