JPS59203980A - アナログ電子時計 - Google Patents
アナログ電子時計Info
- Publication number
- JPS59203980A JPS59203980A JP7896683A JP7896683A JPS59203980A JP S59203980 A JPS59203980 A JP S59203980A JP 7896683 A JP7896683 A JP 7896683A JP 7896683 A JP7896683 A JP 7896683A JP S59203980 A JPS59203980 A JP S59203980A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reset state
- oscillation
- switch
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/12—Arrangements for reducing power consumption during storage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ電子時計のリセット状態時に於ける消
費電流の低減方法に関する。
費電流の低減方法に関する。
尚、ここでいうアナログ電子時計のリセット状態とは、
例えば、外部操作部材としてりゆうずを１段目から２段
目に引き出１．た時に、該りゆうずに連動するスイッチ
により形成される信号を利用して、ステップモータを駆
動するためのパルスを出力しないようにした状態のこと
である。
例えば、外部操作部材としてりゆうずを１段目から２段
目に引き出１．た時に、該りゆうずに連動するスイッチ
により形成される信号を利用して、ステップモータを駆
動するためのパルスを出力しないようにした状態のこと
である。
近年、市場ＫＰいて、流通及び在庫期間の電力消費が原
因となり、時計を購入した時点から電池寿命に至るまで
の期間が短かいというクレームが多くなっている。アナ
ログ電子時計に於いては、この流通及び在庫期間に於け
る節電方法として、アナログ電子時計をリセット状態に
してステップモータの作動を停止する方法が知られてい
る。しかしステップモータの作動に要する消費電力は、
１ヌテツプあたり約０８〜１．６μＷ−１：で低減され
てきており、２針の電子時計の場合には、ステップモー
タの消費電力は１秒に換算すると、１０秒ステップ運針
のもので約０，０８〜０．１６μＷ、２０秒ステップ運
針のもので約０．０４〜０．０８μＷとなっている。一
方、電子回路の消費電力？′ｉ最先端にあるものでも、
通常動作時に於いて約０２μＷである。
因となり、時計を購入した時点から電池寿命に至るまで
の期間が短かいというクレームが多くなっている。アナ
ログ電子時計に於いては、この流通及び在庫期間に於け
る節電方法として、アナログ電子時計をリセット状態に
してステップモータの作動を停止する方法が知られてい
る。しかしステップモータの作動に要する消費電力は、
１ヌテツプあたり約０８〜１．６μＷ−１：で低減され
てきており、２針の電子時計の場合には、ステップモー
タの消費電力は１秒に換算すると、１０秒ステップ運針
のもので約０，０８〜０．１６μＷ、２０秒ステップ運
針のもので約０．０４〜０．０８μＷとなっている。一
方、電子回路の消費電力？′ｉ最先端にあるものでも、
通常動作時に於いて約０２μＷである。
さらにアナログ電子時計のリセット状態時には、スイン
チβ子に設けられているプルダウン抵抗（またはプルγ
ノブ抵抗）が電力を消費する。従ってアナログ電子時計
をリセット状態ｉｃｌ、７ステツプモークの作動を停止
書せでも、従来のような節電効果が得られなく々ってき
てかね、特＋ｃ２針のアナログ電子時計に於いては、節
電ダＴ来がほとんどないか、むＬ７ろ通常動作時よりも
大きな電力が必要になっている。
チβ子に設けられているプルダウン抵抗（またはプルγ
ノブ抵抗）が電力を消費する。従ってアナログ電子時計
をリセット状態ｉｃｌ、７ステツプモークの作動を停止
書せでも、従来のような節電効果が得られなく々ってき
てかね、特＋ｃ２針のアナログ電子時計に於いては、節
電ダＴ来がほとんどないか、むＬ７ろ通常動作時よりも
大きな電力が必要になっている。
本発明はかかる欠点を除去するもので、その目的は、ア
ナログ電子時開のリセット状態時に於ける電子回路の消
費電力を、発振部を含む電子回路の一部と電源との接続
を切ること１でよって低減し流通及び在庫期間また未使
用時における節電効果をアップさせることにある。また
本発明の第２の目的は、ステップモータの補性記憶部を
含む電子回路の仙の部分を常ＶＣ電源と接続しておくこ
とによって、リセット状態解除後最初の駆動パルスでス
テップモータが誤Ｗｆｂ作するのを防ぐことにある。
ナログ電子時開のリセット状態時に於ける電子回路の消
費電力を、発振部を含む電子回路の一部と電源との接続
を切ること１でよって低減し流通及び在庫期間また未使
用時における節電効果をアップさせることにある。また
本発明の第２の目的は、ステップモータの補性記憶部を
含む電子回路の仙の部分を常ＶＣ電源と接続しておくこ
とによって、リセット状態解除後最初の駆動パルスでス
テップモータが誤Ｗｆｂ作するのを防ぐことにある。
また、本発明の埴３の目的は、リセット状態が解除され
水ときに、分周段を瞬間的に初期状態に設定することに
よって、リセット８’＋ｌ除後正確な時間にステップモ
ータを作動させることＶＣする。
水ときに、分周段を瞬間的に初期状態に設定することに
よって、リセット８’＋ｌ除後正確な時間にステップモ
ータを作動させることＶＣする。
以下実施例に基づいて本発明の詳細な説明する。
第１図は本発明の一実施例を示すフロック図である。図
中、１け電池、２はスイッチ、６はパワーオンクリア回
路、４は発振回路、５け分周及び波形形成回路、６はモ
ータ駆動パルス形成回路である。
中、１け電池、２はスイッチ、６はパワーオンクリア回
路、４は発振回路、５け分周及び波形形成回路、６はモ
ータ駆動パルス形成回路である。
以下、第１図の各構成要素について説明する。
スイッチ２ｉｌ−を外部操作部材（本実施例ではりゆう
す）に連動し、ねゆうずが１段目ｖｃあるときＵＶ５Ｓ
（電池１のマイナス端子）と接続され、りゅうずが２
段目にあるときはＶＤＤ （％７池１のプラス端子）と
接続される。なお、りゅうずが２段目にあるとき付周知
の機械的方法により表示部の時刻合わせが可能となる。
す）に連動し、ねゆうずが１段目ｖｃあるときＵＶ５Ｓ
（電池１のマイナス端子）と接続され、りゅうずが２
段目にあるときはＶＤＤ （％７池１のプラス端子）と
接続される。なお、りゅうずが２段目にあるとき付周知
の機械的方法により表示部の時刻合わせが可能となる。
また、パワーオンクリア回路６けスイッチ２がＶＳＳに
接続された瞬間は”Ｈ“ＶＣなり他のときは“Ｌ’ＶＣ
なる信号ＡＣを形成し出力する。ここでパワーオンクリ
ア回路乙の具体的構成例及び動作について第２図及び第
６図により説明す７・。筑２図に於いて７け抵抗、８は
コンデンサ、９けインバータであり、０点の電位■αけ
スイッチ２がＶＳＳと接続された瞬間を０とすると第３
図の様に変化する、従って信号ＡＯけＶａがインバータ
９のロジックレベルＶＬよりも大きくなるまヤけＨ“で
その後は“Ｌ“になる。
接続された瞬間は”Ｈ“ＶＣなり他のときは“Ｌ’ＶＣ
なる信号ＡＣを形成し出力する。ここでパワーオンクリ
ア回路乙の具体的構成例及び動作について第２図及び第
６図により説明す７・。筑２図に於いて７け抵抗、８は
コンデンサ、９けインバータであり、０点の電位■αけ
スイッチ２がＶＳＳと接続された瞬間を０とすると第３
図の様に変化する、従って信号ＡＯけＶａがインバータ
９のロジックレベルＶＬよりも大きくなるまヤけＨ“で
その後は“Ｌ“になる。
また、発振回路４は水晶振動子を源振として、３２．７
６８Ｈｚで発掘中る。ここで第４図に発振回路５の具体
的構成例を示し説明する。第４図に於いて１０は発振用
インバータ、１１は移相用抵抗、１２け帰還抵抗、１３
げゲートコンデンサ、１４はドしくンコンデンサ、１５
１−を水晶振動子、１６は端子工ｌより入力する信号Ｓ
βにより動作を制御される発振用インバータであり、信
号Ｓβが／Ｌ Ｉ、“のときにはインバータ１６け非動
作となり発振回路４け通常の状態で発振をし、信＠Ｓβ
が“Ｈ７のときにはインバータ１６が動作状態となり辿
常発振時よりも電流増幅率βがγ９ブし発振条件が良く
なるように構成されている。
６８Ｈｚで発掘中る。ここで第４図に発振回路５の具体
的構成例を示し説明する。第４図に於いて１０は発振用
インバータ、１１は移相用抵抗、１２け帰還抵抗、１３
げゲートコンデンサ、１４はドしくンコンデンサ、１５
１−を水晶振動子、１６は端子工ｌより入力する信号Ｓ
βにより動作を制御される発振用インバータであり、信
号Ｓβが／Ｌ Ｉ、“のときにはインバータ１６け非動
作となり発振回路４け通常の状態で発振をし、信＠Ｓβ
が“Ｈ７のときにはインバータ１６が動作状態となり辿
常発振時よりも電流増幅率βがγ９ブし発振条件が良く
なるように構成されている。
また、分周及び波形形成回路５け発振回路４よね出力さ
れる３２．７６８ Ｈｚ信月を１１「１次分周するとと
もに、パルス幅６．’Ｂｍｓｅｃの１／２０ Ｈｚ信号
φ１／７０と、スイッチ２が閉じてから２＋αＳｅＣ（
ここで、αは発掘開始までの時間である）の開“Ｈ“に
なり（１ｊ＋のと缶はＬ ”になる信号Ｓβを形成出力
し、Ｒ端子に入力する信号がＨ″になると分周段がリセ
ットされる“。
れる３２．７６８ Ｈｚ信月を１１「１次分周するとと
もに、パルス幅６．’Ｂｍｓｅｃの１／２０ Ｈｚ信号
φ１／７０と、スイッチ２が閉じてから２＋αＳｅＣ（
ここで、αは発掘開始までの時間である）の開“Ｈ“に
なり（１ｊ＋のと缶はＬ ”になる信号Ｓβを形成出力
し、Ｒ端子に入力する信号がＨ″になると分周段がリセ
ットされる“。
また駆動パルス形成回路６は、分周及び波形形成回路５
よね出力される１／２０ Ｈ２信芸φ１／２０ Ｋ対応
してステップモータを枢動するための６．８ｍ５ｅｃの
パルスを２０秒１ｃ１回Ｏ１端子及び０２端子に交互に
出力する。ここで第５図ＫＮ動パルス形成回路乙の具体
的構成例を示し着明する。第５図に於いて１７ｉｌ−１
ｉ、Ｎ型Ｍ ＯＳ ）ランジスタ、１８はＯＦ端子に入
力する信号の立上りでＱ及び互の状態が変化するフリッ
プフロップ、１９．２０はＡＮＤゲート２１．２２Ｂド
ライバー兼インバータである。フリップフロップ１８は
ステップモータの極性を記憶するもので、フリップフロ
・ノブ１８のＱ及び冴の論理状態＋ｙよめ、駆動パルス
がＯ１端子に出力されるか０２端子に出力されるかが決
定される。Ｎ ｆ４９ Ｍ○Ｓトランジスタ１７は第１
図のスイッチ２がＶＤＤに接続されたときフリ・ノブフ
ロＩプ１８のＣＰ端子をＬＪ Ｌ ＃ ｖｃ定めるため
のもので、分周汲び波形形成回路５が電源との接続を切
られたときに、雑音等によりフリップフロップ１８の状
態が変わらないようにしている。
よね出力される１／２０ Ｈ２信芸φ１／２０ Ｋ対応
してステップモータを枢動するための６．８ｍ５ｅｃの
パルスを２０秒１ｃ１回Ｏ１端子及び０２端子に交互に
出力する。ここで第５図ＫＮ動パルス形成回路乙の具体
的構成例を示し着明する。第５図に於いて１７ｉｌ−１
ｉ、Ｎ型Ｍ ＯＳ ）ランジスタ、１８はＯＦ端子に入
力する信号の立上りでＱ及び互の状態が変化するフリッ
プフロップ、１９．２０はＡＮＤゲート２１．２２Ｂド
ライバー兼インバータである。フリップフロップ１８は
ステップモータの極性を記憶するもので、フリップフロ
・ノブ１８のＱ及び冴の論理状態＋ｙよめ、駆動パルス
がＯ１端子に出力されるか０２端子に出力されるかが決
定される。Ｎ ｆ４９ Ｍ○Ｓトランジスタ１７は第１
図のスイッチ２がＶＤＤに接続されたときフリ・ノブフ
ロＩプ１８のＣＰ端子をＬＪ Ｌ ＃ ｖｃ定めるため
のもので、分周汲び波形形成回路５が電源との接続を切
られたときに、雑音等によりフリップフロップ１８の状
態が変わらないようにしている。
以上で第１図の各構成要素についての説明を終わり、次
に本実施例によるアナログ電子時計の動作について説明
する。
に本実施例によるアナログ電子時計の動作について説明
する。
りゅらずが１段目にあるときは通常動作状態であり、第
１図のスイッチ２がＶｓｓ ｖｃ接続されているため、
発振回路４、分周及び波形形成回路５、モータ駆動パル
ス形成回路６は通常動作をする。
１図のスイッチ２がＶｓｓ ｖｃ接続されているため、
発振回路４、分周及び波形形成回路５、モータ駆動パル
ス形成回路６は通常動作をする。
この状態からりわうずが２段目に引きだされると第１図
のスイッチ２がＶＤＤ Ｋ接続され、パワーオンクリア
回路３、発振回路４−分周及び波形形成回路５と１池１
との接続が切られるため電子回路の消費電力が著しく低
減される。この状態から再びねゆうすが１段目に戻され
ると、第１図のスイッチ２が再びＶｓｓＶｃ接続され、
パワーオンクリア回路６、発振回路４、分周及び波形形
成回路５が電池１と接続される。このときパワーオンク
リア回路３より出力される信号ＡＣが瞬間的に“Ｈｌに
なるため、分周及び波形形成回路５の分周段がリセノ
トされ、１／２０ Ｈ２信号φ１／２０ Ｖｉ２０＋α
Ｓｅｃ後、に正確に出力される。またこのとき信号Ｓβ
が２＋α５ｅｃＯ間／′Ｈ−ｖｃなるため、第４図のイ
ンバータ１６が動作し発振用インバータの電流増幅率β
がアップする。このため発振回路４けスイッチ２がｖＳ
ｓＶｃ接続されるとただちに発振を開始し、発振開始ま
での時間αはきわめて小さな値になる。
のスイッチ２がＶＤＤ Ｋ接続され、パワーオンクリア
回路３、発振回路４−分周及び波形形成回路５と１池１
との接続が切られるため電子回路の消費電力が著しく低
減される。この状態から再びねゆうすが１段目に戻され
ると、第１図のスイッチ２が再びＶｓｓＶｃ接続され、
パワーオンクリア回路６、発振回路４、分周及び波形形
成回路５が電池１と接続される。このときパワーオンク
リア回路３より出力される信号ＡＣが瞬間的に“Ｈｌに
なるため、分周及び波形形成回路５の分周段がリセノ
トされ、１／２０ Ｈ２信号φ１／２０ Ｖｉ２０＋α
Ｓｅｃ後、に正確に出力される。またこのとき信号Ｓβ
が２＋α５ｅｃＯ間／′Ｈ−ｖｃなるため、第４図のイ
ンバータ１６が動作し発振用インバータの電流増幅率β
がアップする。このため発振回路４けスイッチ２がｖＳ
ｓＶｃ接続されるとただちに発振を開始し、発振開始ま
での時間αはきわめて小さな値になる。
また、スイッチ２がＶＤＤに接続されているときでも、
七− タ駆動パルス形成回路５１−を電池１と接続され
ステップモータの極性を言Ｃ憶しているため、再びスイ
ッチ２がＶ８Ｂに接続されてもステップモータは誤動作
しない。
七− タ駆動パルス形成回路５１−を電池１と接続され
ステップモータの極性を言Ｃ憶しているため、再びスイ
ッチ２がＶ８Ｂに接続されてもステップモータは誤動作
しない。
以上で実施例の訝明を終わる。
本発明によるアナログ１：子時削は、実施例で詳細にＲ
’Ｅ明したように、アナログ電子時計のリセット状態時
に発振部を含む電子回路の一部が電源との接続を切られ
るため、リセット状態時に於ける消費電力を著しく低減
することができ一流通及び在庫期間マタ未使用時に於け
る節電効果がアップするという優れた効果を有するもの
である。また本発明によるアナログ電子時計は、リセッ
ト状態が％＋７除されて前記の電子回路の一部が電源と
接続されたときに、瞬間的に分周段をリセットする手段
を有するため、発振開始後は電子回路が正確に動作しス
テ・ブモータを駆動中るパルスが正確な時間に出力され
るという効果を有する。また、本発明によるアナログ電
子時計は、ステップモータの極性記憶部を含む電子回路
の他の部分が常に電源と接続さｈてい、るため、リセッ
ト解除後の最初のｉ枢ｆｋＪ＋パルスでもステ・ノブモ
ータが誤動作しないという効果を４１する。
’Ｅ明したように、アナログ電子時計のリセット状態時
に発振部を含む電子回路の一部が電源との接続を切られ
るため、リセット状態時に於ける消費電力を著しく低減
することができ一流通及び在庫期間マタ未使用時に於け
る節電効果がアップするという優れた効果を有するもの
である。また本発明によるアナログ電子時計は、リセッ
ト状態が％＋７除されて前記の電子回路の一部が電源と
接続されたときに、瞬間的に分周段をリセットする手段
を有するため、発振開始後は電子回路が正確に動作しス
テ・ブモータを駆動中るパルスが正確な時間に出力され
るという効果を有する。また、本発明によるアナログ電
子時計は、ステップモータの極性記憶部を含む電子回路
の他の部分が常に電源と接続さｈてい、るため、リセッ
ト解除後の最初のｉ枢ｆｋＪ＋パルスでもステ・ノブモ
ータが誤動作しないという効果を４１する。
尚、実施例に於いては、２０秒ステップ運針の２針のア
ナログ電子時計について説明したが、本発明け１秒ステ
ップ運針の３針のアナログ電子時計についても同様の効
果を有するものＴある。また、２針のアナログ重子時計
についても、２０秒ステップ運針にかかわらず５秒ステ
リブ運針、１０秒ステップ運針、１分ステップ運針等の
場合にも同様の効果を有するものである、 また、実施例に於いては、発振部を含む電子回路の一部
と電源との接続を切る手段として、外部操作部材に連動
するスイッチによって直接切る方法をとっているが、仲
の手段として、外部操作部材に連動するスイッチにより
形成される信号によって電気的にオフする方法も老えら
れる。
ナログ電子時計について説明したが、本発明け１秒ステ
ップ運針の３針のアナログ電子時計についても同様の効
果を有するものＴある。また、２針のアナログ重子時計
についても、２０秒ステップ運針にかかわらず５秒ステ
リブ運針、１０秒ステップ運針、１分ステップ運針等の
場合にも同様の効果を有するものである、 また、実施例に於いては、発振部を含む電子回路の一部
と電源との接続を切る手段として、外部操作部材に連動
するスイッチによって直接切る方法をとっているが、仲
の手段として、外部操作部材に連動するスイッチにより
形成される信号によって電気的にオフする方法も老えら
れる。
また、実施例では、リセット解除時に発振回路の電流増
幅率βをアップさせるためのインバータ１６を設けてい
るが、該インバータは発振開始までの時間が７４％さい
発揚回路の場合には設はなくても良い。
幅率βをアップさせるためのインバータ１６を設けてい
るが、該インバータは発振開始までの時間が７４％さい
発揚回路の場合には設はなくても良い。
第１図は本発明の一実施例を示すブロック図、浣２図は
第１図のパワーオンクリア回路３の具体的ノド１５ｙ例
、 第６図１−を第２図のタイミン〃゛チャート。 ｔ４図は第１ン］の発振回路４の具体的構成例。 第５図は筆１図のモータ駆動パルス形成回路乙のＪ１体
的構成例である。 １・・・・・・電池 ２・−・・・外部操作部材に連動するスイッチ３・・・
・・バヴーオンクリア回路 ４・・・・・・・・・・発振回路 ５・・・・・・分周及び波形形成回路 ６・・・・・・モータ駆動パルス形成回路７・・・・・
・抵抗 ８・・・・・・コンデンサ ９・・・・・・インバータ １０・・・・・・発振用インバー１ １６−・・・・・・信号Ｐ Ｋより制御される発振用イ
ンバータ１７・・・・・・Ｎ型ＭＯＳトランジスタ１８
・・・・・・極性８ｅ憶用フリツプフロツプ以 上
第１図のパワーオンクリア回路３の具体的ノド１５ｙ例
、 第６図１−を第２図のタイミン〃゛チャート。 ｔ４図は第１ン］の発振回路４の具体的構成例。 第５図は筆１図のモータ駆動パルス形成回路乙のＪ１体
的構成例である。 １・・・・・・電池 ２・−・・・外部操作部材に連動するスイッチ３・・・
・・バヴーオンクリア回路 ４・・・・・・・・・・発振回路 ５・・・・・・分周及び波形形成回路 ６・・・・・・モータ駆動パルス形成回路７・・・・・
・抵抗 ８・・・・・・コンデンサ ９・・・・・・インバータ １０・・・・・・発振用インバー１ １６−・・・・・・信号Ｐ Ｋより制御される発振用イ
ンバータ１７・・・・・・Ｎ型ＭＯＳトランジスタ１８
・・・・・・極性８ｅ憶用フリツプフロツプ以 上
Claims (1)
- 少なくとも外部操作部材と、前記外部操作部材の操作に
より電源との接続を切られる電子回路Ａと、前５ｅ外部
操作部材の操作にかかわらず常ｖｃ電源と接続される電
子回路Ｂと、前記電子回路Ａと電源が接続されたときに
瞬間的に電子回路の分周段を初期状態に設定する手段と
を有し、前記電子回路へは発振部を含み、前記電子回路
Ｂけステップモータの極性記憶部を含んでいることを特
徴とするアナログ電子時計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7896683A JPS59203980A (ja) | 1983-05-06 | 1983-05-06 | アナログ電子時計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7896683A JPS59203980A (ja) | 1983-05-06 | 1983-05-06 | アナログ電子時計 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59203980A true JPS59203980A (ja) | 1984-11-19 |
Family
ID=13676638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7896683A Pending JPS59203980A (ja) | 1983-05-06 | 1983-05-06 | アナログ電子時計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59203980A (ja) |
-
1983
- 1983-05-06 JP JP7896683A patent/JPS59203980A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08204450A (ja) | 半導体集積回路 | |
| GB2086156A (en) | Low power consumption electronic circuit | |
| US3999368A (en) | Circuit for an electronic timepiece | |
| US4615625A (en) | Analog electronic timepiece | |
| JPS6242418B2 (ja) | ||
| US4218661A (en) | C-MOS crystal oscillator including circuit for temporarily increasing closed loop gain | |
| US6542440B1 (en) | Power-saving electronic watch and method for operating electronic watch | |
| JPH05120457A (ja) | 発振回路を備えるｉｃ回路 | |
| JPWO2000023853A1 (ja) | 電子時計 | |
| US8885444B2 (en) | Analog electronic watch | |
| JPS6216044B2 (ja) | ||
| US4392216A (en) | Integrated circuit for timepiece | |
| JPH0142395B2 (ja) | ||
| JP3105510B2 (ja) | 半導体集積回路 | |
| JP4963764B2 (ja) | 電子時計 | |
| JP2995804B2 (ja) | スイッチングレギュレータのソフトスタート回路 | |
| JPH06152390A (ja) | 半導体集積回路 | |
| JP2562395B2 (ja) | 電源回路 | |
| JPS6029751Y2 (ja) | 電子時計 | |
| JPS6241271Y2 (ja) | ||
| JP2722348B2 (ja) | 発振回路 | |
| JPH0157317B2 (ja) | ||
| JPS59216081A (ja) | 電子時計の節電機能 | |
| JPS60105026A (ja) | マイクロコンピユ−タ | |
| JPS6334993B2 (ja) |