JPS59208769A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59208769A JPS59208769A JP58082640A JP8264083A JPS59208769A JP S59208769 A JPS59208769 A JP S59208769A JP 58082640 A JP58082640 A JP 58082640A JP 8264083 A JP8264083 A JP 8264083A JP S59208769 A JPS59208769 A JP S59208769A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pellet
- terminal
- semiconductor
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
- H10W70/614—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together the multiple chips being integrally enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/099—Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は半導体装置、特に、ワイヤを用いることなく半
導体ペレットと外部導出配線端子との接続配線を形成で
きる半導体装置に関するものである。
導体ペレットと外部導出配線端子との接続配線を形成で
きる半導体装置に関するものである。
［背景技術］
半導体ペレノ１−をパッケージに実装して外部導出配線
端子との配線を行う方式としては次のような２つの方式
が代表的に挙げられる。（たとえば、電子通信ハンドブ
ック第１版５７６Ｐなど参照）。
端子との配線を行う方式としては次のような２つの方式
が代表的に挙げられる。（たとえば、電子通信ハンドブ
ック第１版５７６Ｐなど参照）。
その１つは、半導体ペレットをパッケージ上にポンディ
ングした後、ワイヤによりベレットの電極バッドと外部
導出端子とをポンディングする方式である。また、他の
１つの方式は、半導体ペレットの外部導出配線端子部に
半田バンプを設けた後、この半田バンプを用いてパンケ
ージとの導電接続を行うものである。
ングした後、ワイヤによりベレットの電極バッドと外部
導出端子とをポンディングする方式である。また、他の
１つの方式は、半導体ペレットの外部導出配線端子部に
半田バンプを設けた後、この半田バンプを用いてパンケ
ージとの導電接続を行うものである。
ところが、このようなワイヤポンディング方式や半田バ
ンプ方式においては、接続部の機械的強度を保障するた
めには１端子あたりたとえば約３０００μＭ以上の接続
面積が必要となり、小さなベレットに多端子を設けるこ
とは困難で、多ピン化への要求に応じられないことが本
発明者によって明らかとされた。また、多ピン化された
半導体装置においてワイヤを１本１本ボンディングして
行くことは作業工数が多く、相当時間のかかる作業とな
って来ている。
ンプ方式においては、接続部の機械的強度を保障するた
めには１端子あたりたとえば約３０００μＭ以上の接続
面積が必要となり、小さなベレットに多端子を設けるこ
とは困難で、多ピン化への要求に応じられないことが本
発明者によって明らかとされた。また、多ピン化された
半導体装置においてワイヤを１本１本ボンディングして
行くことは作業工数が多く、相当時間のかかる作業とな
って来ている。
［発明の目的］
本発明の目的は、多ピン化を容易に可能とする半導体装
置を提供することにある。
置を提供することにある。
本発明の他の目的は、ワイヤポンディングを不要とし、
配線工数を増やすことなく半導体ペレソ１へと外部導出
配線端子との配線を可能にする半導体装置を提供するこ
とにある。
配線工数を増やすことなく半導体ペレソ１へと外部導出
配線端子との配線を可能にする半導体装置を提供するこ
とにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
［発明の概要］
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、半導体ペレットと外部導出配線端子との接続
配線を−レ・ト付けｊ後に面状の配線層で形成すること
により、ワイヤボンディングを不要とし、多ピン化、配
線工数の低減を容易に達成することができる。
配線を−レ・ト付けｊ後に面状の配線層で形成すること
により、ワイヤボンディングを不要とし、多ピン化、配
線工数の低減を容易に達成することができる。
［実施例１］
第Ｊ図ｆａｌ、（ｂ）はそれぞれ本発明の一実施例によ
る半導体装置の未封止状態を示す平面図とそのＡ−Ａ′
線断面図である。
る半導体装置の未封止状態を示す平面図とそのＡ−Ａ′
線断面図である。
この実施例において、パッケージのセラミックベース１
は外部導出配線端子を構成する外部端子２を有し、また
その中央部のキャビティ内には、シリコン（Ｓｉ）等よ
りなる半導体ペレット３がたとえば金−シリコン（Ａｕ
−３ｉ）共晶により固定されている。
は外部導出配線端子を構成する外部端子２を有し、また
その中央部のキャビティ内には、シリコン（Ｓｉ）等よ
りなる半導体ペレット３がたとえば金−シリコン（Ａｕ
−３ｉ）共晶により固定されている。
この半導体ペレット３の上部および周囲から外部端子２
の内側配線部にかけて、たとえばポリイミド系樹脂より
なる絶縁材４をボッティング等で供給して上面部を平坦
化されている。
の内側配線部にかけて、たとえばポリイミド系樹脂より
なる絶縁材４をボッティング等で供給して上面部を平坦
化されている。
また、この絶縁材４には、それぞれ半導体ペレット３の
電極パッド部と外部端子２の内側配線部の上において接
続用の孔５が形成されている。
電極パッド部と外部端子２の内側配線部の上において接
続用の孔５が形成されている。
この孔５の中および該孔を結ぶ絶縁材４の上面の上には
、たとえばアルミニウムよりなる面状の配線層６が形成
され、この面状の配線Ｎ６により半導体ペレット３の電
極パッド部と外部端子２の内側配線部とは互いに導電接
続されている。この面状の配線層６は、いわゆるホトソ
リグラフィ技術、メタルマスク蒸着、あるいはホトレジ
スト・リフトオフ法等で微細加工により形成されている
。
、たとえばアルミニウムよりなる面状の配線層６が形成
され、この面状の配線Ｎ６により半導体ペレット３の電
極パッド部と外部端子２の内側配線部とは互いに導電接
続されている。この面状の配線層６は、いわゆるホトソ
リグラフィ技術、メタルマスク蒸着、あるいはホトレジ
スト・リフトオフ法等で微細加工により形成されている
。
次に、本実施例におりる半導体装置の製造工程を第２図
＋ａｌ〜第２図（ｇｌにしたがって順次説明する。
＋ａｌ〜第２図（ｇｌにしたがって順次説明する。
まず、第２図（ａｌにおいては、外部端子２を設けたパ
ンケージのベース１のキャビティ内に半導体ペレット３
をＡｕ−３ｉ共晶または接着材により固定する。
ンケージのベース１のキャビティ内に半導体ペレット３
をＡｕ−３ｉ共晶または接着材により固定する。
その後、第２図（ｂｌに示すように、パッケージのベー
ス１と半導体ペレット３の段差部を平坦化するため、ポ
リイミド樹脂等の絶縁材４をボッティングして平坦化さ
せた後、たとえば３５０ ’ｃ程度の温度で該絶縁材４
を固化する。
ス１と半導体ペレット３の段差部を平坦化するため、ポ
リイミド樹脂等の絶縁材４をボッティングして平坦化さ
せた後、たとえば３５０ ’ｃ程度の温度で該絶縁材４
を固化する。
次いで、第２図（Ｃ１に示すように、前記絶縁材４の平
坦面上にホトレジスト７を塗布した後、孔５の形成用の
開口部１０を持つマスク８を重ね、紫外線１１を照射す
る。
坦面上にホトレジスト７を塗布した後、孔５の形成用の
開口部１０を持つマスク８を重ね、紫外線１１を照射す
る。
さらに、第２図（ｄｌに示す如くホトレジスト７を現像
すると、マスト８の開口部１ｏにより指定された箇所に
はホトレジストマのない孔５ａが形成される。
すると、マスト８の開口部１ｏにより指定された箇所に
はホトレジストマのない孔５ａが形成される。
次に、第２図ｔｅｌに示すように前記現像後のホトレジ
スト７をマスク８により、また絶縁材４をたとえばヒド
ラジンヒトラードによりエツチングした後、ホトレジス
ト７を除去する。
スト７をマスク８により、また絶縁材４をたとえばヒド
ラジンヒトラードによりエツチングした後、ホトレジス
ト７を除去する。
さらに、第２図（ｆ）においては、たとえば真空蒸着法
またはスパッタ法によりアルミニウム配線層６ａを面状
に形成する。
またはスパッタ法によりアルミニウム配線層６ａを面状
に形成する。
このアルミニウム配線層６ａを第２図（Ｃ１〜（ｅｌに
示すようなホトリソグラフィ技術によりパターン配線加
工すると、第２図（ｇ）に示す如く、半導体ペレット３
の電極パッド部と外部端子２の導電配線部とを孔５を介
して導電接続する面状の配線Ｎ６が微細加工により形成
される。
示すようなホトリソグラフィ技術によりパターン配線加
工すると、第２図（ｇ）に示す如く、半導体ペレット３
の電極パッド部と外部端子２の導電配線部とを孔５を介
して導電接続する面状の配線Ｎ６が微細加工により形成
される。
この後、セラミックキャンプを低融点ガラス等によりセ
ラミツクベース１上部を覆うように固着して気密封止を
行うことにより、半導体装置を完成させる。この封止は
、特に高い信頼性が求められない時は気密封止でなくて
もよい。
ラミツクベース１上部を覆うように固着して気密封止を
行うことにより、半導体装置を完成させる。この封止は
、特に高い信頼性が求められない時は気密封止でなくて
もよい。
本実施例によれば、ボンディングワイヤが不要であり、
微細加工で面状の配線層６を一度で一括して形成でき、
多端子用の接続が一工程で形成されることにより工数を
低減できると共に、多ピン化が容易Ｇこ可能である。
微細加工で面状の配線層６を一度で一括して形成でき、
多端子用の接続が一工程で形成されることにより工数を
低減できると共に、多ピン化が容易Ｇこ可能である。
［実施例２］
第３図（ａｌ、（＋）ｌはそれぞれ本発明の実施例２に
よる半導体装置を未封止状態で示す平面図とそのＣ−ｃ
′線断面図である。
よる半導体装置を未封止状態で示す平面図とそのＣ−ｃ
′線断面図である。
この実施例では、外部端子２がパッケージのベース１を
垂直方向に貫通して形成され、この外部端子２の上端は
孔５を介して面状の配線層６により半導体ベレット３の
電極バンド部と導電接続されている。
垂直方向に貫通して形成され、この外部端子２の上端は
孔５を介して面状の配線層６により半導体ベレット３の
電極バンド部と導電接続されている。
この実施例においては、パッケージのベース１の上面に
形成される外部導出配線端子としての配線層が微細加工
による面状の配線層６により形成されているので、微細
配線によるパンケージの小僧化を図ることができる。
形成される外部導出配線端子としての配線層が微細加工
による面状の配線層６により形成されているので、微細
配線によるパンケージの小僧化を図ることができる。
［効果コ
（１）、半導体ベレットをパッケージに固定した後に、
半導体ベレットの電極部と外部導出配線端子とを面状の
金属配線により接続したので、ワイヤボンディングやフ
リップチップボンディングを行う必要がなく、少ない配
線工数で多ピン配線を行うことができ、多ピン化が容易
に可能である。
半導体ベレットの電極部と外部導出配線端子とを面状の
金属配線により接続したので、ワイヤボンディングやフ
リップチップボンディングを行う必要がなく、少ない配
線工数で多ピン配線を行うことができ、多ピン化が容易
に可能である。
（２）、絶縁材表面を平坦にしたので、フォトリソグラ
フィ技術等を用いることができ、配線の微細化、多ビン
化が容易に可能である。
フィ技術等を用いることができ、配線の微細化、多ビン
化が容易に可能である。
（３）、絶縁材を半導体ペレｙ ｌ−表面にコーティン
グすることにより、封止の効果を高めて信頼性を向上で
き、あるいは封止コストを低減できる。
グすることにより、封止の効果を高めて信頼性を向上で
き、あるいは封止コストを低減できる。
（４）、上記（２）および（３）の効果を、ボッティン
グ（またはスピンコード）という簡単な手段で安１曲に
達成できる。
グ（またはスピンコード）という簡単な手段で安１曲に
達成できる。
（５）、高分子の有機絶縁材を半導体ペレ７＋−表面に
容易に厚く形成できるので、α線等放射線による半導体
装置の誤動作を防止できる。
容易に厚く形成できるので、α線等放射線による半導体
装置の誤動作を防止できる。
（６）１面状の金属配線を微細加工で形成することによ
り、パッケージの小型化が可能である。
り、パッケージの小型化が可能である。
以七本発明者によってなされた発明を実施例に基づき置
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、パッケージは樹脂でも金属酸化物でも機械的
強度が保てるものであればよい。
強度が保てるものであればよい。
また、平坦化用の絶縁材４も樹脂の他に液体ガラスの如
く平坦化できる絶縁材料であればよく、その平坦化の方
法もボッティングの他にスピンコー１−でもよく、平坦
化用の絶縁材４の固化もベータではなくて化学反応等に
よって行ってもよい。
く平坦化できる絶縁材料であればよく、その平坦化の方
法もボッティングの他にスピンコー１−でもよく、平坦
化用の絶縁材４の固化もベータではなくて化学反応等に
よって行ってもよい。
さらに、面状の配線層６の材料もアルミニウムの他に、
銅、タングステン、ニッケル、金、白金等の様々な金属
材料等を使用でき、またその配線形成方法もホ１−リソ
グラフィ法の他に、メタルマスクスパック法やリフトオ
フ法等を用いることができる。
銅、タングステン、ニッケル、金、白金等の様々な金属
材料等を使用でき、またその配線形成方法もホ１−リソ
グラフィ法の他に、メタルマスクスパック法やリフトオ
フ法等を用いることができる。
［利用分野］
以上の説明ではよとして本発明者によってなされた発明
をその背景となった利用分野である半導体ベレソＩ・と
パッケージの外部導出配線端子の配線接続を行う半導体
装置に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば、パンケージ上に他の半導
体ベレットや受動部品、たとえば抵抗、コイル、コンデ
ンサ等を予め固定した後に面状の配線層で一括配線する
半導体装置等にも利用できる。
をその背景となった利用分野である半導体ベレソＩ・と
パッケージの外部導出配線端子の配線接続を行う半導体
装置に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば、パンケージ上に他の半導
体ベレットや受動部品、たとえば抵抗、コイル、コンデ
ンサ等を予め固定した後に面状の配線層で一括配線する
半導体装置等にも利用できる。
第１図（ａｌ、（ｂｌはそれぞれ本発明の実施例１によ
る半導体装置の未封止状態を示す平面図とその人−Ａ’
線断面図、 第２図ｆａｌ〜（ｇ）は第１図の半導体装置の製造工程
を順次示す部分断面図、 第３図（ａ）、Ｔｂ）はそれぞれ本発明の実施例２によ
る半導体装置の未封止状態を示す平面図とそのＣ−ｃ’
線断面図である。 １・・・パッケージのベース、２・・・外部端子（外部
導出配線端子）、３・・・半導体ベレ・７ト、４・・・
絶縁材、５・・・孔、６・・・面状の配線層、７・・・
ホトレジスト、８・・・マスク。 代理人 弁理士 高 橋 明 夫 ７第 １ 図 （０−） （ｂ） 第 ２ 図 、９
る半導体装置の未封止状態を示す平面図とその人−Ａ’
線断面図、 第２図ｆａｌ〜（ｇ）は第１図の半導体装置の製造工程
を順次示す部分断面図、 第３図（ａ）、Ｔｂ）はそれぞれ本発明の実施例２によ
る半導体装置の未封止状態を示す平面図とそのＣ−ｃ’
線断面図である。 １・・・パッケージのベース、２・・・外部端子（外部
導出配線端子）、３・・・半導体ベレ・７ト、４・・・
絶縁材、５・・・孔、６・・・面状の配線層、７・・・
ホトレジスト、８・・・マスク。 代理人 弁理士 高 橋 明 夫 ７第 １ 図 （０−） （ｂ） 第 ２ 図 、９
Claims (1)
- 【特許請求の範囲】 １、半導体ベレットと、この半導体ペレットを実装する
パッケージと、このパンケージに設けられた外部導出配
線端子とからなる半導体装置において、半導体ペレット
の電極部と外部導出配線端子とを面状の配線層により接
続したことを特徴とする半導体装置。 ２、面状の配線層が微細加工により形成される金属配線
であることを特徴とする特許請求の範囲第１項記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082640A JPS59208769A (ja) | 1983-05-13 | 1983-05-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58082640A JPS59208769A (ja) | 1983-05-13 | 1983-05-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59208769A true JPS59208769A (ja) | 1984-11-27 |
Family
ID=13780023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58082640A Pending JPS59208769A (ja) | 1983-05-13 | 1983-05-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59208769A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6362338A (ja) * | 1986-09-03 | 1988-03-18 | Nec Ic Microcomput Syst Ltd | 半導体集積回路パツケ−ジング方式 |
| JPH01257339A (ja) * | 1988-04-06 | 1989-10-13 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5231304A (en) * | 1989-07-27 | 1993-07-27 | Grumman Aerospace Corporation | Framed chip hybrid stacked layer assembly |
-
1983
- 1983-05-13 JP JP58082640A patent/JPS59208769A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6362338A (ja) * | 1986-09-03 | 1988-03-18 | Nec Ic Microcomput Syst Ltd | 半導体集積回路パツケ−ジング方式 |
| JPH01257339A (ja) * | 1988-04-06 | 1989-10-13 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5231304A (en) * | 1989-07-27 | 1993-07-27 | Grumman Aerospace Corporation | Framed chip hybrid stacked layer assembly |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7109065B2 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| US5710695A (en) | Leadframe ball grid array package | |
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| US5567656A (en) | Process for packaging semiconductor device | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2001024135A (ja) | 半導体装置の製造方法 | |
| JP2002057241A (ja) | 移植性導電パターンを含む半導体パッケージ及びその製造方法 | |
| JP2001284381A (ja) | 半導体装置及びその製造方法 | |
| JP4528100B2 (ja) | 半導体装置及びその製造方法 | |
| US20040036180A1 (en) | Chip scale package and manufacturing method therefor | |
| US6894904B2 (en) | Tab package | |
| US10741415B2 (en) | Thermosonically bonded connection for flip chip packages | |
| US6344687B1 (en) | Dual-chip packaging | |
| JP3402086B2 (ja) | 半導体装置およびその製造方法 | |
| US20040127011A1 (en) | [method of assembling passive component] | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| US20070013064A1 (en) | Semiconductor device and electronic apparatus | |
| JPH1197570A (ja) | 半導体装置およびその製造方法ならびに半導体装置の実装方法 | |
| JPS59208769A (ja) | 半導体装置 | |
| US6689637B2 (en) | Method of manufacturing a multi-chip semiconductor package | |
| US7205095B1 (en) | Apparatus and method for packaging image sensing semiconductor chips | |
| JP3529507B2 (ja) | 半導体装置 | |
| KR100470144B1 (ko) | 테이프회로기판및이를사용한칩크기의반도체칩패키지 | |
| KR100704311B1 (ko) | 내부리드 노출형 반도체 칩 패키지와 그 제조 방법 |