JPS59208880A - エンハンスメントモ−ドで作動する電界効果トランジスタ - Google Patents

エンハンスメントモ−ドで作動する電界効果トランジスタ

Info

Publication number
JPS59208880A
JPS59208880A JP59091165A JP9116584A JPS59208880A JP S59208880 A JPS59208880 A JP S59208880A JP 59091165 A JP59091165 A JP 59091165A JP 9116584 A JP9116584 A JP 9116584A JP S59208880 A JPS59208880 A JP S59208880A
Authority
JP
Japan
Prior art keywords
gate
field effect
metal
effect transistor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59091165A
Other languages
English (en)
Inventor
ジヤン・マルク・ドルテユ
エラ−ド・コ−ン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPS59208880A publication Critical patent/JPS59208880A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、制御電極が金属−絶縁体〜金属の構造を有す
るような、極超短波（ＵＨＦ）で動作するエンハンスメ
ント型の電界効果トランジスタ（ＦＥＴ）に関する。そ
の第１金属はトランジスタの活性層とのショットキー接
触を保証し、絶縁体すなわち誘電体は制御される誘電リ
ークを有し、第２金属が、バイアス電圧が加えられる制
御ゲートを構成する。
ガリウムひ素（Ｇａ八へ　）の如き高速度材料による集
積回路の技術は、能動素子としてショットキーゲート型
の電界効果トランジスタを用いる。そのようなトランジ
スタにおいて、ゲートは、金属化すなわち金属コーティ
ングによって構成されて、金属コーティングを付着した
トランジスタの活性層とのショットキー接触を保証する
。これらのトランジスタは、しばしばＭＥＳＦＥＴ、す
なわち金属半導体電界効果トランジスタと呼ばれる。
ＭＥＳＦＥＴは、ゲート電圧が負であるデプレッション
モードで作動でき、ゲートの下方に位置する空間電荷領
域は、トランジスタの人力すなわちソースとドレインと
の間のチャンネルを変調する。ＭＥＳＦＥＴは、また制
限したエン／”％ンスメントモードで作動できる。零ゲ
ート電圧に対してデプレッションした領域が存在し、こ
の領域は低い正電圧Ｖｃｓをゲートに加えることによっ
て減少できる。この正電圧は、エネルギーダイヤグラム
における金属−半導体障壁の高さによって十〇、６■に
近い値に制限される。なお、この値を越えると、ゲート
は著しくリークし始めるものである。
論理回路への応用に対しては、特に零ゲート電圧でソー
スとドレインとの間のチャンネルをピンチオフすること
が可能であるならば、すなわち通常のブロックしたトラ
ンジスタとして、エンハンスメントモードで作動できる
ことが望ましい。通常のブロックしたＭＥＳＦＥＴの実
現は、ゲートリークの結果、Ｇａ八へでは＋〇、６■の
値によって制限される。
ガリウムひ素ＭＯ３）ランジス久の解決は、金属−絶縁
体一半導体各間の干渉状態（充電または放電）に起因す
る重大な不安定性の問題に苦しんでいる。この不安定性
は、電圧の関数としての容量の変化を生じさせる。その
容量は、ゲートの金属化部分、酸化層およびバイアス後
の半導体層によって形成され、低周波数における相互コ
ンダクタンスの減少を生じさせる。
これらの困難性は、本発明において、容量性結合電界効
果トランジスタゲートを用いることによって解決され、
ゲート容量の誘電体はわずかな制御したリークしか有さ
ず、このリークは、本発明のトランジスタのゲートを構
成する２つの金属コーティングを電気的バランス状態に
維持することを可能にするのに適切である一方、トラン
ジスタのゲートおよび活性層間に形成されるダイオード
の電流を制限するのに充分なだけ低く、この制限が＋１
．５■バイアスまで作動するのを可能にする。
すなわち、本発明によるならば、少なくとも１つの活性
層及びソース及びドレインと呼ばれる２つの入力電極が
半絶縁材料サブストレートによって支持された、エンハ
ンスメントモードで作動する電界効果トランジスタにお
いて、ゲート制御電極が、活性層上に付着され活性層に
ショットキー接合を形成する第１金属コーテイングと、
該第１金属コーテイング上に付着され制御した電気リー
クを有する誘電体層と、誘電体層上に付着され制御ゲー
トを形成する第２金属コーテイングとから成る容量性構
造体を有し、ゲートバイアス電圧が第２金属コーデイン
グに加えられることを特徴とする電界効果トランジスタ
が提供される。
次に添付図面を参照して本発明を説明する。
説明を簡略化するために、ここで、ＭＥＳＦＥＴは、そ
の金属ゲートが活性層上に直接付着した先行技術のトラ
ンジスタでり、ＭＩＳＦＥＴはその金属ゲートが半導体
材料上に付着した絶縁層上に付着した先行技術のトラン
ジスタであり、ＭＩＭＦＥＴは、ゲートが金属・絶縁体
・金属の構造を持つ本発明のトランジスタである。
最近、極めて興味がある結果が、エンハンスメントモー
ドで作動するＧａＡｓの如き材、料のＭＥＳＦＥＴで得
られた。しかし、ＭＥＳＦＥＴはエンハンスメントモー
ド中の比較的制限された電流容世を有する欠点に悩まさ
れており、また、ゲートおよび活性層によって形成した
ダイオードの正のバイアス電圧による破壊の危険にも悩
まされている。
これらの欠点は、容量的に結合したゲートを用いること
によって、すなわち絶縁層が活性層から金属化ゲートを
分離しているＭＩＳＦＥＴを用いることによって克服で
きる。しかしながら、ＭＩＳトランジスタ、またはＭＩ
Ｓ）ランジスタの特殊な形態をとるＭＯＳ）ランジスク
におけるインターフェース状態の分布のために、もしト
ランジスタがＧａＡｓで製造される場合、トランジスタ
が安定なバイアス状態で作動できない。
もしトランジスタの金属化ゲート及び半導体の活性層の
間に置かれた絶縁体が完全であり、極めて高い抵抗率を
有するならば、電荷は絶縁層を流れることができず、安
定な電気的バランスが存在しない。インターフェース状
態に起因する電荷は制御できない状態で変位する。
本発明で提案したゲート構造体は、トランジスタの活性
層とショットキー接合を形成する第１金属と、誘電体層
すなわちトランジスタの製造時の構造によって制御され
る電気的リークを有する絶縁体と、誘電体層上に付着し
た第２金属層とを有するゲートを用いるものであり、第
２金属層がバイアスが加えられる外部電極、すなわち制
御ゲートを構成するものである。
絶縁層中のリークは次のように選ばれる。すなわち、一
方においては、半導体材料に接触するショットキーの金
属化体が、平らな帯域状態に近い正のバイアスまで、制
御ゲートすなわち上部の第２金属化体と電気的バランス
を保ち、他方において、複合ゲートおよびトランジスタ
の活性層との接合部によって形成されるダイオード中の
電流が高バイアス電圧に対して制限されて、その破壊を
防ぐように選ばれる。用語「平らの帯域」とは、エネル
ギーダイヤグラム中の伝導帯域およびバランス帯域を意
味し、バランス帯域は、＋０．６Ｖの如きある電圧値に
対しては金属と半導体との間の障壁をもはや有しないも
のである。高いバイアス電圧とは、０．６■を越えるゲ
ートバイアス電圧を表す。その理由は、先行技術のトラ
ンジスタにおいて、ゲートが、約０．６■、すなわち具
体的構造によっては０．５５から０．６５　Ｖまでの電
圧に対してリークを始めるからである。
第１図は、本発明のＭ　ＩＭＦＥＴの簡略化した断面図
である。■−Ｖ族の材料、具体的にはＧａＡｓまたはＩ
ｎＰから作られた半絶縁性サブストレート１は活性層２
を支持している。トランジスタは２つの入力電極３及び
４を有し、１つの電極はトランジスタのソースを構成し
、他の電極はトランジスタのドレインを構成している。
これらの電極は、ソース−ドレインの直列抵抗を減少す
るために活性層２の一部を形成する領域５及び６上に置
かれている。
本発明のエンハンスメント型トランジスタは一般にゲー
トと呼ばれている制御電極を有し、このゲートは、本発
明の場合、活性層２とショットキー接触を形成する第１
金属コーテイング７、制御した電気リークを有する絶縁
層８及びバイアス電圧が加えられる制御ゲートを形成す
る第２金属コーテイング９によって形成した複合構造体
を有する。
第１金属コーテイング７、リークを有する絶縁体８及び
第２金属コーテイング９はコンデンサを形成し、前記コ
ンデンサの誘電体（絶縁体）８が電気リークを有するの
で、ショットキーインターフェース７及び制御ゲート９
は電気的バランスに保たれる。低周波数又は静的作動状
態の下では、誘電体のリークは、２つの金属コーティン
グ及び誘電体によって形成したキャパシタンスを短絡す
る。相互コンダクタンス及びピンチオフ電圧は均等の先
行技術のＭＥＳＦＥＴのものと同一である。
このように、この型式のトランジスタは、非常に高い周
波数、すなわち動的作動状態の下で作動するように設計
されたものであり、この状態の下では、誘電体のキャパ
シタンスはゲートの下方の空間電荷キャパシタンスと直
列であり、相斥コンダクタンス及びチャンネルのピンチ
オフ電圧を臓少させる。
第１図は、誘電体層８の制御したリークを有する抵抗と
、複合の金属−絶縁体−金属のゲートによって形成した
コンデンサのキャパシタンスとを記号で示している。ま
た、ショットキーゲートの下方の空間電荷が点線で示さ
れ、その空間電荷のキャパシタンスが同様に記号で示さ
れている。
本発明のトランジスタは、リーク抵抗が１つのキャパシ
タンスを短絡するかまたは２つのキャパシタンスが直列
であるかによって、低周波数または高周波数におけるそ
の特性が理論上分れるけれども、ゲート用の誘電体材料
８として、好ましくは８から３０の間の高誘電率を有す
る材料を用いることによって、相互コンダクタンスの分
散を最小にすることができる。
本発明のＭＩＭゲートを製造する好ましい材料ハチタニ
ューム、タンタルまたはアルミニュームの非化学量的酸
化物であり、それらの誘電率はそれぞれ約３０．２６及
び１２であるが、酸化物の化学量にしたがって変わる。
金属によってドープしたまたはドープしない一般的な化
学式の窒化シリコンは、金属Ｍによるドープにより８か
ら１０の間の誘電率を有し、本発明のＭＩＭゲートを製
造するのに理想的である。第１金属コーテイング７は、
活性層２とショットキー接触を行う金属によって実質的
に構成され、例えばチクニューム及びアルミニュームが
この目的のために広く用いられている。
トランジスタのゲートにバイアスを加えるためにパワ一
点に接触する第２金属コーテイング９は、誘電体層に容
易に取付けられねばならない。例えば、第２金属コーテ
イングは、一連の金属化すなわちチクニューム、プラチ
ナ、金によって形成でき、もし制御電極上に接点を取る
必要があるならば、さらに金が使用される。
ソース電極及びドレイン電極３及び４は、例えばＡｕ、
　Ｇｅ、　Ｎｉの共融合金から標準の方法で製造される
。一方、活性層２、領域５及び６、及び金属電極３及び
４の製造は、この分野で周知である。
第１図は、ＧａＡｓ形式の材料で製造され且つ活性層２
及び領域か領域５及び６がｎ形である本発明のＭＩＭ電
界効果トランジスタを示す。
第２図は、本発明のトランジスタの変形を示し、同一の
参照符号が同一の素子を表すのに用いられている。第２
図で重要なことは、活性層２と直接接触する埋込まれた
ゲートの構造をとっていることである。この活性層は、
第１図の場合の如く、２つの領域５および６によって画
定されていない。
第２図は、また、ゲートの２つの金属層７及び９の間に
置かれた誘電層が、トランジスタの全自由表面を覆うよ
うに広がって不活性層として機能することが好ましい。
第３図、第４図、および第５図は、先行技術及び本発明
の異なった形式のトランジスタに対してドレイン・ソー
ス電圧Ｖｏｓの関数としてドレイン・ソース電流Ｉｎｓ
特性を比較することを可能にずるものである。すべての
場合、電圧Ｖ　ｎ　ｓは０．５　Ｖ　／ｄｉｖすなわち
ｌ目盛０．５■で横軸に描かれ、電流は５ｍΔ／ｄｉｖ
すなわちｌ目盛５ｍＡで縦軸に描かれている。各グラフ
において、様々な異なる曲線は、ゲートの異なるバイア
ス電圧に対応し、これらの値は各グラフの右側部分に示
されている。
第３図は、ＭＥＳＦＥＴの普通の特性曲線を示し、この
曲線は第４図及び第５図に対する基準を構成しいる。
第４図において、正のゲート電圧が先行技術によるＭＥ
ＳＦＥＴに加えられている。＋１■のバイアスＶ　ｃ　
ｓに対応する上部の曲線はゲートリークを有し、原点付
近で曲線が変位している。すなわち、ＶＧＳ−＋　ｌ　
Ｖの特性曲線は、ＶＧＳ＝−Ｉ　Ｖ　ニー〇、５Ｖ及び
＋〇、５■の他の曲線と交叉している。
更に詳細な分析するならば、トランジスタに０．５■間
隔でなく、例えば１／ＩＯＶ間隔でのゲート電圧を変え
てゆくと、ゲートリーク現象はＧａＡｓのＭＥＳＦＥＴ
の場合的０．５５　Ｖにおいて現われることを示してい
る。
第５図は、本発明のＭＩＭトランジスタに対する同一の
特性を示している。−１■および＋〇、５■の間の範囲
内で本発明のトランジスタの曲線は先行技術のＭＥＳＦ
ＥＴのものと厳密に同一であるが、ゲートバイアス電圧
は、少しのゲートの漏れなしに、＋　１．５　Ｖまで、
すなわち先行技術のトランジスタの制限値の約３倍まで
上げることができるが示されている。
この特殊な興味ある結果は、ＭＩＭ）ランジスクゲート
の構造体によって得られ、この構造体がリークを有する
誘電体層を通る電荷のバランス及び流れを可能にする。
さらに、−１−１，５Ｖのゲートバイアスで、ゲートの
キャパシタンス及び半導体の活性層によって形成したグ
イオートは、先行技術のトランジスタの場合にしばしば
起った破壊が生じない。本発明のＭＩＭ）ランジスタの
場合には、エンハンスメントチャンネル電流は従来のＭ
ＥＳＦＥＴのものより約１００％高く、この装置の相互
コンダクタンスは約最大１００　ｍ　Ｓ　７ｍｍである
。
第３図、第４図及び第５図間の比較は、第３図及び第４
図の特性が、バイアス電圧が直接加えられる本発明のト
ランジスタのショットキー電極７を用いて描かれている
事実を考慮すると、さらに興味がある。この場合、誘電
体層８及び制御電極９は何等機能を有さず、ショットキ
ー金属化体によって直接制御される本発明のトランジス
タは、先行技術のＭＥＳＦＥＴの同様に機能する。しか
し、第５図の場合、バイアスは本発明の制御ゲート９に
加えられた。
本発明のＭＩＭ）ランジスタの製造は、従来通りである
。しかし、第２図に示す如き埋込まれたゲートを有する
トランジスタの場合には、チャンネルの深さは約４００
人である。絶縁層８の厚さは約５００人である。もし非
化学量的なシリコン富化のシリコン窒化物がこの層を製
造するのに用いられるならば、シリコン窒化物は蒸気相
においてプラズマ及び化学蒸着によって付着され、誘電
体層を通っての電流リークを制御し、また金属による層
の可能なドーピングを制御するように、約５００人の厚
さに制御する。その理由は、そのあとに、層を通るリー
クを制御する金属の供給があるからである。
本発明のＭＩＭＦＥＴは、ＭＥＳＦＥＴのものと均等な
相互コンダクタンス特性を有し、エンハンスメントにお
ける電流移送キャパシタンスは従来のＭＥＳＦＥＴのも
のと比較して約１００％はど増加する。一方ゲートを通
るリークは約＋１．５Ｖゲートバイアス電圧まで消滅さ
れる。このＭＩＭＦＥＴｉま、好ましく（まＧａＡｓ　
、八］、ＧＡＩ−，、Ａｓ、　ｌｎＰ。
ＩｎＧａＡｓの如き■−■族の高速度材料で論理集積回
路を製造するのに用いられる。またシリコン上でこれを
用いることも考えられるが、シリコン上の集積回路の速
度はＧａＡｓ上の集積回路のものより遅い。
【図面の簡単な説明】
第１図は本発明のトランジスタの概略断面図である。 第２図は、構造上の変形例である本発明のトランジスタ
の概略断面図である。 第３図は、先行技術のＩＶＩ　Ｅ　Ｓ　Ｆ　Ｅ　ＴのＩ
／Ｖ特性の曲線を示すグラフである。 第４図は、先行技術のＭＩＳＦＥＴのＩ／Ｖ特性の曲線
を示すグラフである。 第５図は、リーク−金属−半導体を有する本発明の金属
・絶縁体トランジスタのＩ／Ｖ特性の曲線を示すグラフ
である。 〔主な参照番号〕 １・・・半絶縁サブストレート、２・・・活性層、３．
４・・・電極、　　５．６・・・領域、７・・・金属コ
ーティング、　　８・・・絶縁層、９・・・金属コーテ
ィング 特許出願人トムソンーセーエスエフ 代　理　人　弁理士　新居　正彦

Claims (8)

    【特許請求の範囲】
  1. （１）少なくとも１つの活性層及びソース及びドレイン
    と呼ばれる２つの入力電極が半絶縁材料サブストレート
    によって支持された、エンハンスメントモードで作動す
    る電界効果トランジスタにおいて、ゲート制御電極が、
    活性層上に付着され活性層にショットキー接合を形成す
    る第１金属コーテイングと、該第１金属コーテイング上
    に付着され制御した電気リークを有する誘電体層と、該
    誘電体層上に付着され制御ゲートを形成する第２金属コ
    ーテイングとから成る容量性構造体を有し、ゲートバイ
    アス電圧が第２金属コーテイングに加えられることを特
    徴とする電界効果トランジスタ。
  2. （２）誘電体層を横切る電気リークは、ショットキーイ
    ンターフェースに貯わえられる電荷が、前記インターフ
    ェースのエネルギーダイヤグラムの伝導及びバランスの
    帯域が平らであるもののほぼ２倍の正バイアス（＋　１
    ．５Ｖ）まで１．制御ゲートと電気的バランスにあるよ
    うに、形成されていることを特徴とする特許請求の範囲
    第１項に記載の電界効果トランジスタ。
  3. （３）誘電体層を横切る電気的リークは、ゲートおよび
    ショットキー接合によって形成されるダイオード内の電
    流が高いバイアス電圧に対して制限されるように制限さ
    れていることを特徴とする請求の範囲第１項に記載の電
    界効果トランジスタ。
  4. （４）誘電体層が電気的リーク及び８くε＜３０の誘電
    率を有することを特徴とする特許請求の範囲第１項に記
    載の電界効果トランジスタ。
  5. （５）　　誘電体層が約５００Ａの厚さにおいて電気的
    す−クを有し、ＴＩ　ＸＯｙ　、　Ｔａｘ○８、Ａ１．
    ０７またはＳｉ、Ｎ。 の材料の１つから形成され、これらの材料の各々は非化
    学量的な比率であり但し金属が豊富であることを特徴と
    する特許請求の範囲第４項に記載の電界効果トランジス
    タ。
  6. （６）電気的リークを有する誘電体層の抵抗率は、誘電
    体層を形成する材料に金属をドープすることによって制
    御されることを特徴とする特許請求の範囲第５項に記載
    の電界効果トランジスタ。
  7. （７）　　ショットキー接合を形成する第１金属コーテ
    イングがＴｉ及び八ｌの如き金属から形成され、制御ゲ
    ートを形成する第２金属コーテイングが、Ｔｉ　−Ｐｔ
    −Ａｕの如き誘電体層に十分付着する金属から形成され
    ることを特徴とする特許請求の範囲第１項に記載の電界
    効果トランジスタ。
  8. （８）第２金属コーテイングに加えられるエンハンスメ
    ントモードのゲートバイアスが、チャンネル電流と比較
    して無視できないゲートリークを発生させることなしに
    、第１金属コーテイング上に許容できる電圧の少なくと
    も２倍であることを特徴とする特許請求の範囲第１項に
    記載の電界効果トランジスタ。
JP59091165A 1983-05-10 1984-05-09 エンハンスメントモ−ドで作動する電界効果トランジスタ Pending JPS59208880A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8307792 1983-05-10
FR8307792A FR2545989B1 (fr) 1983-05-10 1983-05-10 Transistor a effet de champ, fonctionnant en regime d'enrichissement

Publications (1)

Publication Number Publication Date
JPS59208880A true JPS59208880A (ja) 1984-11-27

Family

ID=9288749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59091165A Pending JPS59208880A (ja) 1983-05-10 1984-05-09 エンハンスメントモ−ドで作動する電界効果トランジスタ

Country Status (5)

Country Link
US (1) US4612560A (ja)
EP (1) EP0128062B1 (ja)
JP (1) JPS59208880A (ja)
DE (1) DE3462381D1 (ja)
FR (1) FR2545989B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253958A (ja) * 1984-05-31 1985-12-14 Sharp Corp センサ
EP0226678B1 (en) * 1985-12-24 1989-04-26 Fujitsu Limited Logic circuit
US5027166A (en) * 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
US5688703A (en) * 1995-09-05 1997-11-18 Motorola, Inc. Method of manufacturing a gate structure for a metal semiconductor field effect transistor
US5882961A (en) * 1995-09-11 1999-03-16 Motorola, Inc. Method of manufacturing semiconductor device with reduced charge trapping
JP2001127265A (ja) * 1999-10-29 2001-05-11 Matsushita Electronics Industry Corp 半導体記憶装置およびその駆動方法
JP2004014547A (ja) * 2002-06-03 2004-01-15 Toshiba Corp 半導体装置及び容量調節回路
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
TWI715018B (zh) 2018-04-23 2021-01-01 愛爾蘭商納維達斯半導體有限公司 氮化鎵電晶體結構
US20240038869A1 (en) * 2020-09-18 2024-02-01 Iii-V Technologies Gmbh Normally-off mesfet device with stacked gate contact

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58102565A (ja) * 1981-12-14 1983-06-18 Fujitsu Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1923279A1 (de) * 1969-05-07 1970-12-23 Licentia Gmbh Transistor mit isolierter Steuerelektrode
US4016643A (en) * 1974-10-29 1977-04-12 Raytheon Company Overlay metallization field effect transistor
JPS54127280A (en) * 1978-03-27 1979-10-03 Sumitomo Electric Ind Ltd Semiconductor device
US4407004A (en) * 1978-11-13 1983-09-27 Xerox Corporation Self-aligned MESFET having reduced series resistance
US4375643A (en) * 1980-02-14 1983-03-01 Xerox Corporation Application of grown oxide bumper insulators to a high-speed VLSI SASMESFET

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58102565A (ja) * 1981-12-14 1983-06-18 Fujitsu Ltd 半導体装置

Also Published As

Publication number Publication date
DE3462381D1 (en) 1987-03-19
FR2545989B1 (fr) 1985-07-05
FR2545989A1 (fr) 1984-11-16
EP0128062B1 (fr) 1987-02-11
US4612560A (en) 1986-09-16
EP0128062A1 (fr) 1984-12-12

Similar Documents

Publication Publication Date Title
US7354843B2 (en) Method of forming a capacitor that includes forming a bottom electrode in a strained silicon layer
KR100532208B1 (ko) 얇은 게이트 산화물용 감결합 커패시터
US6222233B1 (en) Lateral RF MOS device with improved drain structure
US4151537A (en) Gate electrode for MNOS semiconductor memory device
US6531738B1 (en) High voltage SOI semiconductor device
US20090096507A1 (en) Integrated Semiconductor Metal-Insulator-Semiconductor Capacitor
US4455564A (en) Field effect transistor with a high cut-off frequency
US20100044788A1 (en) Semiconductor device with a charge carrier compensation structure and process
US5053347A (en) Amorphous silicon thin film transistor with a depletion gate
JPS59208880A (ja) エンハンスメントモ−ドで作動する電界効果トランジスタ
US8486754B1 (en) Method for manufacturing a gate-control diode semiconductor device
WO2024149324A1 (zh) 晶体管器件
US12062698B2 (en) Silicon carbide transistor device
US6303940B1 (en) Charge injection transistor using high-k dielectric barrier layer
US4251829A (en) Insulated gate field-effect transistor
US4264915A (en) Charge-coupled component formed on gallium arsenide
JP2003318417A (ja) Ｍｏｓ型可変容量および半導体集積回路
EP0654827A1 (en) Integrated power cascode
US5969385A (en) Ultra-low power-delay product NNN/PPP logic devices
JPS58119671A (ja) 電界効果トランジスタ
US4593300A (en) Folded logic gate
US20210336069A1 (en) Variable capacitor
EP0283878A1 (en) Field effect transistor
JPS6378574A (ja) 半導体装置の製造方法
JPS59208878A (ja) 深いデイプレツシヨンモ−ドで作動する電界効果トランジスタ