JPS59210490A

JPS59210490A - 表示制御装置

Info

Publication number: JPS59210490A
Application number: JP58082548A
Authority: JP
Inventors: 石井　孝寿
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1983-05-13
Filing date: 1983-05-13
Publication date: 1984-11-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はカラー画像を構成する複数の色素情報各々に対
応したデジタルビデオ信号インタフェイスを有した表示
装置に対する表示制御装置に関する。

〔発明の技術的背景とその問題点〕

パーソナルコンビーータ等の端末として標準にこれらの
信号線はデジタルインタフェイスとなっているので論理
″′１”、又は、論理″′０”の２値データしか伝える
ことはできない。従って、３本の映像信号線上を伝達さ
れるＲ、Ｇ、Ｂ各信号によって合計８色の表示しかでき
ない。

８色以上の表示を行うパーソナルコンビーータろ等の計算機も存在安定、この場合には当然のことながら
上記デジタルインタフェイスを有した標準のディスプレ
イモニタを使用することはできない。

８色以上のカラー表示を行う方法としては輝度信号を伝
達する映像信号線を１本追加して、例えば、輝度信号が
論理”１”（７）場合高輝度、論理゛′０”の場合半輝
度とすることにより１６色表示を行うものがある。また
、映像信号線をＲ，Ｇ、Ｂの各色１本ずつ追加して、各
色素ごとに４階調をもたせ６４色の表示を行うものがあ
る。更には、映像信号をアナログ化して振幅に応じた輝
度情報を伝達する方法もある。しかし、これらの場合に
は、いずれも特殊なカラーディスプレイモニタと特殊な
信号ケーブルを必要とする。

〔発明の目的〕

本発明は、ｎ本のデジタルビデオ信号インタフェイスを
有した表示装置の場合　２０色の表示能力しか持たない
上記従来技術の問題点を考慮して、各デジタルビデオ信
号線に送出される２値情報を少なくとも１ドツトずつ間
隔を開けながらオン／オフすることにより輝度情報を伝
達し、多色表示を行う表示制御装置の提供を目的とする
。

〔発明の概要〕

上記目的を達成するため、本発明の表示制御装置は、ラ
スタスキャン形の表示装置に表示されるドツトの表示情
報として、カラー表示を行うための複数の色素各々に対
応して輝度情報を記憶する記憶回路と、この記憶回路よ
り、表示装置への、ドツト表示に対応して当該ドツトの
前記各色素に対する輝度情報を読み出す回路と、この読
み出し回路より読み出された任意色素の時短輝度情報が
２スタ方向の少なくとも２ドツトについて同一であった
とき、当該色素の表示を前記表示装置に伝達する２値ビ
デオ信号を少なくとも１ドツト間隔でオン／オフするビ
デオ信号変換回路とを具備する。

〔発明の実施例〕

以下、本発明を実施例により詳細に説明する。

第１図は表示制御装置のブロック図である。ｌは本発明
を実施した表示制御装置である。１１は表示情報を記憶
するビデオＲＡＭ（ＶＲにのである、この実施例の表示
制御装置はパターンリフレッシュ型のＶＲＡＭＩＩを有
する構成となっている。ＶＲＡＭ１１は表示装置の表示
ドツト総数ｎに等しい記憶容量を有するメモリが６面同
一のアドレス空間に割り付けられた構成となっている。

１２けＣＲＴコントローラ（ごＲＴＣ）である。ＣＲＴ
Ｃ１２はラスタスキャン形ＣＲＴの表示制御を行う専用
のＬＳＩコントローラである。ＣＲＴＣ１２の基本機能
は水平／垂直同期信号（５ＹＮＣ、Ｓ　Ｉ　ＧＮＡＬ　
）の発生、ＶＲＡＭＩＩからの表示情報の読出しなど、
及び、カーソナル制御やライトペン検出などの制御にあ
る。ＣＲＴＣ１２はワンチップ化されたものが数多く市
販されており、具体的な説明は省略する。ＣＲＴＣ１２
からは表示装置のラスタスキャンに同期して、スキャン
位置の表示情報をＶＲＡＭＩ　１から読出すため、ＶＲ
ＡＭ１１に対し表示アドレス（ＤＩＳＰＬＡＹ　ＡＤＤ
ＲＢＳＳ）が供給される。１３はクロックジェネレータ
（ｃｉ、ｏｃ−Ｋ　ＧｇＮＢＲＡＴＯＲ）であり、発振
回路及びこの発振回路から得られるクロックパルスを分
周してドツトクロック（ＤＬＣＫ）を生成するドツトカ
ウンタから構成される。ＣＲＴＣ１２はクロックジェネ
レータ１３から出力されるＤＬＣＫを利用して水平／垂
直同期信号（各々Ｈ８ＹＮＣ、Ｖ　８　ＩＮＣと呼ぶ）
を生成する。

１／　ＲＡＭ　１１から読み出された表示情報（ＤＩＳ
ＰＬＡＹ　　　−１）Ａ’ｒＡ）　ハビデオ：Ｉ７　ト
ｏ　−＃　回路（ＶｉＤＥＯＣ０ＮＴ−ＲＯＬ　）　１
４に入力する。前述のようにＶＲＡＭ　１１は６面のメ
モリで構成されているが、各面から１語長の表示情報が
読み出される。ビデオコントローに回路１４　（ＣＩｄ
　前記ＤＣＬＫ　、　Ｈ８ＹＮＣ、ＶＳＹＮＣ（７）　
各（ｉＪ　号が入力する。実際には、アトリビーート表
示のための回路、ＣＲＴＣ１２から出方されるカーンル
表示タイミング信号等の制御４８号も入力するが、これ
らは本発明と関係しない従来技術に属することなので省
略しである。ビデオコントロール回路１４からは、三原
色の各色素（赤（ＲＥ）　、青（ＢＬ　）、緑（ＧＲ）
　）に対応した２値ビデオ信号（ＲＥ−ＶＤＯ、ＢＬ−
Ｂｌ）０　、　ＧＲ−ＶＤＯ）が出力される。２は中央
処理装置（ＣＰＵ　）である。ＶＲＡＭｔｔに対する表
示情報の書き込みは、ＣＩ）０２がデータとアドレス情
報をＶ　ＲＡＭ１１に対し出力することにより実行され
る。一般的には、この書き込みはＣＲＴＣ１２がらのＶ
ＲＡＭ１１のアクセー長と競合しないタイミング（例え
ば水平、畢直消去期間）で行われる。

第１図に示した表示制御回路１のうち、本実施例のポイ
ントとなるビデオコントロール回路１４を更に祥細に説
明する。第２図はビデオコントロール回路１４のブロッ
ク図である。ビデオコントロール回路１４はＶＲＡＭＩ
Ｉがら読み出された並列データを直列データに変換する
並列・直列変換器２１と、この出力を得て、各色素ごと
の輝度情報に応じ、各色のデジタルビデオ信号を１ドツ
トずつ間隔を開けながらオン／オフする（ドツトスキッ
プと呼ぶ）ビデオ信号変換器２２とから構成される。並
列・直列変換器２１は、各々ＶＲＡＭＩＩの各面の語長
に等しいビット幅を持つ６つのシフトレジスタにより構
成される。各々のシフトレジスタはＶＲＡＭＩＩから読
み出された並列の表示情報をキャラクタ単位の時間間隔
で受取りながら、　ＤＣＬＫを受けて表示ドツト単位の
時間間隔でシフト動作を行い、表示情報を直列データに
変換する。並列・直列変換器２１の出力は６ビツトとな
るが、このうち２ビツトずつが三原色（ＲＢ、ＢＬ、Ｇ
Ｒ）のそれぞれに割り当てられる（　ＶＲＡＭＩ　１に
ついてみれば、６面のメモリの２面ずつが三原色のそれ
ぞれに割り当てられていることになる）。それぞれの信
号をＧＲＥＥＮＩ　、ＧＲＥＥＮＯ、ＩＤＩ　、　Ｒ１
１Ｊ）Ｏ，及びＢＬＵＢＩ　、ＢＬＵＥＯと呼ぶ。従っ
て、各原色ごとに最大４つの輝度階調を表現できる。本
実施例では、各原色ごとに３階調の表示を行うようビデ
オ信号変換器２２を構成しである。次にビデオ信号変換
器２２の内部回路について説明する。ビデオ信号変換器
２２の内部回路のうち、破線で囲”まれだ部分の回路は
各原色ごとに存在する。背色のビデオ信号（ＢＬ−ＶＤ
Ｏ）を出力する回路のみ詳細に図示しである。

２２１はＤ型フリップフロップ（ＦＦ）である＠ＦＦ２
２１のクロック端子（ＣＫ）にはＤＣＬＫが入力してい
る。そして、ＦＦ２２１のＱ＆、１６子出力がＤ入力端
子に帰還されている。この信号の接続で、ＦＦ２２１は
２進カウンタとして構成されたことになる。従って、Ｆ
Ｉｉ’２２１のＱ端子出力（ＨＣＬＫ）はＤＣＬＫを２
分周した信号となる。ＨＣＬＫはＡＮＤゲート２２２に
入力する。また、ＡＮＤゲート２２２にはＢＬＵＥＯも
入力する。ＡＮＩＪゲート２２２の出力はＯＲゲート２
２３に入力する。また、ＯＲゲート２２３にはＢＬＵＥ
ｔも入力している。ＯＲゲート２２３の出力（Ｓ）はＦ
Ｆ２２４のＤ入力端子に入力する。ＦＦ２２４のクロッ
ク端子（ＣＫ）にはＤＣＬＫが入力している。従って、
　ＤＣＬＫの立ち上がり時のＳの値が、ＦＦ２２４のＱ
端子出力に設定される。ＦＦ２２４のＱ端子出力がＢＬ
−ＶＤＯとなる。

第３南にタイミングチャートを示し、Ｈ度情報をいかに
して２値化号により伝搬するが説明する。

本実施例では、輝度情報（ｏ、ｏ）、（（１，１）、（
ｔ、Ｘ）（Ｘは°゛０”、ｔ′１”いずれでもよいこと
を示す）の３状態で各原色の階調表現をしている。

ｉｆ、（ＢＬＵＢＩ　、ＢＬＵＨＯ）＝（０、Ｏ）ノと
きには、信号Ｓは論理１０″となり、Ｆル゛２２４のＱ
端子出ブハ即チＢＬ−ＶＤＯハｌ＋６　理”０”トナル
。

次に、（ＢＬ（ＪＥＩ、ＢＬＵｇＯ）＝（０，１）の状
態が２ドッ−ト以上続く場合には、　ＨＣＬＫが論理″
′Ｉ”の期ｊｕｊか山ゲート２２２でＭ山条件がとれる
。従って％信号ＳはＨＬＣＫが論理°゛１”の期間、こ
れも論理゛°１”となる。信号Ｓが論理゛′１”のとき
に、　ＤＣＬＫが立ち上がると、ＦＦ２２４のＱ端子出
力は論理ＩＩ　１Ｎに設定されるうしかし、次のＩ）Ｃ
Ｌ　Ｋの立ち」ユがりでは、信号Ｓが論理″′０”とな
っているため］”Ｆ２２４のＱ端子出力は論ｍ”ｏ’″
にもどろ。従って、上記のように、（ＢＬＵＥ、１　、
　ＢＬＵＥＯ）＝　（０、１）の状態が２ドツト以上続
く場合には、１ドツトごとにオン／オフされることにな
る。この４１号が表示装置に送られた場合、この信号に
対応した色素が１ドツト間隔で表示される。この輝点は
非常に小さいので少し用離を置き肉眼で見た場合、半均
的に輝度が下がり中間輝度の輝点として認識される。

次に（ＢＬＵＥＩ　、　ＢＬＵＥＯ）＝（１、０）、又
は、（ＢＬＵＥＩ。

ＢＬＵＥＯ）＝（１、１）の状態が２ドツト以上続く場
合には信号Ｓは、　、　ＢＬＵＩ４１が論理ＩＩｌ”で
あることによ抄前記ドツト期間の間論理″１”となる。

従って、２ドツト以上分の１）ＣＬ　Ｋの立ち上がりで
、信号Ｓが論理″ｌ”となっているので、ＢＬ−Ｖｌ）
Ｏは２ドツト以上分の期間論理ａｔｌ”となる。この信
号が表示装置に送られると、肉眼では対応する色素が明
るい輝点として認識される。

以上のように、２値ビデオ信号のオン／オフで輝度情報
が伝達できる。本実施例の場合、三原色の各々が３階ｒ
周になるので、３３；２７色表示が、ＲＥ。

）ＳＬ　、　ＧＲの３木の２値ビデオ信号の送出でも可
能となる。

〔第２の実施例〕第２の実施例を第４図に示す。

第４図は、第２図に示したビデオ信号変換器２２に相当
する部分の回路図でおり、破線で囲まれた回路は各原色
ごとに存在する。この図では、各原色ごとの２ビツトの
輝度情報をｃｉ　、ｃｏとし、出力される２値ビデオ信
号をＣ−ＶＤＯと表現しである。

また、第２図に示す回路と共通の素子には同一の符号を
付しである。

改良点ハ、水平−垂直向Ｘｕｉ号（Ｈ８ＹＮＣ，Ｖ８Ｉ
Ｎ−Ｃ）が入力するＤ型フリップフロップ（ＦＦ）２２
５、及び、２２６を付加し、ＦＦ２２５．ＦＦ２２６の
Ｑ出力端子の値を排他的論理和（ＸＯＲ）ゲート２２７
に入力し、このＸＯＲゲート２２７の出力を更に、ＦＦ
２２１のＱ端子出力との間でＸＯＲゲート２２８により
排他的論理和をとり、信号ＨＣＬＫを生成する仁とにあ
る。ＦＦ２２５、及び、　ＦＦ２２６はそれぞれ信号線
接続により２進回路の構成となっている。従って、ＨＣ
ＬＫはＨ８ＹＮＣ、又は、　Ｖ８ＹＮＣの入力の都度に
反転した信号となる。

第５図に、第２の実施例の動作タイミングチャートを示
すが、ＨＣＬＫの実線と破線が反転する様子を示してい
る。１（ＣＬＫが反転する結果、（Ｃ１゜Ｃ０）＝（０
、１）のときの信号Ｓ％Ｃ−ＶＤＯも反転する。

従って、表示装置画面上では、対応する色素の表示のオ
ン／オフされる位置がラスタ走査、フレーム走査ごとに
反転する。従って、輝度情報（０，１）が指定されたド
ツトの対応する色・素は点滅を繰返すことになるので平
均的に輝度が下がり中間輝度の輝点として認識される。

従って、１ドツトごとのオン／オフを行っても、水平ラ
スタ、又は、垂直フレームごとに反転することにより、
表示画面上では平均化してしまい１ドツト間隔のオン／
オフを認識させないようにすることができる。尚、水平
ラスタのみ、又は、垂直フレームのみでの反転でもよい
。

〔第３の実施例〕更に、第３の実施例として１ドツト間隔のオン／オフに
よ秒更に多色表示を行う表示制御装置を示す２、第６図は、この表示制御装置のうち、第２図に示したビ
デオ信号変換器２２に相当する部分の回路図である。破
線で囲まれた回路は各原色ごとに存在する。第６図にお
いても、各原色ごとの２ビツトの輝度情報をｃｉ、ｃｏ
とし、出力される２値ビデオ信号をｃ−ｖ：ｏｏと表現
しである。

６１．６２はＤ型フリップフロップ（ＦＦ）である。

ｌ″Ｆ６１のクロック入力端子（ＣＫ）にはドツトクロ
ック（ＤＣＬＫ　）が入力している。また、ＦＦ６１の
Ｑ端子出力はＦＦ６１のＤ入力端子に帰還されている。

この信号接続によりＦＦ６１は２進カウンタとなってい
る。従って、ＦＦ６１のＱ端子出力はＤＣＬＫを２分周
した信号となる。同様にＦＦ６２も２進カウンタとなっ
てお９．　ＦＦ６２のＱ端子出力もＶ８ＹＮＣ信号を２
分周した信号となる。ＦＦ６１のＱ端子出力とＦＦ６２
のＱ端子出力との排他的論理和がＸＯＲ＋ゲート６３で
とられる。ＸＯＲゲート６３の出力ＨＣＬＫはＤＣＬＫ
の半分の周波数の信号となるが、Ｖ８’ＹＮＣの入力に
より反転する。第７図に第３の実施例におけるビデオ信
号変換器の動作タイミングチャートを示す。この中で、
ＨＣＬＫがＶＳＹＮＣの入力、即ち、垂直フレーム、−
とに反転する様子が実線と破線で示ぜれている。ＨＣＬ
ＫはＡＮＤゲート６４とＦＦ６５のＤ入力端子に人力す
る。ＦＦ６５のＣＫ端子には、ＤＣＬＫをインバータゲ
ート６６で反転された信号が入力する。従って、ＦＦ６
５のＱ端子出力ＤＬＣＬＫはＨＣＬＫを半ドツトクロッ
２分遅らせた信号となる。ＤＬＣＬＫはＦＦ６７のリセ
ット端子（Ｒ８Ｔ）に入力する。ＡＮＩ）ゲート６８に
はＣ１とＣＯの輝度情報が入力する。また、Ｃ１は前記
Ｍ山ゲート６４にも入力する。またＣＯは前記ＦＦ６７
のＤ入力端子にも入力する。ＡＮＤゲート６８及び６４
の出力は、ＯＲゲート６９に入力する。ＯＲゲート６９
の出力信号Ｓ１はＦＦ７０のＤ入力端子に入力する。Ｆ
Ｆ６７、及び、ＦＦ７０のＣＫ端子にはＤＣＬＫが入力
する。従って、ＦＦ６７、及びＦＦ７０のＱ出力端子に
は、それぞれＬ）ＣＬＫの立ち上がり時点のＣＯＯ値と
８１の値とが設定される。ＦＦ６７とＦＦ７０のＱ端子
出力信号をそれぞれ８３、Ｓ２と呼ぶ。Ｓ２及びＳ３は
ＯＲゲート７１に入力するｃｙＯＲゲートの出力は２値
ビデオ信号Ｃ−ＶＤＯとなる。

以下第７図を参照して第３図の実施例におけるビデオ信
号変換器の動作を説明する。

まず、（ＣＩ　、Ｃｏ）＝（０、Ｏ）の場合はＦＦ６７
　、　ＦＦ７０のＤ端子人力８１．ＣＯはともに論理ｔ
ｔＯｎであるカラ、８２，８３４論ｌＢｌ”Ｏ“、従、
　−ｃ　Ｃ−ＶＤＯハ論理”０”である。この結果、表
示装置には、対応する色素の表示はなされない。

次に、（ＣＩ　、ｃｏ）＝（ｏ　、１）のときには、Ｆ
Ｆ６７のＤ入力端子が論理″′１”となる。このとき、
ＤＬＣＬＫが論理″′１″であれば、ＤＣＬＫの立ち上
がりで８３が論理″′１”となる。Ｓ３が論理″′ｌ”
に設定されても、ＤＣＬＫの立ち下がりで、ＤＬＣＬＫ
も論理ｔｔｏ”となるだめ、はぼＤＣＬＫの半周期に等
しい信号が＠ＶＤＯに出力されることになる。（ＣＩ　
、　Ｇｏ　）、＝（０、１）の状態が２ドツト以上続く
場合には、Ｃ−ＶＤＯが論理゛１”となった次にくるＤ
ＣＬＫの立ち上がりではＤＬＣＬＫが論理１１０”とな
るため、次のドツトではＣ−ＶＤＯハ論理″０”トナル
。従ッテ、（ＣＩ　、Ｃ０）＝（０，，１”１の状態が
２ドツト以上続く場合には、はぼＤＣＬＫの半周期に等
しい信号が１ドツト間隔でオン／オフされる。更に、Ｄ
ＬＣＬＫは垂直フレームごとに反転するため、オン／オ
フするドツト位置は垂直フレームごとに反転する。

次に、（ＣＩ、Ｃ０）＝（１、Ｏ）のときには、ＨＣＬ
Ｋが論理ｔｔ　１ｐ＋の期間、８１が論理°゛１”とな
る。このとき、１）ＣＬＫが立ち上がると８２信号が論
理″ｌ”、即ちＣ−ＶＤＯが論理ゝ°１”となる。しか
し、次にＤＣＬＫが立ち上がるときには、８１が論理″
ｏ”となっているため、　　８２．Ｃ−ＶＤＯも論理″
′０″となる。

従って、ＤＣＬＫの周期に等しい期間論理＜＋１１Ｔと
なル信号カＣ−ｖＤＯニ出力すレル。（ＣＩ　、Ｃｏ　
）＝（０、１）の状態が２ドツト以上続く場合には、　
Ｃ−ＶＤＯが論理°°１”となった次のＤＣＬＫの立ち
上がりではｓｌは論理゛′０”となっているため、ＤＣ
ＬＫの周期に等しい期間論理″′ｌ”の信号が１ドツト
間隔でオン／オフされる。更に、ＨＣＬＫは垂直フレー
ムごとに反転するため、オン／オンするドツト位置は垂
直フレームごとに反転する。

最後に、（ＣＩ、Ｃｏ）＝（１，１ンのときには、Ｓｌ
は（ＣＩ　、ＣＯ）：（１、１）が持続されている期間
論理ａｘ、ｐｐとなる。従って、Ｃ−’ＶＤＯは（ＣＩ
　、Ｃ（１）＝（１，１）が持続している期間論理°゛
１′″となる。

以上説明したように、本実施例によれば、輝度情報の入
力が（ｏ、ｏ）、（０，１’）、（１，Ｏ）、（１，１
）と入力すると、４種のデエーティ比を持った２値ビデ
オ信号を得ることができる。このビデオ信号が表示装置
面で表示されると、対応する色素の平均輝度レベルとし
て４階調が得られＲＥ、　ＢＬ　、　ＧＲの三原色で４
３　＝　６４色の色表示が可能となる。尚、垂直フレー
ムごとに、オン／オフするドツトを反転させるのは、ド
ツトのオン／オフによる影響を平均化することを目的と
している。従って、第１の実施例に示すように反転させ
なくともよい。また、第２の実施例に示したように、水
平ラスタと−とに反転させてもよい。

〔発明の効果−〕

本発明によれば、ｎ本のデジタルビデオ信号インタフェ
イスしか持たない表示装置の場合でも、２ｎ色以上の表
示が可能となる。また、２値ビデオ信号を少なくとも１
ドツト間隔でオン／オフすることにより輝度成分を伝達
するので、ビデオ信号の基本周波数は上がらず、高解像
度表示の場合にも利用することができる。尚、オン／オ
フするドツト間隔は任意に設定してかまわない。また、
各色素の輝度情報を記憶する記憶回路としては、キャラ
クタ単位に記憶する記憶回路、又は、カラーテーブルを
用いてもよい。

【図面の簡単な説明】

第１図は、第１の実施例による表示制御装置のブロック
図、第２図は第１の実施例におけるビデオコントロール
回路のブロック図、第３図は第１の実施例におけるビデ
オ信号変換器の動作タイミングチャートである。第４図
は第２の実施例におけるビデオ信号変換器の回路図であ
り、第５図は第２の実施例におけるビデオ信号変換器の
動作タイミングチャートである。第６図は第３の実施例
におけるビデオ信号変換器の回路図であり、第７図は第
３の実施例におけるビデオ信号変換器の動作タイミング
チャートである。１・・・・・・・・・表示制御装置１１・・・・・・・・・　ビデオＲＡＭ１２・・・・・
・・・・　ＣＲＴコントローラ１４・・・・・・・・・
　ビデオコントロール回路２２・・・・・・・・・　ビ
デオ信号変換器（７３１７）　　代理人　弁理士　則　
近　憲　佑（ほか１名）第　　１　　図第　　２　　図

Claims

【特許請求の範囲】（１）　　ラスクスキャン型の表示装置に表示されるド
ツトの表示情報として、カラー表示を行うだめの複数の
色素各々に対応して輝度情報を記憶する記憶回路と、こ
の記憶回路より、表示装置へのドツト表示に対応して当
該ドツトの前記各色素に対する輝度情報を読み出す回路
と、この読み出し回路より読み出された任意色素の特定
輝度情報がラスク方向の少なくとも２ドツトについて同
一であったとき、当該色素の表示を前記表示装置に伝達
する２値ビデオ信号を少なくとも１ドツト間隔でオン／
オフするビデオ信号変換回路とを具備し、前記２値ビデ
オ信号のオン／オフ状態により前記表示装置に各色素の
輝度情報を伝搬することを特徴とした表示制御装置（２
）前記ビデオ信号変換回路は、ラスクスキャン又は、フ
レームスキャンごとに、２値ビデオ信号のオン／オンす
るドツト位置を反転する回路を具備し、前記２値ビデオ
信号のオン／オフ状態により前記表示装置に各色素の輝
度情報を伝搬するとともに、オン／オフするドツト位置
の反転により前記表示装置上で、ドツトのオン／オフ表
示を平均化することを特徴とする特許請求の範囲第１項
記載の表示制御装置。（３）前記ビデオ信号変換回路は、前記２値ビデオ信号
のパルス幅を、前記読み出し回路により、前記記憶回路
より読み出された各色素の輝度情報に従って制御する回
路を具備したことを特徴とする特許請求の範囲第１項、
並びに、第２項記載の表示制御装置。