JPS5921064B2 - 小型電子計算機 - Google Patents

Description

【発明の詳細な説明】 本発明は百分率の計算を指定するキーを備えた小型電子
計算機に関する。

小型電子計算機例えば電子式卓上計算機において「ａの
ｂ％は何程か」の計算あるいは「ａはをの何％か」とい
う計算、即ち百分率計算機能を備え、例えば「％」キー
の操作により上記の百分率計算が簡単にできるようにし
たものが考えられている。

また、この種計算機では百分率計算機能を応用して割増
計算、割引計算を簡単に行うことができる。第１図は従
来の百分率計算及び割増、割引計算を行う場合の１例を
示す説明図であり、この例では、百分率計算、つまり、
ある値ａのｂ％は何程であるかを求める場合、ａ因ｂ日
というキー操作により行うものとする。但しこの百分率
計算のキー操作には他に種種の方法があるが、ここでは
その記載を省略する。上記「ａｘｂ」のキー操作により
Ｘレジスタにａ、Ｙレジスタにをが記憶される。また、
図、日等の機能キーが操作されると、Ｙの操作キーに対
するフラグが発生してフラグレジスタに記憶される。し
かして、上記「ａ×を」のキー操作の後、８のキーが操
作されると第１図のステップＡにおいて乗算つまり「×
」のフラグがフラグレジスタに記憶されているか否かを
判定し、「×」のフラグがあればステップＢに進みＸレ
ジスタとＹレジスタとの間で乗算を行い、その結果をＹ
レジスタに記憶する。次いでステップＣに進み、Ｙレジ
スタの内容を数値「１００」で除算し、その結果をＹレ
ジスタに記憶する。このＹレジスタの内容が「ａｘｂ％
」の結果で、表示部に送られて表示される。以上で「ａ
のｂ％」の値を求める計算を終了するが、割増計算を行
う場合は、上記百分率計算において日キーを操作した後
例えば田キーを操作する。

田キーが操作されるとステップＤにおいてフラグレジス
タ「×」フラグ及び「％」フラグが有るか否か判定し、
両フラグが有ればステップＥに進んでＸレジスタとＹレ
ジスタの内容を加算し、その加算結果をＹレジスタに記
憶する。このステｂツプＥによりＹ＝ａ（１＋？）の計
算、つまり、値ａに対し値Ａｆ）ｂ％を割増した計算が
行われたことになる。

そして、上記ステツプＥの終了後、ステツプＦにおいて
「×」 「％」のフラグがりセツトされ、割増計算を終
了する。また、割引計算を行う場合は上記の百分率計算
において「％」キーを操作した後例えば日キーを操作す
る。

日キーが操作されるとステツプＣからステツプＧに進み
、フラグレジスタに「×」フラグ及び「％」フラグが有
るか否か判定し、両フラグがあると判定されるとステツ
プＨにおいてＸレジスタの内容からＹレジスタの内容を
減算し、その減算結果をＹレジスタに記憶する。このス
テツｂプＨによりＹ＝ａ（１−一）の計算、つまり、値
ａに対し値ａのｂ％を割引した計算が行われたことにな
る。

そして、上記ステツプＨの終了後、ステツプＦにおいて
「×」 「％」のフラグがりセツトされ、割引計算を終
了する。「ａはｂの何％か」を求める百分率計算（按分
比計算ともよばれる）の動作は当業者に自明なことから
その記載を省く。

このようにして百分率計算及びこの百分率の計算機能を
利用した割増計算、割引計算が行われる。

しかして、上記百分率の計算を含む演算には、割増計算
、割引計算の他例えばマークアツプ計算、増減率計算等
種種のものがあるが、例えばマークアツプ計算と共に利
益計算を行わせる場合には、計算途中において最初の入
力データを度度必要とする。このため最初の入力データ
はレジスタに常に保持しておく必要があり、演算レジス
タ以外にデータ記憶用の余分なレジスタを用意しなけれ
ばならず、構成が複雑となる。本発明は上記の点に鑑み
てなされたもので、百分率計算の機能を利用する演算に
おいて、演算途中において最初の入力データを必要とす
る場合、演算中のデータから最初の入力データを算出し
て使用することにより特に入力データを記憶保持してお
くレジスタを必要とせず、回路構成を簡易化し得る小型
電子計算機を提供することを目的とする。

以下図面を参照して本発明の一実施例を説明する。

第２図において１１はキーボードで、０〜９の数値キー
及び演算内容を指定する機能キーを備えている。このキ
ーボード１１におけるキー操作出力は、演算制御を行う
ＲＯＭ（リードオンリメモリ）１２へ送られると共に入
力制御部１３へ送られる。この入力制御部１３は因田田
日圏 の機能キーが操作された際に、その操作キーに対
するフラグを発生するもので、そのフラグはフラグ記憶
部１４に送られて記憶される。このフラグ記憶部１４は
第３図に詳細を示すように、入力制御部１３から入力さ
れる信号をそれぞれ遅延する遅延回路１５ａ〜１５ｅ及
びこれらの遅延回路１５ａ〜１５ｅの出力を記憶するフ
リツプフロツプ１６ａ〜１６ｅからなつている。上記フ
リツプフロツプ１６ａ〜１６ｅは、演算終了後ＲＯＭｌ
２から与えられるクリアパルスＰＣによりクリアされる
。しかして、上記フリツプフロツプ１６ａ〜１６ｅ及び
入力制御部１３の出力は、アンド回路１７ａ〜１７ｇに
加えられ、これらのアンド回路１７ａ〜１７ｇより百分
率計算（値Ａｆ）ｂ％は何程かを求める計算）、按分比
計算（値ａは値ｂの何％かを求める計算）、マークアツ
プ計算（原価ａ円の品物に対し、売値ｘ（：７）ｂ％を
利益にしたい時、売値ｘをいくらにすべきかの計算）、
増減率計算（値ａに対して値ｂは何％増加あるいは減少
しているかの計算）、割増計算、割引計算、利益計算（
売値と原価を基にして利益額を求める計算）に夫夫対応
した指令信号が出力されるようになつている。すなわち
、アンド回路１７ａ〜１７ｄの入力端にはフリツプフロ
ツプ１６ａ〜１６ｄの出力がそれぞれ入力制御部１３の
圏キーに対するフラグ出力と共に加えられ、アンド回路
１７ｅの入力端にはフリツプフロツプ１６ａ，１６ｅの
出力と共に入力制御部１３の田キーに対するフラグ出力
が加えられる。また、アンド回路１７ｆの入力端にはフ
リツプフロツプ１６ａ，１６ｅの出力と共に入力制御部
１３の日キーに対するフラグ出力が加えられ、アンド回
路１７ｇの入力端にはフリツプフロツプ１６ｃ，１６ｅ
の出力と共に入力制御部１３の日キーに対するフラグ出
力が加えられる。そして、上記アンド回路１７ａ〜１７
ｇの出力が上記したように演算指令としてＲＯＭｌ２へ
送られる。このＲＯＭｌ２はキーボード１１からの信号
及びアンド回路１７ａ〜１７ｅから与えられる演算指令
に従つて演算回路１８に制御信号を与えると共に、この
演算回路１８と演算用レジスタ、つまりＹレジスタ１９
，Ｘレジスタ２０，Ｚレジスタ２１との間に設けられる
ゲート２２ａ，２２ｂ，２３ａ，２３ｂ，２４ａ，２４
ｂに対してゲート信号を与えて所定の演算を行わせる。
また、上記Ｙレジスタ１９にはキーボード１１における
キー操作出力が入力部２５及びゲート２２ａを介して与
えられる。次に上記のように構成された本発明の動作を
説明する。

まず、マークアツプ計算について説明すると、このマー
クアツプ計算は例えば「原価ａの品物に対し、売値Ｘｆ
）ＢＯｌ）を利益にしたい時、売値Ｘをいくらにしたら
よいか。」という場合の計算を行うもので、上記売値ｘ
はの式により求めることができる。

しかして、上記マークアツプ計算は、「ａ＋ｂ％」のキ
ー操作により行われる。

まず、［ａ＋舅のキー操作によりＸレジスタ２０に「ａ
」がセツトされると共に、Ｙレジスタ１９に「ｂ」がセ
ツトされる。また、円キーの操作により入力制御部１３
から田キーに対するフラグ信号が出力され、フラグ記憶
部１４内のフリツプフロツプ１６ｃがセツトされる。次
いで圏キーが操作されると、第４図のステツプＡに示す
ように田キーに対するフラグがフラグ記憶部１３に記憶
されているか否か判定される。つまり、圏キーが操作さ
れると入力制御部１３から国キーに対するフラグ信号が
出力され、アンド回路１７ａ〜１７ｄに加えられてフリ
ツプフロツプ１６ａ〜１６ｄの状態が判定される。この
時フリツプフロツプ１６ｃに田キーに対するフラグが記
憶されているので、アンド回路１７ｃから゛１′″信号
が出力され、マークアツプ計算指令としてＲＯＭｌ２へ
送られる。ＲＯＭｌ２はアンド回路１７ｃからの指令に
よりマークアツプ計算に対する制御動作を開始し、まず
、ゲート２２ｂを開いてＹレジスタ１９の内容ｂを演算
回路１８に読出して数値「１００」で除し、次いでゲー
ト２２ａを開いて除算結果をＹレジスタ１９に記憶する
。つまり、第４図の示すステツプＢを行うもので、この
結果Ｙレジスタ１９の内容Ｙは、ｂ「Ｙ＝？」となる。

次にステツプＣに進み、ゲート２２ｂを開いてＹレジス
タ１９の内容を演算回路１８に導き、「１−Ｙ」の演算
、つまりｂ「１−？」を行つて（演算数に対する四則の
演算）、その結果をゲート２２ａを介して再びＹレジス
タ１９に記憶する。

次にＹレジスタ１９及びＸレジスタ２０の内容をゲート
２２ｂ，２３ｂＸを介して演算回路１８に読出して←」
つまりＹの演算を行い、（四則演算と百分 率計算の混合演算）その結果をゲート２３ａを介してＸ
レジスタ２０に記憶する。

この際Ｙレジスｂ夕１９にはそれまでの内容「１−？」
がそのまま記憶される。

次いでステツプＥに進み、ゲート２２ｂ，２３ｂを開き
、更にゲート２２ａ，２３ａを開いてＹレジスタ１９と
Ｘレジスタ２０の内容を交換する。この結果Ｙレジスタ
１９には、つまりマークアツプの計算結果が記憶され、
また、その記憶内容が表示部に送られて表示される。

また、上記マークアツプ計算を行つた後、利益計算を行
うには、上記［％」キーの操作後日キーを操作する。

この口キーが操作されると、入力制御部１３から日キー
に対するフラグ信号が出力され、アンド回路１７ｇに加
えられる。この時点ではすでにフリツプフロツプ１６ｃ
，１６ｅ１１Ｃ田画キーに対するフラグが記憶されてい
るので、入力制御部１３からの信号がアンド回路１７ｇ
に与えられると、アンド回路１７ｇから゛１″”信号が
出力される。つまり、入力制御部１３から日キーに対す
るフラグ信号が出力されることによつて、第４図のステ
ツプＦに示すようにそれまでに田及び国キーが操作され
ているか否かの判定が行われる。しかして、上記ステツ
プＦにおいて田及び圏キーが操作されていると判定され
ると、つまりアンド回路１７ｇから゛１″”信号が出力
されると、この信号が利益計算指令としてＲＯＭｌ２に
送られる。この利益計算指令によりＲＯＭｌ２が制御動
作を開始し、まず、ゲート２３ｂに作用してステツプＧ
に示すように「１−Ｘ」、つまりＢｂ 「１−（１一丁丁．）−Jヨ黷Pを行つて利益率を求め、
その演算結果「−ー＝」をゲート２３ａ１ｎ八を介して
Ｘレジスタ２０に記憶する。

次いでステツプＨに進み、ゲート２２ｂ，２３ｂを開い
てＹレジスタ１９及びＸレジスタ２０の内容を演算回路
１８に読出し、「Ｘ−Ｙ」つまり０ａ 「？×？ の演算を行い、その結果 をゲート２２ａを介してＹレジスタ１９に記憶する。

このＹレジスタ１９に記憶した内容が利益額であり、表
示部に送られて表示される。上記ステツプＨを終了する
とステツプＩに進み、ＲＯＭｌ２からフラグ記憶部１４
にクリアパルスＰｃが送られて「＋」及び「％」のフラ
グを記憶しているフリツプフロツプ１６ｃ，１６ｅがり
セツトされ、利益計算を終了する。上記のように本発明
による利益計算は、売値から原価を差し引いて利益額を
求める方法によらず、マークアツプ計算により求めた売
値に対して利益率を乗することにより利益額を求める方
法を用いているので、マークアツプ計算時に原価ａの破
壊を防ぐため、原価ａを記憶保持する特別なレジスタが
不要となり、又利益率ｂについても、Ｘレジｂスタ２０
に記憶している原価の比率「１−ー」から極めて簡潔な
計算で、利益率を算出して利益額を求めるようにしてお
り、従つて入力データをそのままレジスタに保持してお
く必要がなくなり、レジスタの省略が可能となる。

また、本発明はその他の計算についても簡単に求めるこ
とができるもので、まず、増減率計算について説明する
。

ある値ｂに対する値ａの増減率を求めるものとすると、
キー操作は「ａ−ｂ％」の順に行う。まず、「ａ−ｂ」
のキー操作を行うと、ｘレジスタ２０に「ａ」、Ｙレジ
スタ１９に「ｂ」が記憶される。次いで圏キーが操作さ
れると、入力制御部１３から関キーに対するフラグ信号
が出力され、アンド回路１７ａ〜１７ｄに加えられて第
５図のステツプＡに示すようにフラグ記憶部１４に円キ
ーに対するフラグが記憶されているか否か判定される。
フラグ記憶部１４に日キーに対するフラグが記憶されて
いれば、フリツプフロツプ１６ｄの出力が゛１゛となつ
ているので、圏キーが操作された時点でアンド回路１７
ｄから゛１”信号が出力される。このアンド回路１７ｄ
の出力は、増減率計算指令としてＲＯＭｌ２へ送られ、
増減率計算に対する制御動作が開始される。まず、Ｙレ
ジスタ１９及びＸレジスタ２０の内容をゲート２２ｂ，
２３ｂを介して演算回路１８に読出して「Ｘ−Ｙ」の演
算を行い、その結果「Ａｂ」をゲート２３ａを介してＸ
レジスタ２０に記憶する。この際Ｙレジスタ１９にはそ
れまでの内容ｂが記憶保持される。次いでステツプＣに
進み、ゲート２２ｂ，２３ｂを介してＹレジスタ１９，
Ｘレジスタ２０の内容を演算回路１８に読み出し、÷、
つまり〒の演算を行つて（即ち四則演算と百分率計算の
混合演算）、その結果をゲート２２ａを介してＹレジス
タ１９に記憶する。

次にステツプＤに進み、ゲート２２ｂを介してＹレジス
タ１９内容を演算回路１８に読み出してＹレジスタ１９
の内容に数値「１００」を乗じ、その結果を再びＹレジ
スタ１９に記憶する。このＹレジスタ１９の内容が増減
率計算結果であり、表示部へ送られて表示される。また
、上記ステツプＤ終了後ステツプＥに進み、ＲＯＭｌ２
からフラグ記憶部１４にクリアパルスＰｃを送つて日キ
ーに対するフラグを記憶しているフリツプフロツプ１６
ｄをクリアし、増減率計算を終了する。次に按分比計算
、つまり、値ａとｂとの比率計算を行う場合について説
明すると、キー操作は「ａ＋ＢＯｌ）」の順に行う。最
初「ａ＋ｂ」のキー操作を行うと、Ｘレジスタ２０に「
ａ」、Ｙレジスタ１９に「ｂ」が記憶される。また、上
記田キーが操作されたことにより入力制御部１３から田
キーに対するフラグ信号が出力され、フリツプフロツプ
１６ｂに記憶される。そして次に田キーが操作されると
、入力制御部１３から圏キーに対するフラグ信号が出力
され、アンド回路１７ａ〜１７ｄに加えられて第６図の
ステツプＡに示すように円キーのフラグがフラグ記憶部
１４に記憶されているか否か判定される。フラグ記憶部
１４に田キーに対するフラグが記憶されていれば、フリ
ツプフロツプ１６ｂの出力が゛１゛″となつているので
、圏キーが操作された時点でアンド回路１７ｂから゛１
″″信号が出力される。このアンド回路１７ｂの出力は
、按分比率計算指令としてＲＯＭｌ２へ送られ、按分比
率計算に対する制御動作が開始される。まず、Ｙレジス
タ１９及びＸレジスタ２０の内容を演算回路１８に読出
して第６図のステツプＢに示すように÷ＸｌＯＯ」あ演
算を行い、Ｙレジスタ１９に記憶する。このＹレジスタ
１９の内容が求める按分比率で、表示部へ送られて表示
される。次いでステツプＣに示すようにＲＯＭｌ２から
フラグ記憶部１４へクリアパルスＰｃを送り、「÷」フ
ラグを記憶しているフリツプフロツプ１６ｂをクリアし
、按分比率計算を終了する。また、以上説明したマーク
アツプ計算、利益計算、増減率計算、按分比率計算以外
の百分率計算、割増計算、割引計算等の計算においても
同様にして行うことができる。

さらに、上記計算以外の百分率計算機能を利用した計算
に対しても上記実施例と同様に実施し得ることは勿論で
あり、例えば信号電圧に対するノイズマージンの計算の
如きである。

又、各フラグの記憶方法は第２図、第３図に示されるフ
ラグ記憶部１４に限定されない等、第２図の回路構成、
第４図〜第６図のフローチヤートはこの発明の要旨を逸
脱しない範囲で種種変更可能である。

以上述べたように本発明は、百分率計算の機能を利用す
る演算において、演算途中で最初の入力データを必要と
する場合、演算中のデータから最初のデータを算出する
ようにしたので、特に入力データ記憶用のレジスタを必
要とせず、回路構成を簡易化し得る小型電子計算機を提
供することができる。

【図面の簡単な説明】

第１図は従来における百分率計算、割増計算、割引計算
の動作を説明するための流れ図、第２図は本発明の一実
施例を示す回路構成図、第３は同実施例におけるフラグ
記憶部分の詳細を示す構成図、第４図ないし第６図はそ
れぞれ同実施例の動作を説明するための流れ図である。 １１・・・キーボード、゛１２・・・ＲＯＭ、１３・・
・入力制御部、１４・・・フラグ記憶部、１５ａ〜１５
ｅ・・・遅延回路、１６ａ〜１６ｆ・・・フリツプフロ
ツプ、１９〜２１・・・レジスタ、２５・・・入力部。

Claims (1)

【特許請求の範囲】
1. １ 被演算数の入力後に操作される所定の機能キーと、
   演算数の入力後に操作される■キーとの操作に基づき、
   前記被演算数と演算数の百分率計算を行い得る小型電子
   計算機に於いて、前記■キーにさきだつて操作される機
   能キーが前記百分率計算に係わる機能キー以外の機能キ
   ーである場合、前記被演算数あるいは演算数に対して、
   特定の四則演算と百分率計算との混合演算を行う手段と
   、この混合演算の演算結果を記憶する第１の記憶手段と
   、前記特定の四則演算の演算結果を記憶する第２の記憶
   手段と、前記混合演算の終了後に操作される機能キーに
   より、前記第２の記憶手段の記憶内容から前記演算数あ
   るいは前記被演算数を求める手段と、この手段によつて
   得られた結果と前記第１の記憶手段の記憶内容とを演算
   する手段とを有することを特徴とする小型電子計算機。