JPS59220285A

JPS59220285A - ア−ク溶接機の溶接電流制御装置

Info

Publication number: JPS59220285A
Application number: JP9624983A
Authority: JP
Inventors: Akihiko Iwata; 明彦岩田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1983-05-31
Filing date: 1983-05-31
Publication date: 1984-12-11
Also published as: JPS6345913B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はアーク溶接機の溶接電流制御装置、特に帰還制
御によって溶接電流を一定に保持するものに関する。

一般に、直流アーク溶接機は交流アーク溶接機に比較し
てアークの安定度が良いので多用されている。従来、こ
の直流アーク溶接機の電流制御装置として第１図に示す
整流形のものが公知である。

同図において、＜ｌａ）、　　（ｌｂ）、　　（Ｉｃ＞
は５０または６０１１ｚの３相ライン入力（１）の入力
端子、（２）はＹ−△形の３相トランス、（３）は例え
ばダイオードをブリッジ接続して成る第１の整流回路、
（４）はスイッチングパワートランジスタ（以下Ｓ、Ｐ
、ＴＲと呼ぶ）、（５）はフィルタリアクトル、（６）
は電極、（７）は母材、（８）は上記Ｓ、Ｐ、ＴＲ（４
）がオフ時にフィルタリアクトル（５）に連続して電流
を流すフライホイールダイオード、（９）は溶接電流に
相当する信号Ｖａを検出するシャント等の電流検出器、
（１０）は上記ｓ、ｐ、ＴＲ（４）をオンオフ制御する
比較器、（１２）は平滑コンデンサである。

なお、上記比較器（１０）の出力は上記検出信号ｖａが
設定値■ρｆより高いきとＯ１低いときｌとなる。

このような構成のアーク溶接機の電流制御装置の動作に
ついて以下説明する。３相ライン入力（１）は、３相ト
ランス（２）で低い電圧に変換された後、第１の整流回
路（３〉及び平滑コンデンサ（１２）によって直流に変
換される。変換された直流は、上記Ｓ、Ｐ、ＴＲ（４）
でチコソピングされ、フィルタリアクトル（５）を介し
て電極（６）及び母材（７）からなる負荷に直流出力を
供給する。上記Ｓ、Ｐ、ＴＲ（４）のオン、オフを決定
する比較器（１０）の出力は上記電流検出器（９）から
の検出信号ｖａが設定値１４．Ｚよりも高ければ０とな
ってＳ、Ｐ、ＴＲをオフさせ、検出信号Ｖａが設定値Ｖ
ｐｒ（よりも低ければ１となってＳ、Ｐ、ＴＲをオンさ
せる。よって、比較器（１０）にヒステリシスを持た一
Ｕることにより、電極（６）及び母材（７）からなる冷
接負荷にある一定のリップルを持った直流の溶接電流を
供給することができ、しかもこの溶接電流を設定値に相
持できる。

しかしながら、従来の装置は以上のように３相トランス
（２）の入力の周波数が５０または６０１１ｚと低周波
であることから、３相トランス（２）の重量がかなり大
きくなるという欠点を有していた。

本発明はこのような従来の欠点を除去するためになされ
たもので、トランスの入力として３相ライン入力を整流
し、直流に変換した後、インバータで高周波に変換した
パルス電圧を供給することによってトランスの軽量化を
図るようにしたものである。しかもトランスに入力され
るパルス電圧の正極パルスと負極パルスの数を一致させ
て偏磁を防止し、さらに負荷によって出方電圧のパルス
幅を変化させ、低リップルの溶接電流をｉｑることがで
きるアーク溶接機の電流制御装置を提供するものであり
、以下実施例を用いて本発明の詳細な説明する。

第２図は本発明によるアーク溶接機の溶接電流制御装置
の一実施例を示す回路図であり、同図において（１３ａ
）、　　（１３ｂ）、　　（１３ｃ）。

（１３ｄ）はブリ・７ジ接続されてフルブリッジインバ
ータを構成するＳ、Ｐ、ＴＲ１（１４）は上記インバー
タ（１３）の出力パルス電圧を低電圧に変換する高周波
トランス、（１５）はダイオード（１５ａ）、　　（１
５ｂ）で構成されて高周波トランス（］４）の出力を整
流する第２の整流回路、（１６ａ）、　　（１６ｂ）、
　　（１６ｃ）、　　（１６ｄ）は上記Ｓ、Ｐ、ＴＲ（
１３ａ）、　　（１３ｂ）。

（１３ｃ）、　　（１３ｄ）が全てオフの時に高周波ト
ランス（１４）の漏れインダクタンス（１７）が持つ電
磁エネルギーを平滑用コンテンツ（１２）に帰還する帰
還ダイオード、（１８）は上記Ｓ。

Ｐ、ＴＲ（１３ａ）、　　（１３ｂ）、　　（１３ｃ）
。

（１３ｄ）を駆動するベース回路、（１９）は帰還制御
回路である。上記帰還制御回路（１９）は比較器（１０
）から成る検出信号判定回路２０と、基本パルス幅決定
回路（２１）は、この基本パルス幅決定回路（２１）か
らの出力信号Ｖ１に基づいてパルス幅を設定するパルス
幅変調回路（２２）と、上記比較器（１０）からの出力
信号Ｖ５に基づき、後述する溶接パルス電圧Ｖｏの時間
Ｔ　ｘ　。

′Ｆｙを調整し、かつトランス（１４）の入力電圧ｖ９
の正極パルスと負極パルスの数を一致させるようにイン
バータ（１３）を制御するインバータ制御回路（２３）
とから構成される。

まず、本発明のアーク溶接機の溶接電流制御装置の基本
的動作につき、第３図ｔａ＋〜（（］）に示すタイムチ
ャートを用いて説明する。

本発明では、溶接電圧Ｖ。とじて第３図＋ＩＩ）に示す
ようなパルス電圧を供給し、かつこのパルス電圧ヅ０に
おいて、パルス列の発生される時間（インバータの駆動
時間）Ｔｘと、パルス列の除去された時間（インバータ
の停止時間）Ｔｙとを交互に設ける。このようなパルス
電圧Ｖｏによれば、溶接電流ｉ。は第３図（ｂｌに示す
ようにパルス列の発生時間Ｔｘで立上り、パルス列除去
時間゛ｒｙで下降するように変動することになる。従っ
て、本発明は第３図（ａｌに示すパルス電圧Ｖ。におけ
る時間Ｔｘと時間Ｔｙとの比を変えるようにして、溶接
電流ｉｏの平均電流Ｉ。を変えて、設定値に保持するも
のである。この場合、上記パルス電圧ヅθを形成するた
め、インバータ制御回路（２３）が比較器（１０）の出
力信号Ｖ５に基づきインバータ（１３）を制御すること
により、第３図ｔｅｌに示すように正極と負極からなる
パルス電圧Ｖ９を発生し、この電圧ｖ９を高周波トラン
ス（１４）の−次側に供給する。そして具体的には上記
電圧ｖ９のパルスを制御するようにして上記時間Ｔｘ。

１゛ｙを制御することにより平均電流１ｏを調整するも
のである。さらに、本発明においては高周波トランス（
１４）の偏磁を防止するために、インバータ制御回路（
２３）が高周波トランス（１５）の−次側に加わる電圧
ｖ９の正、負の電圧時間稍を一致させるように動作する
。すなわち第３図ｔｃ＋に示すようにパルス電圧ｖ９の
正、負の各パルスの数を一致させるのである。

」二記インバータ制御回路（２３）は例えば第４図に示
すように上記時間ＴｘとＴｙを制御する駆動時間制御回
路（２４）と、正極パルスと負極パルスの数を一致させ
るパルス数制御回路（２５）と、信号ｖ６とｖ７のパル
スを交互に出力して、第５図に示ずベース回路（１８）
を駆動する出力回路（２６）とから構成される。

上記駆動時間制御回路（２４）はフリップフロップ（２
７）の出力端子Ｑの出力信号Ｖｆ５がｌのときゲートが
開かれて、パルス幅変調回路（２２）からのパルス信号
Ｖ２を出力し、上記信号杯、が０のときゲートが閉じら
れるアンド回路（２８）と、比較器（１０）からの出力
信号ｖ５と、上記パルス信号Ｖ２を微分回路（３０）で
微分して得られるトリガパルス信号とのアンドをとるア
ンド回路（３１）と、このアンド回路（３１）の出力信
号的ｓでセットされ、アンド回路（３２）からの出力信
号的≠でリセットされる上記フリップフロップ回路（２
７）と、このフリップフロップ（２７）の反転出力信号
Ｖ４Ｉでリセットされ、上記信号ｖ５を反転回路（３３
）で反転した後、微分回路（３４）で微分することによ
りｉｑられるトリガパルス信号ＶりＡでセットされ、出
力信号ＶＤを上記アンド回Ｖ＆（３２）に供給するフリ
ップフロップ（３５）と、出力信号ｖ６でセットされ、
出力信号Ｖ７を反転回路（３６）で反転し、微分回路（
３７）で微分することにより得られるトリガパルス信号
１ｈｔでリセットされるフリップフロップ（３８）とか
ら構成される装上記パルス数制御回路（２５）は上記微分回路（３７）
の出力信号ｖｒ−ｌでリセットされ、出力信号Ｖ６を反
転回路（３９）で反転し、微分回路（４０）で微分する
ことにより得られるトリガパルス信％　Ｔ／、、でセッ
トされるフリップフロップ（４１）から構成される。な
お、このフリップフロップ（４１）の出力体１子Ｑの信
号’ｌｈＩは出力回路（２６）のアンド回路（４２）の
一方の入力側に供給され、出力端子６の信号私γはアン
ド回路（４３）の一方の入力側に（Ｊｊ給される。上記
アンド回路（４２）、　　（４３）の他方の入力側に上
記アンド回路（２８）の出力信号Ｖチｔが供給される。

なお、出力回路（２６）からの出力信号７６は第５図に
示すように上記ベース回路（１８）を構成する駆動回路
（１８ａ）、　　（１８ｂ）に供給され、このとき駆動
回路（１８ａ）、　　（１８ｂ）より信号’Ｉｈｂ、１
／ｌｃ−が出力されて、インパーク（１３）のＳ、　Ｐ
、　ＴＲ（１３ｂ）　、　　（１３ｃ）がオンし、これ
で正極、負極いずれか一方のｉｉルスが得られる。また
、出力信号Ｖ、は駆動回路（１８ｃ、）、　　（１８ｄ
）に供給され、このとき駆動回路（１８Ｃ）、　　（１
８（１）Ｊ’り信号％Ａ−？’ｙ＋１が出力されてイン
バータ（１３）のＳ、Ｐ、ＴＲ（１３ａ）、　　（１３
ｄ）がオンし、上記パルスとは反対のパルスが得られる
。このように信ｐ、１１６とｖ７のそれぞれで、インバ
ータ（１３）から第３図ｔｃ＋に示すように正極と負極
のパルスが発生される。

次に、第６図（３１〜（ｐｌに示すタイムチー？−）を
用いて第４図に示すインバータ制御回路（２３）の動作
を以下説明する。

駆動時間制御回路（２４）のアン１′回路（２８）は、
フリップフロップ（２７）の出力信ｌ；８ｖＰが１のと
きゲートが開かれるので、この間第６図（ｎｌに示すよ
うなパルス幅変調回路（２２）から出力されるパルス信
号ｖ２がこのアント回路（２８）を介して出力される。

一方、フリップフロップ（２７）の出力信号７ｆｌｒが
００ときケ−１・が閉じられるのでアンド回路（２８）
からはパルス信号Ｖ２は出力されなくなる。従って、ア
ン（−回路（２８）の出力信号ｖｙｉ　は第６図（０１
に示すように信号ｋが１の時間Ｔｘに渡ってパルス列が
形成された部分と、信号１ｋｒが１の時間Ｔｙに渡って
パルス列の除去された部分とから成る信号となる。

なお、フリップフロップ（２７）の出力信号Ｖｅｒは信
号ｖ２の立」ニリと、信号Ｖ５の１とが重なったときに
１となる。すなわち信号Ｖ２がＯから１に立上り、かつ
信号Ｖ５が１となることによりアンド回路（３１）の出
力信号Ｖ０が１となり、フリップフロップ（２７）がセ
ットされてその出力端子Ｑから１の信号力５が出力され
る。また、上記信号１ｋｒは信号Ｖ５がＯになった後信
号″Ｖ７の最初の立下りで０となる。すなわち、信号Ｖ
、が０となると、信号ｖ４ｚが１となり、フリップフロ
ップ（３５）がセットされ、その出力信号１ｋｊが１と
なる。一方、信号Ｖ７の立下りで、微分回路（３７）か
ら１の出力信号性、が出力され、これでフリップフロッ
プ（３８）がリセットされ、このフリップフロップ（３
８）の出力端子ｄから１の信号Ｖｒｒが出力される。従
って、アンド回路（３２）の出力信号？７ｎが１となっ
てフリップフロップ（２７）はリセットされ、その出力
醪１１了Ｑの出力信号Ｖｇは０となる。なお、フリソゾ
フ１！ツブ（３８）は信号Ｖ６の立上りで七ソ］・され
るので、その出力端子Ｑは０となる。上記信号７ｋｒの
１となる時間Ｔｘにお＆Ｊる信号１１ｙ６の偶数ＩＡＩ
のパルスは後述する出力回路（２６）の動作で信号Ｖ６
とＶ７として交互に出力されるので、前述したベース回
路（１８）の動作によってインバータ（１３）からは第
３図に示すパルス電圧Ｖ９が出力されることになる。す
なわち時間７　ｘでインバータ（１３）は駆動されて正
極、負極のパルス電圧を出力し、信号的５のＯとなる時
間’ｒ　ｙで１７止されパルス電圧を発生せず（ｆｓｓ
図（Ｃ１参照）、これで第３図（ａｌに示す波形の溶接
電圧Ｖ。が胃られる。この場合、出力信号Ｖ５の１とな
る時間′１゛ｘに対応して信号Ｖチよの１となる時間’
７’　ｘが設定されるので、結局出力信号ｖ５　に基づ
き時間Ｔ　ｘとＴｙとの比が調整される。

パルス数制御回路（２５）につき説明する点、いま初期
設定で、フリップフロップ（４１）の出力信号１ｋｔが
１で、出力信号力δがＯとすれば、アンド回路（４３）
のゲートが開かれ、アンド回路（４３）から信号？７＋
６のパルスが１個出力されて、出力信号ｖ６となる。な
お、アンド回路（４２）のゲートは閉じられている。こ
のとき、−上記１個のパルスの立下り時点で微分回路（
４０）からパルス信号？ｈが出力され、フリップフロッ
プ（４１）は反転し、出力信号ｈ７がＯ１出力信号１／
”４２が１に反転し、アンド回路（４３）のゲートがと
じられ、アンド回路（４２）のゲートが開かれるので、
信号Ｖ４６の次のパルスはアンド回路（４２）から出力
されて、出力信号ｒ７となる。

このようにパルス数制御回路（２５）はアンド回１７＆
（２Ｂ）の出力信号Ｖ４＆のパルスを交互にアンド回路
（４３）と（４２）に振り分けるように動作する。従っ
て、出力信号Ｖ　６．　ｖ７は第６図（ｈ）。

（１１に示すように信号″ｒＪ″６のパルスから始まっ
て、信号′Ｖ７のパルスで終わり、交互に出力される互
いに数の等しいパルスとなる。上記実施例では信号Ｖ＝
ｔｓが１のときに出力される信号ｖ６と信号Ｖ７のパル
スの数を一致させるように制御しているが、任意同期で
全体としての正負のパルス数を一致させるために信号Ｖ
６と信号・ｒ７をいかなる場合でも交互に出力するよう
にしてもよい。

次に、基本パルス幅決定回路（２１）とパルス幅変調回
路（２２）の動作につき述べる。」−述したように信号
Ｖ６及び信号ｖ７のパルス数を一致させると、偏磁が生
じなくなる。ところが第７図（ａｌに示すように設定電
圧〃。ｌを検出信号ブａ　（溶接電流ｉｏに比例）が越
しても時間和だけ検出信号νａが上昇するので、時間的
なむだが発生ずる。すなわち第７図１ｂｌにおいて、パ
ルス’ｌ１ｇｈが発生されたとき、１ｏの時刻において
設定電圧ｆ／ｐｅｌを検出信号Ｆａが越しても比較器（
１０）の出力′７／″５がこの時第３図ｆｃｌに示すよ
うに０となったとする。しかしパルス数制御回路（２５
）の作用でパルス１／”４ａとは反対のパルスジ９７が
必ず出力されるので検出信号Ｖａずなわち溶接電流ｉ。

はさらに上昇し、時間７Ｍ経過した後にやっと下降し始
める。ここで、この行き過ぎ量すなわち（’ｆＳＶ図（
ａｌに示す上昇■、を小さくするには、基本パルスｖ２
の周波数を上げるか、第７図（ａｌに示すような溶接電
流の立上り特性曲線Ａの傾きを小さくすればよい。基本
パルスＶ２の周波数はスイッチング素子の特性から限界
があるため、上記特性曲線Ａの傾きを下げることが有効
である。この特性曲線Ａの傾きを小さくするには、第２
図に示すフィルタリアクトル（５）のインダクタンスを
増すか、第３図（ａ）に示すパルス列発生時間Ｔｘにお
ける電圧″Ｖ″０の平均値を下げればよい。前者はフィ
ルクリアク１−ル（５）の重量が増す不具合がある。第
３図（ａｌにおいて時間Ｔｘの期間における電圧Ｆ。

の平均値を下げるには、第３図（ａｌに示すパルス発生
周期Ｔ　ｏとパルス幅Ｔ。Ｎの比を変えればよい。

これを実現するのが第８図に具体的に示した前記基本パ
ルス幅決定回路（２１）である。第８図において、設定
値Ｖ／ｌｅ（を増幅器（２１ａ）で増幅し、所定値ｖ５
゜を加算器（２ｌ　ｂ）で加えて出力電圧１７１を発生
させる。パルス幅変調回路（２２）はこの出力電圧Ｖ１
の大きさ番こ相当するパルス幅のパルスを信号Ｖ２とし
て出力するので、上記第３図ｆａｔに示す電圧Ｖ。の時
間Ｔ６．を調整できる。なお、溶接アーク電圧の大きさ
は溶接アーク電流ｉｏが把握できれば予想できるから、
第３図ｆａ）に示すＴｘの期間におりる電圧Ｖ。の平均
値と／８接アーク電圧の差があまり大きくならないよう
に増幅器（２１８）と所定値Ｖｓｅｔを予め設定すれば
、第７図（ａｌに示すむだな」二昇分ＶＬを小さくでき
、結果として溶接アーク電流ｉｏのリップルを干げろこ
とができる。上記基本パルス幅決定回路（２１）の効果
を具体的に示したのが第９図（ａ）。

（ｂ）と第１０図（ａｌ、　（ｂｌである。第９図は基
本パルス幅決定回路（２１）を用いることなく第３図（
メ１）に示す時間Ｔ６Ｎを常に一定とした場合の動作特
性、第１０図は基本パルス幅決定回路（１７）を用いて
設定値ＶＰｅｆを小さくした時のｔｏ以降で、」二記時
間Ｔ０９を短くした場合の動作特性である。このように
溶接電流立上り特性曲線の領きを小さくすることにより
、溶接電圧Ｖ。のパルス幅Ｔ、Ｎが小さくなり、その平
均値が小さくなるので前述のむだな上昇分ＶＬ　　を小
さくできる。

なお、上記実施例ではインバータにフルブリッジ型を用
いているが、ハーフブリッジ型、センタタップ型等のイ
ンバータを用いてもよい。また、」１記実施例ではイン
バータを構成するスイッチング素子としてトランジスタ
を用いているが、ＧＴＯ，ＦＥＴ、ＳＩＴ等を用いても
よい。

また、パルス数制御回路は第４図に示す回路に限定され
ず、要は第３図（ｅ）に示す電圧ｖ９の電圧パルスの正
、負の数を一致させる回路であればいかなる回路でもよ
い。また、第３図（８１に示す時間Ｔｘ中において、電
圧ｖ９の電圧パルスの正、負の数を一致させるのではな
く、第１１図（ａｌに示すように全体としてすなわち任
意時間周期に渡って上記電圧Ｖ９の電圧パルスの正、負
の数を一致さセるような回路であっても、第１１図（ｂ
ｌに示すように検出信号Ｖａずなわち溶接電流ｉ（１を
設定値に維持でき、かつ偏磁を防止できる。

以上述べたように、本発明によるアーク溶接機の溶接電
流制御装置によれば、絶縁トランスの一次側周波数をイ
ンバータで上げるようにしたので、絶縁トランスの大き
さ、重量が大幅に小さくなり、しかもトランスに入力す
るパルス電圧の正と負の数を一致さセたのでトランスの
偏磁を防止でき、さらに溶接電圧のパルス幅を制御する
ようにしたので溶接電流リップルを極力小さくすること
ができるという効果がある。

【図面の簡単な説明】

第１図は従来のアーク溶接機の溶接電流制御装置の一例
を示す回路図、第２図は本発明によるアーク溶接機の溶
接電流制御装置の一実施例を示す回路構成図、第３図＋
ａ）〜（Ｃ１は本発明の電流制御の動作原理を説明する
ためのタイムチャート、第４図は第２図に示すパルス制
御回路の一例を詳細に示す回路図、第５図は第２図に示
すベース回路の詳細を示す回路図、第６図は第４図に示
すパルス制御回路の動作を説明するためのタイムチャー
ト、第７図は本発明によるアーク溶接機の溶接電流制御
装置の一実施例における電流リップルの発生原理を示す
電圧波形の図、第８図は第２図に示す基本パルス幅決定
回路の具体例を示す図、第９図及び第１０図は第２図に
示す基本パルス幅決定回路がない場合とある場合との違
いを示す電圧波形の図、第１１図（ａ）、　（ｂｌは第
２図に示すパルス制御回路を他の方法で実施した場合の
各部の電圧状態を示すための図である。（１）・・・３相ライン入カ、（３）・・・第１の整流
回路、（５）・・・フィルタリアクトル、（６）・・・
電極、（７）・・・母材、（８）・・・フライホイール
ダイオード、（９）・・・電流検出器、（１０）・・・
比較器、ＶＰｅｆ・・・電圧の設定値、（１２）・・・
平滑コンデンサ、（１３）・・・インバータ、（１４）
・・・高周波トランス、（１５）・・・第２の整流回路
、（１８）・・・ベース回路、（１９）　　・・・イン
バータ制御回路、（２ｏ）・・・検出信号判定回路、（
２１）・・・基本パルス幅決定回路、（２２）・・・パ
ルス幅変稠回路、（２３）・・・パルス制御回路、（２
４）・・・パルス列制御回路、（２５）・・・パルス切
換回路、（２６）・・・出力回路。各図中の同一符号は同一または相当部分を示す。代理人　　大　　岩　　増　　雄　（外２名）特許庁長
官殿１．事件の表示　　　特願昭５８−９６２４９２、発明
の名称アーク溶接機の溶接電流制御装置；３．補正をする者事件との関係　特許出願人代表者片由仁へ部４、代理人（連：：’＋５’＋：・す（、゛犀１・’、′１１＋＋
：ｉ″１部）５、補正の対象発明の詳細な説明の欄６、補正の内容＋１１明細書第４頁第１５行目「高いきと」とあるのを
「高いとき」と補正する。以上

Claims

【特許請求の範囲】

（１）溶接電流と設定値とを比較し、溶接電流が上記設
定した値に維持されるように帰還制御するアーク溶接板
の溶接電流制御装置において、交流入力を整流する第１
の整流回路と、整流された直流電圧を高周波交流電圧に
変換するインバータと、上記インバータから出力される
高周波交流電圧を所定の低い電圧に変換する高周波トラ
ンスと、上記高周波トランスから出力される電圧を整流
する第２の整流回路と、」二記インバータを制御する帰
還制御回路とから成り、上記帰還制御回路は、溶接電流
と設定値とを比較するやＪ定回路と、上記インバータを
時間Ｔ’　ｘに渡って駆動してインバータより高周波交
流電圧を発生させ、インバータを時間Ｔｙに渡って停止
し、このような駆動と停止とを交互に繰返すようにイン
ハークを制御するとともに、」二記判定回路からの出力
信号に基づき上記インバータの、随動の時間Ｔｘとｆ宇
土の時間Ｔｙとの比を制御する駆動時間制御回路とを備
えたことを特徴とするア−り溶接板の溶接電流制御装置
。
（２）溶接電流と設定値とを比較し、溶接電流が上記設
定した値に維持されるように帰ｊ■制御するアーク溶接
板の溶接電流制御装置において、交流入力を整流する第
１の整流回路と、整流された直流電圧を高周波交流電圧
に変換するインバータと、」二記インバータから出力さ
れる高周波交流電圧を所定の低い電圧に変換する高周波
トランスと、上記高周波１−ランスから出力される電圧
を整流する第２の整流回路と、上記インバータを制御す
る帰還制御回路とから成り、上記帰還制御回路は、溶接
電流と設定値とを比較する判定回路と、上記インバータ
を時間Ｔｘに渡って駆動してインバータより正負のパル
ス電圧を発生させ、インバータを時間Ｔｙに渡って停止
し、このような駆動と停止を交互に繰返すようにインバ
ータを制御するとともに、上記判定回路からの出力信号
に基づき上記インバータの駆動の時間１゛ｘと停止の時
間Ｔｙとの比を制御する駆動時間制御回路と、上記イン
バータから出力される正負のパルス電圧の発生タイミン
グを制御して正のパルス電圧と負のパルス電圧の数を一
致させるパルス数制御回路とを備えたことを特徴とする
アーク溶接機の溶接電流制御装置。
（３）帰還制御回路はインバータから出力される高周波
交流電圧が正負のパルス電圧となるようにインバータを
制御するとともに、上記パルス電圧のパルス幅を制御し
て溶接電流の立上り特性を調整する基本パルス幅決定回
路を含む特許請求の範囲第２項記載のアーク溶接機の溶
接電流制御装置。