JPS5922155A - マルチ・プロセツサ・システムの排他制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、マルチプロセッサ型電子計算機における主メ
モリ上のリソースヒ複数のプロセッサで共有するときの
排他制御方法に関する。

〔発明の技術的背景〕

電子計算機の使用効率を向上させるため、最近の電子計
算機にはマルチプログラミング方式が採用されている。

マルチプログラミングとは、一つの処理装置で俵数個σ
フプログラム乞時分割して、見かけ上これらビ同時に実
行することである。すなわち、複数のタスク乞同時に実
行できる機能ン持つものである。

そのために、複数のプログラムが同一のりソースをアク
セスする場合には、プログラム間でのリソースの排他が
必要になる。ここで、排他とは、同一のリソースを他の
プログラムがアクセスするのを禁止することをいうが、
複数のプログラム間でリソースの排他が必要になる事情
は次に示すとおりである。例えば、プログラムＡとプロ
グラムＢがリソースＸを共有し、マルチ処理Ｙ：実行し
ているとする。この場合に１両者のプログラム間で排他
がとられているときは、プログラムＡとプログラムＢの
実行および共有リソースＸに対するアクセスは１時分割
的に独立して行なわれることになる。その結果、いずれ
のプログラムについても、期待する出力全書ることがで
きる。ところが１両者のプログラム間で排他がとられて
いないときは、事情は全く異なったものになる。なぜな
ら、プログラムＡの共有リソースＸに対するアクセスと
。

プログラムＢの共有リソースＸに対するアクセスは、異
なる条件下で別個になされるので論理的に不整合乞生じ
るからである。例えば、プログラムＡが共■リソースＸ
をアクセスしている時にプログラムＢがこの共有リソー
スＸ乞アクセスして共有リソースＸの状態ン変化させ、
その後もプログラムＡは共有リソースＸヶアクセスし続
けたとする。すると、プログラムＡは、プログラムＢに
より共有リソースＸの状態が改変させられたことを知ら
ないで共有リソースＸ’Ｙアクセスすることになる。

このように、排他がとられていない場合には。

先に実行中のプログラムＡによりアクセスされている共
ＷＩＪソースＸの状態は、途中で実行されたプログラム
Ｂによって変化させらり、プログラムＡの共有リソース
Ｘに対する処理は異った条件下で続けら］しることにな
り、論理はりに不整合を生じることになる。すなわち、
プログラムへ〇共仔リソースＸに対する変換”　Ｆａ（
ｘｌ−プログラムＢの共有リソースに対する変換をＦｂ
（ｘ）とすると、プログラムＡとプログラムＢの間に排
他がとられている時には、共ＮＩＪソースＸの状態は”
ａ（Ｆｂ（ｘ））かＦｂ（Ｆａ（幻）であり、かつＦａ
（Ｆｂ（ｘ））＝Ｆｂ（Ｆａ（Ｘ））となる。ところが
、プログラムＡとプログラムＢの間に排他がとられてい
ない時には、リソースＸの状態はＦａ（ｘ）かＦｂ（ｘ
）かあるいは全（予期しない結果かのいずれかになり、
少なくとも期待する出力は得られない。

通常、このような排他が必要となるのは、互いに独立し
たプログラム間で共有する主メモリ、周辺装置、伝送装
置等である。これに対して、一般的には、排他制御は次
のような方法で実現されている。

第１は、プログラムの実行管理ンー元化し、共有リソー
ス乞アクセスするときにプログラム間で競合関係が生じ
ないようにする方法である。第２は、競合するプログラ
ム間で、排他制御ｆ１１ヲ必要とする処理全行なう前に
は所定の排他制御マクロ命令を発行するよう取り決め、
共有リソースの排他状態を事前にチェックする方法であ
る。第３は。

一方のプログラムが実行中には他方のプログラムの処理
が割り込まないようにする方法である。

一般に、第１の方法は適用範囲が周辺装置等の１幾器に
限定され、かつ通常はオペレーテイングシステムでサー
ビスされる。従って、アプリケーション・ソフトウェア
で使用される方法は、通常は上記の第２および第３の方
法であろう第２および第３の方法の使い分けは、所定の
排他制御マクロ命令乞実行するのに要する時間Ｔ１　　
と、排他を必要とする処理そのものの実行に要する時間
Ｔ２　とのどちらが短いかによって決められる。すなわ
ち、Ｔ１〉Ｔ２の場合には、上記第３の方法による方が
プログラムの応答上好ましく、また簡単である場合が多
い。それに対して、Ｔ□＜Ｔ２の場合には。

上記第２の方法による方がよい。

〔背景技術の問題点〕

ところが、マルチプロセッサ型電子計算機においては、
このような共［＋Ｊソースに対して、各々のプロセッサ
間で排他をとる必要がある。

この場合、前記第３の方法は利用できない。なぜなら、
電子計’ｌ’Ｊ−機への新たな割込信号乞完全に停めた
としても、各プロセッサでは既にプログラムが走行して
おり、それらのプログラム間では互いに排他乞とること
ができないからである。また、前記第２の方法を利用す
るのも好ましくない。なぜなら、第２の方法を利用する
と、排他制御方法要とする全てのものに排他制御マクロ
命令乞発行し、それを分析する必要がある。これは、処
理が極めて煩雑なうえに、排他をとるための時間が膨大
になり、電子計算機の利用効率からいって好ましくない
。

ところで、マルチプロセッサ型電子計算機では。

各プロセッサの処理を完全に独立させることが、最も簡
単な業務割当て方法となる。しかし、従来の方法によっ
てこれを実現すると、マルチプロセッサの利用形態は極
めて制限されたものになり、その能力を十分に発揮しえ
ない。

〔発明の目的〕

本発明は、上記のような従来技術の欠点に鑑みてなされ
たもので、マルチプロセッサ型電子計算機におけるアプ
リケーションソフトウェアの利用に対して、簡便かつプ
ログラムの応答性全損わない排他制御方法χ実現するこ
と全白的とする。

〔発明の概要〕

上記の目的ＹＸ：実現するために、本発明は、その内容
乞プロセッサにロードしようとする主メモリ上の指定ア
ドレスが排他状態にされているか百＾χチェックして排
他状態にないときにはその内容をロードしてそれン排他
状態にしく排他読出命令）。

プロセッサの内容乞ストアしようとする主メモリ上の指
定アドレスが排他状態にされているか否か乞チェックし
て排他状態にないときはプロセッサの内容乞ストアζて
、その排他状態乞解き（解除格納命令）、あるいは指定
アドレス乞排他状態にしたり（排他命令）、排他状態を
解除したり（解除命令）して、各々のプロセッサがプロ
グラムを実行する段階で主メモリの排他状態乞チェック
し、主メモリ上の共有リソースの排他ン１ＩＩＪ　ｉｉ
＋４’　ｊるｎｌ・他制御方法を提供するものである。

〔発明の芙廁例〕

第１図乃至第３図乞参照して本発明の一実施例を説明す
る。まず、第１図によって、本つ６明の排他制御方法に
使用する装置の構成乞説明する。主メモリ１にメモリ・
々ス２ン介して演算制御装置３ａ　、　３ｂと排他状態
メモリ４ケ接続する。演算制御装置３ａ　、　３ｂは、
プログラムカウンタ３１ａ。

３１ｂ、プロセッサ本体３２ａ　、　３２ｂ　、および
制御レジスタ３３ａ　、　３３ｂにより構成されている
。主メモリ１はメモリパス２ン介していずれのプロセッ
サ本体３２ａ　、　３２ｂからも参照可能である。排他
状態メモリ４は主メモリ１の排他状態メモリするもので
、排他状態にされている主メモリｌのアドレスと排他状
態にしているプロセッサの番号ケ科きこむことによって
行なう。なお、排他状態メモリ４は第１図のように通常
のメモリパスに接続してもよいが、より尚速にするため
にはキャッシュメモリの方が好ましい。プログラムカウ
ンタ３１ａ　。

３１ｂは、その時点のプログラムの実行許地ン示すレジ
スタで、おのおののプロセッサ本体３２ａ。

３２ｂに接続されている。プロセッサ本体３２ａ。

３２ｂはマイクロプログラムおよびその制御部より成っ
ている。制御レジスタ３３ａ　、　３３ｂはそれぞれの
プロセッサ本体３２ａ　、　３２ｂを制御しかつその状
態を保持するレジスタで、例えば第２図のように当該プ
ロセッサの５ＴＯＰ／ＲＵＮの状態、当該プロセッサの
排他待ち状態、当該プロセッサに対する割込禁止状態乞
記憶するエリアなどで構成されろ。

従って、制御レジスタ３３ａ　、　３３ｂの内容を書き
換えることによって自己のプロセラサケ他のプログラム
に対する割込禁止状態にすることができる。

次に、アプリケーション・ソフトウェアが利用するため
に用意される排他読出命令（ＬＸ）と、解除格納命令（
ＳＴＸ）と、解除命令（ＲＥＸ）と、排他命令（Ｅｘ）
と７第３図により説明する。

ｐ４３　Ｆ図（ａ）は排他読出命令（ＬＸ）χ説明する
ためのフローチャートで、まずプログラムカラ／り（Ｐ
Ｃ）　３１ａ　、　３１ｂに従い命令を取り出しくブロ
ック１０１）、オペランド部を計算してロードするアド
レスを割り出す（ブロック１０２）。そして、ロードす
る主メモリ１上のアドレスが排他状態にされているかど
うかを排他状態メモリ４を参照することで調べ、他のプ
ロセッサで排他状態にされているときは以上の動作を繰
り返し、他のゾロセッサで排他状態にされていないとき
は次にイＬむ（ブロック１０３）。ロードするアドレス
が排他状態にされていないときはプロセッサの状態乞排
他状態メモリ４に記憶しくブロック１ｏ４　）　、自己
プロセッサの制御レジスタ３３ａ　、　３３ｂの内容全
書き換えることにより他のプログラムに対して割込禁止
状Ｍ　とｊる（ブロック１０５）。そして排他状態メモ
リ４にアドレスとプロセッサ番号乞記入することにより
主メモリ１上の所定のアドレスを排他状態にしくブロッ
ク１０６　）　、主メモリ１上の指定アドレスの内容を
ロードした後（ブロック１０７　）、プログラムカラ／
り（ＰＣ）　３１ａ　、　３１ｂ　乞更新して次のステ
ップに進める（ブロック１０８）。

第３図（ｂ）は、解除格納命令（ＳＴＸ）を説明するだ
めのフローチャートで、−まずプログラムカウンタ（ｐ
Ｃ）　３１ａ　ｔ　３１ｂに従い命令χ取り出しくブロ
ック２０１）、オペランド部を計算してストア丁べきア
ドレス７割り出−ｆ（ブロック２０２）。そして。

ストアすべき主メモリ１上の一アドレスが他のプロセッ
サによって排他状態にされているかどうか乞排他状態メ
モリ４を参照することで調べ、他のプロセッサで排他状
態にされているときは以上の動作を繰り返し、他のプロ
セッサで排他状態にされていないときは次に進む（ブロ
ック２０３）。ストアすべきアドレスが他のプロセッサ
によって排他状態にされていな（て自己のプロセッサで
排他状態にされているときは、排他状態メモリ４から指
定のアドレスと自己のプロセッサ番号ン削除し、排他状
態メモリする（ブロック２０４）。そして、プロセッサ
の状態乞排他状態メモリ４に記憶されている状態に戻し
た後（ブロック２０５）、主メモＩ７１の指定アドレス
にデータをストアして（ブロック２０６）、プログラム
カウンタ（ＰＣ）　３１ａ　、３１ｂχ更新して次のス
テップに進める（ブロック２０７）。

第３図（Ｃ）は解除命令（ＲＥ、０を説明するためのフ
ローチャートで、まずプログラムカウンタ（ＰＣ）３１
ａ、３１ｂに従って命令７取り出しくブロック３０１　
）、オペランド部を計ｌＴシてアドレスゲ割り出す（ブ
ロック３０２）。そしてそのアドレスが排他状態のとき
は排他状態メモリ４からのアドレスン削除して排他乞解
除しくブロック３０３）、プログラムカウンタ（ＰＣ）
　３１ａ　、　３１ｂ　Ｙ更新して仄のステップに進め
る（ブロック３０４　）。

第３図（ｄ）は排他命令（ＥＸ）χ説明するｆこめのフ
ローチャートで、まずプログラムカウンタ（ＰＣ）３１
ａ　、　３１ｂに従って命令７取り出しくブロック４０
１）、オペランド部？計算してアドレス７割り出す（ブ
ロック４０２）。そして、排他状態メモリ４にそのアド
レスｘｔ！き込んで排他状態にしくブロック４０３　）
、プログラムカウンタ（ＰＣ）　３１ａ　。

３１ｂ乞更新して次のステップに進める（ブロック４０
４）。

仄に、２つの演算制御装ｊｉｆ３ａ、３ｂが２つのプロ
グラムカウンタそれぞｈ　、ｌキち、主メモリｌ上のＸ
なるエリア乞アクセスする場合を例にして本発明の排他
制御方法を説明する。なお、プログラムＡ、Ｂは次の表
のように構成されているとする。

プログラムＡ プログラムＢ ここで、初期状態では主メモリ１に対する排他はないも
のと−「る。

１ず、プロセッサ本体３２ａで実行中のプログラムＡが
ＬＸ命令乞発行すると主メモリ１のエリアＸの内容はＲ
ｉ　　レジスタにロードされ、同］■ｑに排他状態メモ
リ４にはプロセッサ本体３２ａの番号とエリアＸのアド
レスが書き込まれて主メモリ１のエリアＸは排他状態に
される。また、プロセッサ本体３２ａで実行される他の
プログラムに対して割込禁止状態とするために制御レジ
スタ３３ａの内容が有き換えられる。これにより、以後
の当該プロセッサに対する割り込みは待ち状態とされる
。

次に、プロセッサ本体３２ｂで実行中のプログラムＢが
エリアＸに対してＬＸ命令を発行すると、エリアＸが排
他状態にあるかどうかを排他状態メモリ４で調べる。こ
のとき、エリアＸはプロセッサ本体３２ａによって排他
状態にされているので、プロセッサ本体３２ｂの状態χ
排他時ちとし、以後エリアＸの排他が解除されるまでプ
ログラムカウンタ３１ｂは更新されず、同じ命令ン繰り
返し続ける。この状態のときに、プロセッサ本体３２ｂ
にエリアＸ以外のエリアをアクセスするプログラム（プ
ログラムＡ、Ｂと異なる）による割込があると、プロセ
ッサ本体３２ｂはそのプログラムに対するサービスχ行
なうことになる〇 次に、プロセッサ本体３２ａで実行中のプログラムＡが
ＭＰＹ　（乗算）命令を終了させてその後ＳＴＸ命令命
令性発行と、排他状態メモリ４からエリアＸについての
排他情報が削除され、かつプロセッサ本体３２ａの割込
禁止状態は解除される。すると。

プロセッサ本体３２ｂではプログラムＢによるＬＸ命令
が繰り返し実行されているσノで、エリアＸの排他状態
が解除された後にエリアＸの内容がＲｊレジスタにロー
ドされ続いてＡＩ）Ｄ　Ｃ加算）命令が実行されること
になる。

このようにして本発明によれは、別個のプロセッサで実
行中の別のプログラムが、共有リソ−スケ異なる条件下
でアクセスし合う不ｑ合はなくなる。

なお、排他状態メモリ４の書き込み内容は、主メモリ１
のある単位ごとのマツピング形式でもよいし、アドレス
範ｌ７１Ｉを登録する形式でもよい。また、各外１セッ
サの種々の動作χコード化し、それを登録する形式でも
よい。排他状態メモリ４は主メモリ１の一部乞使用して
も、別個に独立させてもよい。

アプリケーション・ソフトウェアが利用する命令は、前
述のＬＸ、ＳＴＸ、ＲＥＸ、ＥＸ　の他に、次のような
ものを用意してもよい。すなわち、主メモリ１上の全て
のエリアを排他制御する命令や、各プロセッサの種々の
動作ビコード化してそのコードを排他状態メモリ４に登
録することにより主メモリ１乞アクセスすること以外の
プロセッサの動作を各プロセッサ間で排他する命令であ
る。

〔発明の効果〕

このように本発明によれば、別個のプロセッサで互いに
独立に実行される複数のプログラムが共有リソースをア
クセスする際に、先に示したＬＸ。

ＳＴＸ　、　ＥＸ　、　ＲＥＸ命令ンそれぞれのプログ
ラムが独自に利用することができるのでそれらのプログ
ラムが共有リソースを異なる条件下でアクセスし合うこ
とはなくなり、また、共有リソ−スケアクセスする際に
、それぞれのプログラムが独自に共有リソースの該当の
アドレスが排他状態にあるかどうか火調べて命令を実行
することになるので、簡便かつプログラムの応答性全損
わない排他制御ン実現できる。

その結果、本発明によればソフトウェアの演算処理上の
負荷が少なく、そのためソフトウェアの使い方によりプ
ログラムの応答性に影響χ与えることが少ない。また、
排他するリソースが限定かつ識別できるので、そのリソ
ースに関する以外の処理に対しては全く影響ン与えない
。さらに、従来の単一のゾＰセッサにおける排他制（財
）と見掛は上差異がなく、既成のソフトウェアの改造が
極めて簡単である。

【図面の簡単な説明】

第１図は本発明の排他制御方法に使用する装置制御方法
に使用する命令乞説明するためのフローチャートである
。 ２・・・メモリパス、３ａ、３ｂ・・・演算制御装置。 ３７０− 吊３図 （ｃＬ）　　　　　　　　　　　（ｂ）（ｃ）　　　　
　　　　　　　（ｄ） ３７１−

Claims (1)

1. 【特許請求の範囲】 一　　主メモリと、この主メモリに接続された複数のプ
   ロセッサと、このプロセッサで実行中のプログラムの実
   行番地乞示すプログラムカウンタと、前記主メモリのど
   のアドレスがどのプロセッサにより排他状態にされてい
   るか？記憶する排他状態メモリと、前記プロセッサが他
   のプロセッサに対して割込禁止状態にあるかどうか乞記
   憶する制御レジスタと２備えたマルチ・プロセッサ・シ
   ステムの排他制御方法において。 排他読出命令により、−のプロセッサで実行中のプログ
   ラムがロードしようとする１１１１記主メモリ上の指定
   アドレスが他のプロセッサにより排他状態にされている
   ときはこ＋しか解除されるまでそのロード命令の実行乞
   中断し、この指定アドレスがＤのプロセッサにより排他
   状態にサレテイナイトきはこの指定アドレスの内容乞こ
   の−のプロセッサにロードしかつこの指定アドレスを排
   他状態にしかつこの−のプロセッサを割込禁止状態にし
   かツコノーのプロセッサについてのプログラムカウンタ
   を更新してプログラムの実行全欠のステップに進め、 解除格納命令により、−のプロセッサで実行中のプログ
   ラムがストアしようとする前記主メモリ上の指定アドレ
   スが他のプロセッサにより排他状態にされているときは
   これが解除されるまでそのストア命令の実行を中断し、
   この指定アドレスが他のプロセッサにより排他状態にさ
   」ｔていないときはこの−のプロセッサの内容をこの指
   定アドレスにストアしかつこの指定アドレスの排他状態
   をＭ除りかつこの−のプロセッサについてのプログラム
   カウンタ乞更新してプログラムの実行を次のステップに
   進め、 排他命令により、前記主メモリの指定アドレスヶ排他状
   態にし、解除命令により、前記主メモリの指定アドレス
   の排他状態を解除し、 前記各々のプロセッサで実行されるプログラムが前記主
   メモリ上の共Ｗ’）ソースの排他乞制御することン特徴
   とするマルチ・プロセッサ・システムの排他制御方法。