JPS5923875A - ドライエツチング方法 - Google Patents

ドライエツチング方法

Info

Publication number
JPS5923875A
JPS5923875A JP13412482A JP13412482A JPS5923875A JP S5923875 A JPS5923875 A JP S5923875A JP 13412482 A JP13412482 A JP 13412482A JP 13412482 A JP13412482 A JP 13412482A JP S5923875 A JPS5923875 A JP S5923875A
Authority
JP
Japan
Prior art keywords
etching
silicon
dry
plasma
contamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13412482A
Other languages
English (en)
Other versions
JPS6231071B2 (ja
Inventor
Yoshitsugu Nishimoto
西本 佳嗣
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP13412482A priority Critical patent/JPS5923875A/ja
Publication of JPS5923875A publication Critical patent/JPS5923875A/ja
Publication of JPS6231071B2 publication Critical patent/JPS6231071B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は被処理物をドライ、エツチングする方法に関
し1時にドライエツチングにより引き起こされる汚染や
損傷の問題を解消し得るようにしたものである。
一般にプラズマのエツチング、RIE(リアクティブイ
オンエツチング)、RIM(リアクティブイオンミリン
グ)等の気体放電を利用して半導体(Si 、Ga、A
s等)や薄膜等のドライエツチングを行なう場合、半導
体や薄膜の表面又は表面近傍の内部に汚染や照射損傷を
生じ、この後これら汚染やJp4傷を残したままでLS
I等を作成すれば電気的特性の劣化を生じる。これはト
ラップ準位が形成されたり、短絡が引き起こされたりす
るためである。このことは周知の事実である。このよう
な汚染及び照射損傷を詳しく分類すれば次のようになる
■ 表面に付着する高分子フィルム層。
これは主にエツチングに使用するガスの成分元素がプラ
ズマのエネルギにより重合されてできたものと考えられ
る。
■ 半導体や薄膜の表面近くの内部に没入する不純物元
素。
これは第1にエツチングガスの構成元素がプラズマ中で
イオン化され陰極降下電圧等の放電内部電界で加速され
入射されたものである。第2にエツチング装置の構成物
質である重金属(Fe、Co、Ni 、AQ等)がスパ
ッタリングにより入射させられたものである。
■ 半導体の表面近くの内部に生じる結晶欠陥。
これはプラズマ中で生成された荷1ft粒子(イオン及
び電子)、紫外線、X線及びチャンバの構成物質である
スパッタ元型の入射等によるものである。
このような汚染や照射JJt傷に対してドライ処理によ
りクリーニングを行なうにはo2プラズマ処理が考えら
れる。このプラズマ処理では上述■の(Cx、Fy)系
の高分子フィルムをプラズマ中で酸化させ除去する。こ
のプラズマ処理はレジストのアッシングを兼ねて用いら
れるが完全なりリーニング方法としては実現されていな
い。又上述■、■の汚染及び損傷に対しては有効なりリ
ーニング方法が提供されていない。
この発明はこのような事情を考慮してなされたものであ
り、汚染や損傷を極カ押えた状態で5iOzや5I3N
t4等を下地材料又はマスクとして被処理物をエツチン
グし得ると共に他のエツチング処理で汚染や損傷を受け
た表面をドライクリーニングする場合にも好適なドライ
エツチング方法を提供することを目的としている。
この発明ではこのような目的を達成するためにCF4と
Hzとの混合ガスでシリコン系をエツチングするように
している。
シリコン系としては単結晶シリコン及び多結晶シリコン
が考えられる。
被処理面としてはドライクリーニングを施すべき表面が
第1に考えられる。即ち仙のエツチング処理により汚染
や損傷を受ゆた表面をこのエツチング処理によりドライ
クリーニングするのである。
第2にS i02基体又はS i 3N4の薄膜を下地
材料又はマスクとしてシリコン系をエツチングすること
が考えられる。
ドライクリーニングでは、たとえば第1図に示す処理が
行われる。即ち、レジスト(1)を8102膜(2)上
に被着(第1図へ)したのち)ロE″″C:5lOz膜
の選択エツチングを行う。この場合、第1図Bに散点で
示すように1シリコシ基体(3)の表面に損傷が形成さ
れる。そこで、本発明による5IF4とHzとの混合ガ
スによるドライクリーニングジ行い(第1図C)、この
のち02プラズマ処理を行って高分子層やレジメ) (
1)を除去しく第1図D)、さらに溶液処理を行う(第
1図E)。こののら、次の工程に移1jする。
シリコン系の選択エツチングでは、たとえば第2図に示
す処理が行われる。即、ち、シリコン糸体(4)上に8
102膜(5)を選択被着しく第2図A)、この上から
SiF4とIIzとの混合ガスでエツチングを行うので
ある(第2図B)。
混合ガスの混合比はトータルの混合ガスに対してHzな
20〜80容量%の範囲で添加する。特にシリコン系を
5102やS 13.N4に対して選択エツチングする
時には、これを約50容量%とすることが好ましい。
装置としては円筒形や平行平板電極形のプラズマエツチ
ング装置やILIB装置等を用いることができる。特に
S i 3N4等をマスクとしてシリコン系をエツチン
グする時にはサイドエツチングを減少させるためにRI
E装置等を用いることが好ましい。
本発明によるドライエツチング方法によれば汚染や照射
損傷の無いエツチングを行なえる。又他のエツチング処
理により汚染や照射損傷のあった被処理面にドライクリ
ーニングを有効に行なうことができる。これは本発明で
は炭素を用いないこと、Siの被着が起ること等のため
であると思われる。即ち従前のCFA系ガスでSiをエ
ツチングした時に生じるSi中の汚染元素をIMMAで
分析すると汚染元素として主にCIFIが検出される。
本発明のようにSiF4系のガスを使用すれば半導体装
置に有害なCの汚染を防止できる。又本例で用いるSi
F+はグロー放電中では分解しやす<、31の被着が生
じやすい。太陽電池用のアモルファスシリコン膜はこれ
を利用して形成されるものである。このようなシリコン
の被着により損傷が復元されるものと考えられる。次に
例を挙げてこの発明について更に説明する。
〔例1〕 ここでは装置としてエッチチャンネルを有する円筒形の
プラズマエツチング装置を用いる。そして反応ガスとし
℃のSiF4及びHzの混合ガスに付きH2添加量を変
化させた時の各種処理面のエツチング特性を測定した。
測定東件は圧力0.8トル、高周波電力200Wである
。被エツチング物としては単結晶P形シリコン(エツチ
ング面7 (111)面とする)、多結晶シリコン、P
注入多結晶シリコン、低圧CVDで形成されたS i 
3N4及び熱酸化5i(Jzを用いた。これら被エツチ
ング物のエツチング惠をそれぞれ第3図にA、B、C,
D、Eで示す。
この第3図から明らかなようにSiF4のみの時はSi
 3N4 (D)がエツチングされ、他方5I02°、
Si等はほとんどエツチングされない。又、観察により
単結晶シリコンの表面荒れが発生した。H2の添加量を
増加して行くとシリコン系即ち単結晶シリコン、多結晶
シリコン、P注入多結晶シリコン等のエツチング率が上
昇して行く。そしてHzの添加量が20〜80容量%の
範囲ではこれらシリコン系のエツチング率が5iOz 
、 Si3N<に対し非常に大きくなる。特に1゛I2
添加量が約50容量%の時には5iOz。
Si 3N4はほとんどエツチングされないのに対し、
単結晶シリコン、多結晶シリコン、P注入多結晶シリコ
ンのエツチング率は150〜200 l/minのピー
クに達し、St /5iOz 、 Si /Si:+N
4のエツチング速度比は数十又はそれ以上と非常に太き
(5iOz及びSi3N4に対してシリコン系の高選択
性が示される。又観割によればシリコン系の表面荒れは
ない。
このことから本発明によるドライエツチング方法を5i
02やSi3N4をマスク又は下地′4I料としシリコ
ン系のエツチングを行7.cう場合に適用できることが
解る。そしてこの場合には汚染や照射損傷が極めて少な
い。
〔例2〕 ここではバイポーラトランジスタ等の電極コンタクト窓
明は工程でシリコン基体上の8102層をILIEでエ
ツチングした後ドライクリーニングを行なった。
SiF4及び1(2の混合ガスにおし少るHzの添加量
としては約50容t%となるようにした。そしてAs拡
散層、AJ他電極のコンタクト抵抗を求めた。コンタク
トホールの面積としては約2〜100I血2の範囲に亘
って測定を行なった。このコンタクト抵抗及びギのばら
つき・中−%−(その指標としてσ/Tt(%)を用い
た。ここでσはコンタクト抵抗値の標準偏差、πは測定
したコンタクト抵抗の平均値である。)の測定結果を第
4図及び第5図にそれぞれAで示す。この測定結果は従
前のものに比べ極めて良好なものであった。
一般にシリコン基体上のS 102層をRIEでエツチ
ングすると汚染及び照射損傷が発生し、このためAs拡
散層とAg電極とのコンタクト抵抗が増大し、又コンタ
クト抵抗値に大きなばらつきが生じる。従前もドライク
リーニング或いはウェットクリーニングを行なっていた
が充分ではなかった。
第4図及び第5図にBで示すものは酸(H2SO4及び
HNO4)による煮沸及びライトエツチングによって溶
液処理を行なったものであり、Cで示すものはCF4 
、 Ar及び02によるドライクリーニングを施したも
のである。第4図及び第5図にB、Cで示すこれら従前
の物に比らべ本発明によれば極めて良好な結果を得るこ
とができる。
以上述べたようにこの発明によれば5102やSt 3
N4等を下地材料又はマスクとしてシリコン系の選択エ
ツチングを行ない、しかも汚染や照射損傷を極力押える
ことができる。そしてこの発明によるドライエツチング
方法を他のエツチング処理後のドライクリーニングに用
いれば極めて実効がある。
【図面の簡単な説明】
第1図および第2図は本発明の説明に供する断面図、第
3図〜第5図は同様のグラフである。 同      松 隈 秀 盛H1i、、ヂ、・9.・
1】び′ 第3図 〃2 カパス の 容 f /ぐ一セ〉ト手続ネili
 JE摺: 昭和57年10月22日 昭和57年特許願第134124号 2°光1す1′1′2″+IF′    ドライーツチ
ング方法:3. ?di止をする考 事件との関係   特許出願人 住所 東以I’l1品用区北品用6丁E+7番:35号
名称 C!l!:)  ソ ニ − 抹ゴ(会社代表取
ti’l:役 大 賀 pll  )、fL4、代理人 住 所 東京都新宿区西新宿1丁目8番1号TIEL 
03−343−5821tl15  (新宅ビル)(i
、 ?+li市に、Lり増加する発明の数7、袖11−
のス1象      明細−の発明の詳細な説明の瘤(
1)  明細書の第5頁19行の「stの被着が起こる
こと」を「Siの被着が生ずるプラズマ条件とSiのエ
ツチングが生ずるプラズマ条件との境界であるプラズマ
状態を作るような条件を選んでいること」に訂正する。 (2)同第6頁2行の「CIFl」を「C及びF」に訂
正する。 (3)  同第6頁7〜9行の「このよ5な曇−考えら
れる。」を削除する。 以上 41

Claims (1)

    【特許請求の範囲】
  1. SiF4及びH2の混合ガスで被処理物のエツチングを
    行なうドライエツチング方法。
JP13412482A 1982-07-30 1982-07-30 ドライエツチング方法 Granted JPS5923875A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13412482A JPS5923875A (ja) 1982-07-30 1982-07-30 ドライエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13412482A JPS5923875A (ja) 1982-07-30 1982-07-30 ドライエツチング方法

Publications (2)

Publication Number Publication Date
JPS5923875A true JPS5923875A (ja) 1984-02-07
JPS6231071B2 JPS6231071B2 (ja) 1987-07-06

Family

ID=15121020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13412482A Granted JPS5923875A (ja) 1982-07-30 1982-07-30 ドライエツチング方法

Country Status (1)

Country Link
JP (1) JPS5923875A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639121A (ja) * 1986-06-30 1988-01-14 Toshiba Corp ドライエツチング方法
EP1619269A3 (en) * 2004-07-23 2006-11-08 Air Products And Chemicals, Inc. Method for enhancing fluorine utilization

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63183077U (ja) * 1987-05-19 1988-11-25
JPH01257439A (ja) * 1987-07-17 1989-10-13 Nippon Flour Mills Co Ltd パスタ類、麺類の調理方法および調理用耐熱容器、包装麺類
JPH0162723U (ja) * 1987-10-14 1989-04-21

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565364A (en) * 1978-11-08 1980-05-16 Toshiba Corp Etching method
JPS56144543A (en) * 1980-03-17 1981-11-10 Ibm Method of manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5565364A (en) * 1978-11-08 1980-05-16 Toshiba Corp Etching method
JPS56144543A (en) * 1980-03-17 1981-11-10 Ibm Method of manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS639121A (ja) * 1986-06-30 1988-01-14 Toshiba Corp ドライエツチング方法
EP1619269A3 (en) * 2004-07-23 2006-11-08 Air Products And Chemicals, Inc. Method for enhancing fluorine utilization
KR100760891B1 (ko) 2004-07-23 2007-09-27 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 불소 이용 강화를 위한 방법

Also Published As

Publication number Publication date
JPS6231071B2 (ja) 1987-07-06

Similar Documents

Publication Publication Date Title
US20080182422A1 (en) Methods of etching photoresist on substrates
TWI230415B (en) Electrode for dry etching a semiconductor wafer
US7597816B2 (en) Wafer bevel polymer removal
CN1816773B (zh) 从基底上去除光致抗蚀剂的方法
CN1790626A (zh) 在蚀刻浅沟槽之前预锥形硅或硅-锗的工艺
TW200809959A (en) Photoresist stripping chamber and methods of etching photoresist on substrates
JP2001514800A (ja) プラズマ反応器におけるフォトレジストマスクの欠陥を除去する方法及び装置
US20040214448A1 (en) Method of ashing a photoresist
CN113614891A (zh) 干蚀刻方法及半导体装置的制造方法
US20020121500A1 (en) Method of etching with NH3 and fluorine chemistries
JPS5923875A (ja) ドライエツチング方法
JP4228424B2 (ja) 半導体装置の製造方法
JP3351003B2 (ja) 半導体装置の製造方法
Ichihashi et al. Effects of thermal annealing for restoration of UV irradiation damage during plasma etching processes
JP3227812B2 (ja) ドライエッチング方法
CA1148895A (en) Reactive sputter etching of silicon
TW541358B (en) Method for dry cleaning metal etching chamber
Tang et al. Process damage assessment of a low energy inductively coupled plasma-based neutral source
JPH0950968A (ja) 半導体素子製造方法および半導体素子
KR100194653B1 (ko) 반도체 장치의 다결정 실리콘층 식각방법
JP6372436B2 (ja) 半導体装置の作製方法
KR100511918B1 (ko) 웨이퍼 엣지 처리장치
Ang et al. Sputter-etching and plasma effects on the electrical properties of titanium nitride contacts on n-type silicon
JPS59214226A (ja) エツチング方法
Biavati et al. Study of the electrical active defects induced by reactive ion etching in n‐type silicon