JPS592410B2 - 自動等化器 - Google Patents
自動等化器Info
- Publication number
- JPS592410B2 JPS592410B2 JP15338377A JP15338377A JPS592410B2 JP S592410 B2 JPS592410 B2 JP S592410B2 JP 15338377 A JP15338377 A JP 15338377A JP 15338377 A JP15338377 A JP 15338377A JP S592410 B2 JPS592410 B2 JP S592410B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- detection circuit
- peak
- intersymbol interference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は、自動等化器、特に線路周波数損失特性による
波形歪を是正するための線路自動等化回路に関するもの
である。
波形歪を是正するための線路自動等化回路に関するもの
である。
従来のこの種の装置としては以下の２つに大きく分ける
ことが出来る。
ことが出来る。
１ 傾斜ＡＧＣ回路。
・・・・・・第１図に示すようにあらかじめ線路周波数
特性損失と逆な近似周波数特性を持つた可変線路等化回
路１と出力波形の尖頭値電圧を検出するためのピーク検
出回路２とで構成されており、ナイキスト周波数での線
路動作減衰量と受信波形の尖頭値電圧とが比例すること
を利用したものである。
特性損失と逆な近似周波数特性を持つた可変線路等化回
路１と出力波形の尖頭値電圧を検出するためのピーク検
出回路２とで構成されており、ナイキスト周波数での線
路動作減衰量と受信波形の尖頭値電圧とが比例すること
を利用したものである。
この方式は、回路構成が簡単になるという利点をもつて
おり、あらかじめ線路’特性がわかつているような線路
については有効な方法がある。しかし、加入者線のよう
な場合、線径が５種類ありかつ線種が９種類あることや
、しかも異種芯線接続されているようなときにはかなら
ずしもナイキスト周波数での線路動作減衰量と受信波形
の尖頭値電圧とが比例しないことが生じ、最適な線路等
化がおこなわれているとは限らない。３ トランスバー
サル形等化回路。
おり、あらかじめ線路’特性がわかつているような線路
については有効な方法がある。しかし、加入者線のよう
な場合、線径が５種類ありかつ線種が９種類あることや
、しかも異種芯線接続されているようなときにはかなら
ずしもナイキスト周波数での線路動作減衰量と受信波形
の尖頭値電圧とが比例しないことが生じ、最適な線路等
化がおこなわれているとは限らない。３ トランスバー
サル形等化回路。
・・・・・・第２図に示すようにトランスバーサルフイ
ルタ３、符号間干渉検出回路４、該回路４の出力にもと
ずきトランスバーサルフイルタの重み付けを調整するた
めのタツプ制御回路５により構成されており、遅延回路
からなるトランスバーサルの重み付けタツプ量を符号間
干渉が零になるように制御するものである。
ルタ３、符号間干渉検出回路４、該回路４の出力にもと
ずきトランスバーサルフイルタの重み付けを調整するた
めのタツプ制御回路５により構成されており、遅延回路
からなるトランスバーサルの重み付けタツプ量を符号間
干渉が零になるように制御するものである。
この方式はどのような周波数特性をもつた線路に対して
もほとんど最適な線路等化が可能となる。しかし、一方
回路素子が多くなり経済性に乏しい。本発明はこれらの
欠点を解決するために傾斜ＡＧＣ回路方式に符号間干渉
量を零に近づける機能を附加したもので以下図面につい
て詳細に説明する。
もほとんど最適な線路等化が可能となる。しかし、一方
回路素子が多くなり経済性に乏しい。本発明はこれらの
欠点を解決するために傾斜ＡＧＣ回路方式に符号間干渉
量を零に近づける機能を附加したもので以下図面につい
て詳細に説明する。
第３図は本発明のプロツク図を示す。
図中の符号６は入力端子、１は可変線路等化回路であつ
てあらかじめ平均的な線路周波数特性と思われる損失特
性に対し逆な近似周波数特性を持つよう定められたもの
、７は沢波器であつて帯域制限又は波形整形のためのも
の、２はピーク検出回路であつて沢波器７の出力波形の
尖頭値を検出するもの、８はクロツタ抽出回路であつて
沢波器７をへてきた入力波形成分に含まれるクロツクを
抽出するためのもの、９は符号間干渉量検出回路であつ
てクロツクによつて沢波器７からの出力波形の符号間干
渉を検出するためのものを表わしている。また１０はピ
ーク値変化判断回路であり、この回路は、ピーク検出回
路２の出力電圧値を一旦記憶し一定時間後に前記ピーク
検出回路２の出力電圧値を出力する記憶回路１１と、前
記ピーク検出回路２の出力値と前記記憶回路１１の出力
値とを減算する減算回路１１′と、前記減算回路１１′
の出力値が零に近づくと後記スイツチ１２が動作するス
イツチ駆動回路１１″とからなつている。１２はスイツ
チであつて傾斜ＡＧＣ方式のみの回路構成と符号間干渉
量を零に近づける機構を附加した回路構成とを切換える
ためのもの、１３は加算器であつて符号間干渉量検出回
路９の出力信号と記憶回路１１の出力信号とピーク検出
回路２の出力信号とを加えるためのものを表わしている
。
てあらかじめ平均的な線路周波数特性と思われる損失特
性に対し逆な近似周波数特性を持つよう定められたもの
、７は沢波器であつて帯域制限又は波形整形のためのも
の、２はピーク検出回路であつて沢波器７の出力波形の
尖頭値を検出するもの、８はクロツタ抽出回路であつて
沢波器７をへてきた入力波形成分に含まれるクロツクを
抽出するためのもの、９は符号間干渉量検出回路であつ
てクロツクによつて沢波器７からの出力波形の符号間干
渉を検出するためのものを表わしている。また１０はピ
ーク値変化判断回路であり、この回路は、ピーク検出回
路２の出力電圧値を一旦記憶し一定時間後に前記ピーク
検出回路２の出力電圧値を出力する記憶回路１１と、前
記ピーク検出回路２の出力値と前記記憶回路１１の出力
値とを減算する減算回路１１′と、前記減算回路１１′
の出力値が零に近づくと後記スイツチ１２が動作するス
イツチ駆動回路１１″とからなつている。１２はスイツ
チであつて傾斜ＡＧＣ方式のみの回路構成と符号間干渉
量を零に近づける機構を附加した回路構成とを切換える
ためのもの、１３は加算器であつて符号間干渉量検出回
路９の出力信号と記憶回路１１の出力信号とピーク検出
回路２の出力信号とを加えるためのものを表わしている
。
Ａ）総合動作説明。
今スイツチ１２を図示の状態にしておいた場合、入力端
子６に線路周波数損失特性によつて歪んだ入力波形が挿
入されると、可変線路等化回路１、沢波器７、ピーク検
出回路２、加算器１３のループをとおる。
子６に線路周波数損失特性によつて歪んだ入力波形が挿
入されると、可変線路等化回路１、沢波器７、ピーク検
出回路２、加算器１３のループをとおる。
これはとりもなおさず従来の傾斜ＡＧＣ方式と全く同じ
である。この傾斜ＡＧＣ方式により、ある程度のアイ開
口が得られることは自明の理である。第４図はこの場合
のアイ開口率（資）を距離を横軸にとつて表わした一例
を示している。しかしながら、加入者線ケーブルに傾斜
ＡＧＣ方式を適用しただけの場合、芯線種（０．３２，
０．４，０．５，０．６５，０．９）の５種類をすべて
網羅することは出来ず、又、加入者線ケーブルの場合異
種芯線接続が行なわれる場合が大半であることから傾斜
ＡＧＣ方式に対して符号間干渉量を零に近づける機能を
附加して調整することが必要となる。
である。この傾斜ＡＧＣ方式により、ある程度のアイ開
口が得られることは自明の理である。第４図はこの場合
のアイ開口率（資）を距離を横軸にとつて表わした一例
を示している。しかしながら、加入者線ケーブルに傾斜
ＡＧＣ方式を適用しただけの場合、芯線種（０．３２，
０．４，０．５，０．６５，０．９）の５種類をすべて
網羅することは出来ず、又、加入者線ケーブルの場合異
種芯線接続が行なわれる場合が大半であることから傾斜
ＡＧＣ方式に対して符号間干渉量を零に近づける機能を
附加して調整することが必要となる。
傾斜ＡＧＣ方式で動作し終えた情報を知るために、ピー
ク検出回路２の出力電圧値を一旦記憶回路１１に挿入し
、一定時間後記憶回路１１を読み出して得た出力電圧値
とその時点のピーク検出回路２の出力電圧値との差をと
ることにより、この差が零近傍に近づいたらスイツチ１
２によつて符号間干渉量を零に近づける機能を働かせる
よう切換え、記憶回路１１の記憶内容を保持する。符号
間干渉量を零に近づける機能を働らかせた場合の回路構
成を以下に述べる。即ち可変線路等化回路１、沢波器７
、符号間干渉量検出回路９、クロツク抽出回路８、記憶
回路１１、スイツチ１２、加算器１３で構成される。傾
斜ＡＧＣ方式によつて、記憶回路１１に保持されたピー
ク電圧値と符号間干渉量検出回路９の出力１５とにより
符号間干渉量を零に持つてゆくようにする。この符号間
干渉量検出回路９の詳細については後述するが、この符
号間干渉量検出回路９は第７図に後述する如き構成をも
つが、大路次の如き構成をもつているものと考えてよい
。即ち、（１）符号系列の「１」または「Ｏ」を検出す
るための閾値レベルＥｔｈｌ（ピーク電圧の％）を第８
図に示すように十側、一側にそｔぞれもうけておき、波
形電圧の絶対値１ｐＩが上記閾値レベルの絶対値１Ｅｔ
ｈ１１よりも低くなれば「０」に設定する回路部１９−
１，１９−２（１１）許容される符号間干渉量以下に押
えるために第８図に示すように閾値レベルの絶対値１Ｅ
ｔｈ２１を１Ｅｔｈ２１＋０Ｃｖ〕く１Ｅｔｈ１の如く
もうけておき、波珍電圧１Ｖｐ１が上記閾値レベル１Ｅ
ｔｈ２１よりも低くなれば「Ｏ」に設定する回路部１９
−３，１９−４、をそなえ、 （１１１）上記夫々の回路部１９からの出力によつて、
（ａ） Ｖｐ≧Ｅｔｈｌの場合、・・・・・・この場合
には符号間干渉量検出回路９は動作しない。
ク検出回路２の出力電圧値を一旦記憶回路１１に挿入し
、一定時間後記憶回路１１を読み出して得た出力電圧値
とその時点のピーク検出回路２の出力電圧値との差をと
ることにより、この差が零近傍に近づいたらスイツチ１
２によつて符号間干渉量を零に近づける機能を働かせる
よう切換え、記憶回路１１の記憶内容を保持する。符号
間干渉量を零に近づける機能を働らかせた場合の回路構
成を以下に述べる。即ち可変線路等化回路１、沢波器７
、符号間干渉量検出回路９、クロツク抽出回路８、記憶
回路１１、スイツチ１２、加算器１３で構成される。傾
斜ＡＧＣ方式によつて、記憶回路１１に保持されたピー
ク電圧値と符号間干渉量検出回路９の出力１５とにより
符号間干渉量を零に持つてゆくようにする。この符号間
干渉量検出回路９の詳細については後述するが、この符
号間干渉量検出回路９は第７図に後述する如き構成をも
つが、大路次の如き構成をもつているものと考えてよい
。即ち、（１）符号系列の「１」または「Ｏ」を検出す
るための閾値レベルＥｔｈｌ（ピーク電圧の％）を第８
図に示すように十側、一側にそｔぞれもうけておき、波
形電圧の絶対値１ｐＩが上記閾値レベルの絶対値１Ｅｔ
ｈ１１よりも低くなれば「０」に設定する回路部１９−
１，１９−２（１１）許容される符号間干渉量以下に押
えるために第８図に示すように閾値レベルの絶対値１Ｅ
ｔｈ２１を１Ｅｔｈ２１＋０Ｃｖ〕く１Ｅｔｈ１の如く
もうけておき、波珍電圧１Ｖｐ１が上記閾値レベル１Ｅ
ｔｈ２１よりも低くなれば「Ｏ」に設定する回路部１９
−３，１９−４、をそなえ、 （１１１）上記夫々の回路部１９からの出力によつて、
（ａ） Ｖｐ≧Ｅｔｈｌの場合、・・・・・・この場合
には符号間干渉量検出回路９は動作しない。
すなわち最初に上述の傾斜ＡＧＣ回路によつてある程度
のアイが開いているために、［１」の連続として処理さ
れる、（ｂ） １ｐ１〈１Ｅｔｈ１１の場合、・・・・
・・この場合には符号間干渉量検出回路９が動作し、１
タイム・スロツト後時間の波形′電圧Ｖｐについて、 ′ （ｂ−１）１Ｖｐ１≧１Ｅｔｈ２１の場合にはアイ開口
率が悪くなる（符号間干渉量が大）ことから、これを防
ぐために、′ Ｖｐ≦−Ｅｔｈ２ のときアツプ・ダウン・カウンタ（第７図２０のＤＯｗ
ｎ入力に１つのパルスを入れ、′ｐ≧Ｅｔｈ２ のときアツプ・ダウン・カウンタのＵｐ入力′に１つの
パルスを入れるようにし、（ｂ−２）Ｖｐ〈Ｅｔｈ２ｌ
の場合には規定したレベルＥｔｈ２の中に入つているこ
とからアイ開口率は満足された値以下となるため、アツ
プ・ダウン・カウンタの入力には何もパルスを与えない
ように構成され、 ０ψ 上記アツプ・ダウン・カウンタの出力からＤ／Ａ
コンバータによつてアナログ出力１５を出力するよう構
成されている。
のアイが開いているために、［１」の連続として処理さ
れる、（ｂ） １ｐ１〈１Ｅｔｈ１１の場合、・・・・
・・この場合には符号間干渉量検出回路９が動作し、１
タイム・スロツト後時間の波形′電圧Ｖｐについて、 ′ （ｂ−１）１Ｖｐ１≧１Ｅｔｈ２１の場合にはアイ開口
率が悪くなる（符号間干渉量が大）ことから、これを防
ぐために、′ Ｖｐ≦−Ｅｔｈ２ のときアツプ・ダウン・カウンタ（第７図２０のＤＯｗ
ｎ入力に１つのパルスを入れ、′ｐ≧Ｅｔｈ２ のときアツプ・ダウン・カウンタのＵｐ入力′に１つの
パルスを入れるようにし、（ｂ−２）Ｖｐ〈Ｅｔｈ２ｌ
の場合には規定したレベルＥｔｈ２の中に入つているこ
とからアイ開口率は満足された値以下となるため、アツ
プ・ダウン・カウンタの入力には何もパルスを与えない
ように構成され、 ０ψ 上記アツプ・ダウン・カウンタの出力からＤ／Ａ
コンバータによつてアナログ出力１５を出力するよう構
成されている。
そして、第３図図示の如く、ピーク検出回路２の出力電
圧を記憶回路１１で保持したアナログ出力と加算器１３
にて加算し、可変線路等化回路１の制御入力に供給する
ようにされる。換言すれば、ピーク検出だけの場合には
、一種の予測等化だけとなつていて、直接、アイ開口率
（符号間干渉量）を検出して線路等化を行つていない。
したがつて、ピーク検出だけでは複数の線種が存在する
などの場合に符号間干渉量が増大するが、上述の如く、
ピーク検出を行つて一旦アイを開口させた上で、次にこ
のピーク検出レベルを記憶回路に格納し、符号間干渉を
検出してこれを電圧レベルに変換し、上記記憶回路の内
容と加算して可変線路等化回路１を制御するようにして
いる。このために、ピーク検出電圧が、あらかじめ、線
路周波数特性損失と逆な線路近似特性利得に対して１対
１に対応することがないので、第１図図示の構成にくら
べて符号間干渉量を減少することが可能となる。なおパ
ターンが決まつているプリセツト型自動等化器の場合、
傾斜ＡＧＣ方式のみの回路構成をとりはずしてもよいが
、普通送信してくる符号系列は互いに無相関であること
から、傾斜ＡＧＣ方式のみの回路構成である程度アイ開
口を開けた後、符号間干渉量を零に近づける機能を附加
した回路構成に切換えた方がよく又ループ収束時間が短
かくなる利点を有する。Ｂ）各回路機能と具体的１実施
例。
圧を記憶回路１１で保持したアナログ出力と加算器１３
にて加算し、可変線路等化回路１の制御入力に供給する
ようにされる。換言すれば、ピーク検出だけの場合には
、一種の予測等化だけとなつていて、直接、アイ開口率
（符号間干渉量）を検出して線路等化を行つていない。
したがつて、ピーク検出だけでは複数の線種が存在する
などの場合に符号間干渉量が増大するが、上述の如く、
ピーク検出を行つて一旦アイを開口させた上で、次にこ
のピーク検出レベルを記憶回路に格納し、符号間干渉を
検出してこれを電圧レベルに変換し、上記記憶回路の内
容と加算して可変線路等化回路１を制御するようにして
いる。このために、ピーク検出電圧が、あらかじめ、線
路周波数特性損失と逆な線路近似特性利得に対して１対
１に対応することがないので、第１図図示の構成にくら
べて符号間干渉量を減少することが可能となる。なおパ
ターンが決まつているプリセツト型自動等化器の場合、
傾斜ＡＧＣ方式のみの回路構成をとりはずしてもよいが
、普通送信してくる符号系列は互いに無相関であること
から、傾斜ＡＧＣ方式のみの回路構成である程度アイ開
口を開けた後、符号間干渉量を零に近づける機能を附加
した回路構成に切換えた方がよく又ループ収束時間が短
かくなる利点を有する。Ｂ）各回路機能と具体的１実施
例。
１）可変線路等化器１。
第５図ＦＥＴ（電界効果トランジスタ）１７を用いた可
変線路等化器１の実施例を示した。
変線路等化器１の実施例を示した。
既知のように電界効果トランジスタはゲート電圧ｃを変
化させることにより、ドレン・ソース間の抵抗値が変化
する特性を持つている。このことからゲート電圧Ｖｃを
変化させ、第６図に示す如く１次のＲＣの利得特性を変
化させることが出来る。なおトランジスタＦＥＴのみな
らずダイオードその他フオトカツプラ一を用いて代用す
ることが可能である。１１）符号間干渉量検出回路９。
化させることにより、ドレン・ソース間の抵抗値が変化
する特性を持つている。このことからゲート電圧Ｖｃを
変化させ、第６図に示す如く１次のＲＣの利得特性を変
化させることが出来る。なおトランジスタＦＥＴのみな
らずダイオードその他フオトカツプラ一を用いて代用す
ることが可能である。１１）符号間干渉量検出回路９。
第７図に符号間干渉量検出回路９の一実施例を示し、動
作タイムチヤートを第８図ＡないしＤに示す。
作タイムチヤートを第８図ＡないしＤに示す。
入力波形１６は比較器群１９によつて論理レベルに変換
される。なお、比較器群１９の基準電圧Ｅｔｈｌ，Ｅｔ
ｈ２，−Ｅｔｈｌ，−Ｅｔｈ２はピーク検出回路２の出
力電圧から入力される。第８図において、波形４は不足
等化波形、波形３は適正波形、波形６，９は過等化波形
を表わしており、タイミングＴＯにおいて１つの正パル
ス入力があつたものとして示されている。不足等化波形
４の場合。第８図Ａのタイムチヤートに示すようにＤ型
ＦＦ（ホ，へ，ボ，べ，ト，トつ、ＡＮＤ，ＯＲゲート
（ヌ，ル′，オ′，ワ′，力′）により、ＡＮＤゲート
（が）の出力側だけにパルスが発生しアツプダウンカウ
ンタ２０のＵｐパルス入カへ１つのパルスが入力される
。ここで１つのパルスを発生させる条件として上記Ａ）
項（１），（４）に説明したように符号間干渉量検出回
路における閾値レベルとの関係で得られる入力波形１６
のデータ信号が論理１から論理０に変化した場合又は論
理１から論理０に変化し論理０が連続する場合である。
従つてアツプダウンカウンタ２０では値「１」のカウン
ト・アツプをおこなう。
される。なお、比較器群１９の基準電圧Ｅｔｈｌ，Ｅｔ
ｈ２，−Ｅｔｈｌ，−Ｅｔｈ２はピーク検出回路２の出
力電圧から入力される。第８図において、波形４は不足
等化波形、波形３は適正波形、波形６，９は過等化波形
を表わしており、タイミングＴＯにおいて１つの正パル
ス入力があつたものとして示されている。不足等化波形
４の場合。第８図Ａのタイムチヤートに示すようにＤ型
ＦＦ（ホ，へ，ボ，べ，ト，トつ、ＡＮＤ，ＯＲゲート
（ヌ，ル′，オ′，ワ′，力′）により、ＡＮＤゲート
（が）の出力側だけにパルスが発生しアツプダウンカウ
ンタ２０のＵｐパルス入カへ１つのパルスが入力される
。ここで１つのパルスを発生させる条件として上記Ａ）
項（１），（４）に説明したように符号間干渉量検出回
路における閾値レベルとの関係で得られる入力波形１６
のデータ信号が論理１から論理０に変化した場合又は論
理１から論理０に変化し論理０が連続する場合である。
従つてアツプダウンカウンタ２０では値「１」のカウン
ト・アツプをおこなう。
これに応じ、ＤＡコンバータの出力電圧が前状態よりカ
ウント１に対応した電圧分だけ増加し前記記憶回路１１
の出力電圧と加算して、可変線路等化器１のコントロー
ル電圧となる。過等化波形６の場合。
ウント１に対応した電圧分だけ増加し前記記憶回路１１
の出力電圧と加算して、可変線路等化器１のコントロー
ル電圧となる。過等化波形６の場合。
（なお波形９の場合との違いは次の如く考えてよい。即
ち１タイムスロツト内に閾値Ｅｔｈ２を通る点が３点以
上ある場合が波形９であり、２点の場合が波形６である
）。第８図Ｃのタイムチヤートに示すようにＤ型ＦＦ（
ホ，へ，ホ′，〜，卜，卜○、ＡＮＤ，ＯＲゲート（ヌ
，ヌ′，ル，オ，ワ，力）により、ＡＮＤゲート（力）
の出力側だけパルスが発生し、アツプダウンカウンタ２
０のＤＯｗｎパルス入カへ１つのパルスが入力される。
過等化波形９の場合。
ち１タイムスロツト内に閾値Ｅｔｈ２を通る点が３点以
上ある場合が波形９であり、２点の場合が波形６である
）。第８図Ｃのタイムチヤートに示すようにＤ型ＦＦ（
ホ，へ，ホ′，〜，卜，卜○、ＡＮＤ，ＯＲゲート（ヌ
，ヌ′，ル，オ，ワ，力）により、ＡＮＤゲート（力）
の出力側だけパルスが発生し、アツプダウンカウンタ２
０のＤＯｗｎパルス入カへ１つのパルスが入力される。
過等化波形９の場合。
第８図Ｄのタイムチヤートに示すようにＤ型ＦＦやＡＮ
Ｄ，ＯＲゲートは第７図図示のすべてを用い、Ｄ型ＦＦ
（チ，チ′，り）によつて、１タイムスロツト内に−Ｅ
ｔｈ２の閾値を通る点が３点以上あるかないか判断し、
ある場合は強制的にＡＮＤ，ＯＲゲート（ワ，ヴ）によ
り、ＡＮＤゲート（力）のの出力側だけにパルスが発生
しアツプダウンカウンタ２０のＤＯｗｎパルス入カヘパ
ルスが入力される。以上の動作にもとずいてアツプダウ
ンカウンタによつて、メモリ量を蓄積し、又、この量を
アナログ変換し、波形上での符号間干渉量を零に近づけ
ることが出来る。
Ｄ，ＯＲゲートは第７図図示のすべてを用い、Ｄ型ＦＦ
（チ，チ′，り）によつて、１タイムスロツト内に−Ｅ
ｔｈ２の閾値を通る点が３点以上あるかないか判断し、
ある場合は強制的にＡＮＤ，ＯＲゲート（ワ，ヴ）によ
り、ＡＮＤゲート（力）のの出力側だけにパルスが発生
しアツプダウンカウンタ２０のＤＯｗｎパルス入カヘパ
ルスが入力される。以上の動作にもとずいてアツプダウ
ンカウンタによつて、メモリ量を蓄積し、又、この量を
アナログ変換し、波形上での符号間干渉量を零に近づけ
ることが出来る。
１１１）クロツク抽出回路８。
抽出回路は沢波器７をへてきた入力波形成分に含まれる
クロツクを抽出するもので一般汎用のものを使用し得る
。
クロツクを抽出するもので一般汎用のものを使用し得る
。
例としてＤＰＬＬなどを用いることができる。！）記憶
回路１１０ アナログメモリの場合、ＣＣＤ（ＣｈａｒｇｅｃＯｕｐ
ｌｅｄｄｅｖｉｃｅ）などを用いることができる。
回路１１０ アナログメモリの場合、ＣＣＤ（ＣｈａｒｇｅｃＯｕｐ
ｌｅｄｄｅｖｉｃｅ）などを用いることができる。
ｖ）ピーク検出回路２。沢波器７の出力波形のピーク値
を検出し又基準電圧を符号間干渉量検出回路９に供給す
る。
を検出し又基準電圧を符号間干渉量検出回路９に供給す
る。
以上説明したように、傾斜ＡＧＣ回路により符号間干渉
量をある程度の値までに設定した後、符号間干渉量を零
近傍に制御する回路構成であるから以下の利点がある。
（１）受信人力パターンのいかんにかかわらず動作する
。
量をある程度の値までに設定した後、符号間干渉量を零
近傍に制御する回路構成であるから以下の利点がある。
（１）受信人力パターンのいかんにかかわらず動作する
。
（２）符号間干渉量を零の近傍に押えるトランスバーサ
ル形と比べるとハードウエアの点で非常に素子数が少な
い。
ル形と比べるとハードウエアの点で非常に素子数が少な
い。
（３）傾斜ＡＧＣ回路では１種類の芯線に対して有効で
あるが加入者線のような多種類のケーブル、異種芯線接
続のような線路特性では符号間干渉量が残るが、本発明
によれば、この点を防止することができる。
あるが加入者線のような多種類のケーブル、異種芯線接
続のような線路特性では符号間干渉量が残るが、本発明
によれば、この点を防止することができる。
第１図は従来の傾斜ＡＧＣ回路、第２図は従来のトラン
スバーサル自動等化回路、第３図は本発明の動作プロツ
ク図、第４図は傾斜ＡＧＣ回路のアイ開口率、第５図は
第３図の可変線路等化回路１の実施例、第６図は第５図
のコントロール電圧Ｖｃに対する周波数特性、第７図は
不足過足等化検出回路９の一実施例、第８図ＡないしＤ
は第７図の動作タイムチヤートである。 １・・・・・・可変線路等化回路、２・・・・・・ピー
ク検出回路、３・・・・・・トランスバーサルフイルタ
、４・・・・・・符号間干渉検出回路、５・・・・・・
タツプ制御回路、６・・・・・・入力端子、７・・・・
・・沢波器、８・・・・・・クロツク抽出回路、９・・
・・・・符号間干渉量検出回路、１０・・・・・・ピー
ク値変化判断回路、１１・・・・・・記憶回路、１Ｖ・
・・・・・減算回路、１１１・・・・・スイツチ５駆動
回路、１２・・・・・・スイツチ、１３・・・・・・加
算器、１４・・・・・・出力端子、１５・・・・・・不
足過足等化検出回路の出力、１６・・・・・・９の入力
、１７・・・・・・可変抵抗器（ＦＥＴ）、１８・・・
・・・クロツク抽出回路の出力、１９，１９−１，１９
−２，１９−３，１９−４・・・・・・比較器、２０・
・・・・・アツプダウンカウンタ、２１・・・・・・Ｄ
Ａコンバータ。
スバーサル自動等化回路、第３図は本発明の動作プロツ
ク図、第４図は傾斜ＡＧＣ回路のアイ開口率、第５図は
第３図の可変線路等化回路１の実施例、第６図は第５図
のコントロール電圧Ｖｃに対する周波数特性、第７図は
不足過足等化検出回路９の一実施例、第８図ＡないしＤ
は第７図の動作タイムチヤートである。 １・・・・・・可変線路等化回路、２・・・・・・ピー
ク検出回路、３・・・・・・トランスバーサルフイルタ
、４・・・・・・符号間干渉検出回路、５・・・・・・
タツプ制御回路、６・・・・・・入力端子、７・・・・
・・沢波器、８・・・・・・クロツク抽出回路、９・・
・・・・符号間干渉量検出回路、１０・・・・・・ピー
ク値変化判断回路、１１・・・・・・記憶回路、１Ｖ・
・・・・・減算回路、１１１・・・・・スイツチ５駆動
回路、１２・・・・・・スイツチ、１３・・・・・・加
算器、１４・・・・・・出力端子、１５・・・・・・不
足過足等化検出回路の出力、１６・・・・・・９の入力
、１７・・・・・・可変抵抗器（ＦＥＴ）、１８・・・
・・・クロツク抽出回路の出力、１９，１９−１，１９
−２，１９−３，１９−４・・・・・・比較器、２０・
・・・・・アツプダウンカウンタ、２１・・・・・・Ｄ
Ａコンバータ。
Claims (1)
- １ 線路周波数特性歪による波形歪を補償する自動等化
器において、あらかじめ線路周波数特性損失と逆な線路
近似周波数特性利得を持つた可変線路等化回路、帯域制
限又は波形整形のための濾波器、濾波器の出力波形の尖
頭値を検出するピーク検出回路、濾波器より入力波形成
分に含まれるクロックを抽出するためのクロック抽出回
路、該クロック抽出回路のクロックによつて濾波器から
の出力波形の符号間干渉を検出するための符号間干渉量
検出回路、前記ピーク検出回路の出力電圧値を一時保持
するための記憶回路および前記ピーク検出回路の出力値
と該記憶回路の出力値とを減算し減算した結果零に近づ
くことでピーク検出回路の出力変化を判断するピーク値
変化判断回路、該ピーク値変化判断回路出力より、ピー
ク値が一定に近づくことを検出後、記憶回路の保持内容
を固定し、ピーク検出回路出力から符号間干渉量検出回
路出力および記憶回路出力に切換えるスイッチおよび符
号間干渉量検出回路の出力信号と該記憶回路の出力信号
とピーク検出回路の出力信号とを加えるための加算器か
らなり、前記ピーク値変化判断回路出力より、ピーク値
が一定にならない状態時、前記ピーク検出回路の出力信
号を可変線路等化回路にフィードバックし、前記ピーク
値変化判断回路出力よりピーク値が一定になつた状態は
、符号間干渉量検出回路の出力信号と該記憶回路の出力
信号との加算出力信号を可変線路等化回路にフィードバ
ックし、線路等化を行なうことを特徴とする自動等化器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15338377A JPS592410B2 (ja) | 1977-12-20 | 1977-12-20 | 自動等化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15338377A JPS592410B2 (ja) | 1977-12-20 | 1977-12-20 | 自動等化器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5484952A JPS5484952A (en) | 1979-07-06 |
| JPS592410B2 true JPS592410B2 (ja) | 1984-01-18 |
Family
ID=15561265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15338377A Expired JPS592410B2 (ja) | 1977-12-20 | 1977-12-20 | 自動等化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592410B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131812A (ja) * | 1982-02-01 | 1983-08-05 | Yokogawa Hokushin Electric Corp | 可変勾配バ−スト・フイルタ装置 |
| JPH0611678Y2 (ja) * | 1986-03-04 | 1994-03-23 | 沖電気工業株式会社 | 自動等化器 |
| JPH0638509Y2 (ja) * | 1986-03-04 | 1994-10-05 | 沖電気工業株式会社 | 自動等化器 |
-
1977
- 1977-12-20 JP JP15338377A patent/JPS592410B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5484952A (en) | 1979-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789994A (en) | Adaptive equalizer using precursor error signal for convergence control | |
| Mueller et al. | Timing recovery in digital synchronous data receivers | |
| US4881059A (en) | Manchester code receiver | |
| US3775688A (en) | System for transmitting, receiving and decoding multilevel signals | |
| US4021738A (en) | Adaptive equalizer with fast convergence properties | |
| US3731199A (en) | Multilevel signal transmission system | |
| US5490169A (en) | Decision feedback equalizer method and apparatus | |
| US4071695A (en) | Speech signal amplitude equalizer | |
| US4063183A (en) | Adaptive equalizer with improved distortion analysis | |
| US3694752A (en) | High speed transmission receiver utilizing fine receiver timing and carrier phase recovery | |
| US9749162B1 (en) | Receiver bandwidth adaptation | |
| US3781720A (en) | Automatic tap-gain incrementation of adaptive equalizers | |
| US4590600A (en) | Dynamic digital equalizer | |
| US4500999A (en) | Line equalizer | |
| US11381428B2 (en) | Device and method for determining optimal equalizer settings for an equalizer for equalizing a pulse amplitude modulation signal | |
| US6061396A (en) | Method and apparatus for modified baud rate sampling | |
| US4584696A (en) | Transmission response measurement | |
| US6714613B2 (en) | Apparatus and method for controlling the sampling clock in a data transmission system | |
| US5369667A (en) | Apparatus and method for automatically adjusting parameters of an automatic equalizer | |
| JP2978513B2 (ja) | 自動等化装置 | |
| EP0464818A2 (en) | Device and method for estimating sampled value of impulse response and signal reproduction system using the device | |
| JPS60186130A (ja) | 可変等化器 | |
| EP0582346A1 (en) | Transmission system with increased sampling rate detection | |
| JP3274576B2 (ja) | タイミング抽出回路及びタイミング抽出方法 | |
| JPS63221733A (ja) | 受信装置 |