JPS5924356A - デ−タ・レコ−ドの探索方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はディスク・ファイル・システムに記憶されてい
るデータの中でデータ・ベース探索を行なうための方法
に関する。

〔背景技術〕

データ・ベース探索の行なわれる典型的な計算機システ
ムは、中央演算処理装置（ＣＰＵ）及びそれに接続され
た１つ以上の高速ランダム・アクセス・メモリ（ＲＡ　
Ｍ　）を有する上位処理システム、並びに同様にＣＰＵ
に接続された１つ以上のディスク・ファイル・メモリを
有する。高速の主記憶は操作プログラムを実行するため
に用いられ、一方低速のディスク・ファイル・メモリは
大量の「生のＪデータ即ちベース・デ」夕を記憶するた
めに用いられる。

データはディスク・ファイル・メモリ中に一連のデータ
・レコードとして記憶され、その各々は固定数のバイト
から成る。ディスク・ファイル・メモリ内にあるデータ
のデータ・ベース探索を実行したい時は、「キーＪ即ち
探索引数が、ディスク・ファイル・メモリから読み出さ
れたデータの特定部分と比較される。

従来そのようなデータ・ベース探索は、最初にディスク
・ファイル・メモリから主記憶に所定の数のデータ・レ
コードを読取りそしてキー即ち探索引数とデータ・レコ
ードの特定部分との間の現実の比較操作を上位処理装置
内で行なう事によって実行するのが最も一般的な方法で
あった。この方法は当然に低速であり、従って費用のか
かる操作である。またディスク・ファイル・メモリから
主記憶にデータを読取り次に上位処理装置内で比較操作
を行なうには長時間を要し、上位処理装置はこの時間の
間は他のタスクに利用できなかった。

米国特許第３２４３７８３号はこの基本型のファイル探
索システムについて述べている。このシステムでは、レ
コード群からあるレコードが選択され、残りのレコード
をとばしながら主記憶に読み込まれる。しかしながら全
探索動作中上位処理装置は依然として使用中であり他の
処理動作には利用できない。

米国特許第３３５０６９４号は、読み出しトランスデユ
ーサのアクセス・シーケンスを連続的に提供するために
探索要求がキー記憶装置中で再配列される探索システム
について述べＣいる。従って読み出し１−ランスデュー
サは、上位処理装置が使用中になる時間を最小化する順
序でディスク・ファイル・メモリから所望の情報を抽出
できる。

しかしながら前述の場合と同様に、上位処理装置は全探
索動作中伸のタスクには利用できない。

同様に米国特許第３４０８６３１号は、回転遅延即ちデ
ィスク・ファイル・メモリがらデータを読み取る時にデ
ィスクを所望の開始位置に回転させるのに必要な時間に
よる遅延が、最小化されるようなレコード探索システム
について述べている。

そのシステムによれば、所望のレコードをそれに関連す
る電子データ処理装置（Ｆ　Ｄ　Ｐ）に転送する事はレ
コードの１回のトラバース中に行なわれる。アクセス機
構がディスク・ファイル・ユニット中で位置付られた後
、レコード・スタート信号により後続するデータ信号と
関連ＦＤＰに保持された探索引数との間Ｑ比較プロセス
が開始する。

実際の比較はファイル制御ユニットで行なわれる。

ディスク・ファイル制御ユニットは引数とデータ信号と
が等しい時にＦＤＰに信号を送る。さらにファイル制御
ユニツｌ〜は、探索引数とデータ信号との間の比較が高
又は低の時にＦＤＰに信号を送るように指令される事が
可能である。その後ＦＤＰはバルク記憶ユニットから所
望のレコードの転送を開始する。キー信号がレコード中
のデータ信号に先行する時、回転遅延は存在しな０゜従
ってＦＤＰは最小の時間しかレコード探索動作に関与し
ない。それにもかかわらず上位処理装置はレコード探索
動作の間は他の処理動作に利用できなし１゜米国特許第
３６２９８６０号は磁気ディスク・ユニットに可変長の
レコードを配置する装置を開示している。このシステム
の１実施例で番よ、装置は各選択されたレコード位置が
その各々の読取／書込ヘッドの位置に来るのに必要な時
間の長さを決定し、かなりの遅延が生じる場合には装置
はチャネル及び制御ユニットが遅延の間他の仕事を処理
するのを凍結す葛。し：１−ド探索動作を完了するため
の全時間は利用システムに列して減少し得るが、上位処
理装置はレコードが主記憶に読取らＪしるとレコード探
索動作の全活性期間の間即ちレコードの実際の探索の間
は使用中になる。

米国特許第３８４８２３５号は、ディスク媒体Ｉ−のレ
コーＩくがキー・フィールドとデータ・フィールドとの
間にキャップのある分離したキー・フィールドを持だな
い場合にディスク記憶装置回転遅延を除去する、ディス
ク駆動装置用の走査制御装置を開示している。これは主
記憶中の走査データ・フィールドからディスク記憶駆動
装置へ転送される１６進数ＦＦを検出するための解読装
置を設ける東によつＣ行なわれる。主記憶中の走査デー
タ・フィールドはフィールドの先頭に探索キーを含み、
フィールドの残りは１６進数ＦＦで充填される。走査動
作は、主記憶に関する探索キーをディスク・データ・フ
ィールドのキーと比較する時に主記憶から走査データ・
フィールドを一度に１ビツトずつ転送する事によって行
なわれる。比較はディスク記憶駆動装置が１６進数ＦＦ
を検出するまで行なわれる。１６進数ＦＦは比較動作の
完了した事を示し、動作を走査モードから読取モー１り
にセットする。それによって、ディスク・データ・フィ
ールドのキーが探索キーに等しい場合、ディスク・デー
タ・フィールドの残りのビットは探索キーと走査フィー
ルドとの間の１６進数ＦＦ及びディスク・データ・フィ
ールドから新たに転送されたビットと共に主記憶中の走
査データ・フィールドに転送される。単一の１６進数Ｆ
Ｆは探索キーの終端部を明確化しながら、走査モードか
ら読取モードへ変化するためのスイッチング時間を吸収
するように機能する。

これら全てのシステムにおいて、いくらかの遅延は除去
されるものの、依然として上位処理装置はレコード走査
動作のほぼ全期間において使用中であり、処理動作を行
なうために利用する事ができない。またこれらのシステ
ムは一般に、探索したいデータ・レコードの全てを保持
するにの充分な量の主記憶を必要とする。多くの場合、
それは操作プログラム等の実行だけに必要な大きさより
もずっと大きな主記憶容量を必要とする。

〔発明の開示〕

従って本発明の主な目的は、レコード走査動作が起る間
」三位処理装置が自由に他のタスクを実行できるレコー
ド走査方法及び装置を提供する事である。

より具体的には、」三位処理装置が外部のレコード走査
回路に単にレコード探索の実行に必要なパラメータを転
送しそして後にレコード走査回路から探索結果を受は取
るようなレコード探索方法及び装置が提供される。所望
の方法及び装置において、上位処理装置がレコード走査
回路に実行すべき探索のパラメータを指令してからレコ
ード走査回路が探索結果を上位処理装置に報告するまで
、」三位処理装置は自由に他のタスクを実行できる。

このデータ・レコード探索方法及び装置においては、デ
ータ・レコードの探索を開始するために最初に外部の制
御装置がスキップ長、キー長及びデータ長の値を特定し
、そして長さがキー長に一致する探索引数を与える。次
にデータの直列ストリームが所定の位置から始まるディ
スク・ファイ　　ルから受信される。ファイルから受信
された各々のデータ・レコード毎に比較操作が行なわれ
る。

これは長さがスキップ長に一致する各レコードの最初の
データをとばす事によって行なわれる。この後、キー長
及び探索引数と同じ長さを有するデータのキー・フィー
ルドが探索引数と比較される。

初期比較操作に続いて、データ長によって特定される長
さの後続するデータがとばされる。次にキー長に一致す
るレコードのセグメントが再び特定の探索引数と比較さ
れ、その後再びデータ長によって特定される長さのデー
タがとばされる。比較及びとばしの動作はレコードの終
り又は特定の数の比較操作が行なわれるまで継続する。

データがディスク・ファイルから受信されると、各デー
タ・レコードは記憶される。もしもそのデータ・レコー
ド内に「ヒツトＪが見い出されれば、即ち探索引数とキ
ー・フィールドの１つとの間に比較の一致が起れば、デ
ータ・レコード全体又はその特定部分を外部の制御装置
によって読取る事ができる。データ・レコード内に「ヒ
ツト」の起きたデータは記憶し、外部制御装置を経由し
て上位処理装置に通信してもよい。

良好な実施例で、探索引数はレコード走査回路内のメモ
リに記憶される。次に探索引数はこのメモリからバイト
毎に読み出され、ファイルから受信した直列のデータの
ストリームとビット毎に直列に比較される。このために
探索引数よりも１ビット長いシフトレジスタが設けられ
る。探索引数は１つの最終ビット位置を除いた全ビット
位置にロードされ、ファイルからのデータは残りの最終
ピッ１ル位置から直列にシフトレジスタにシフトされる
。次にシフトレジスタ内のデータのシフトが起きると共
に、レジスタの２つの端部ビット間で比較が行なわれる
。

〔発明を実施するための最良の形態〕

レコード走査回路を含む計算機システムが第１図に示さ
れている。上位ＣＰＵｌ０は標準的な方式で主記憶１２
に接続されている。上位ＣＰＵ　１０はバス１４を経て
Ｉ１０制御装置１６にも接続される。Ｉ１０制御装置１
６の機能は、上位ＣＰＵｌ０からの（第２図に示すよう
な探索要求ブロックの形の）データ走査要求を受は取る
事、レコード走査動作を実行するために必要なデータを
組み立てる事、並びにバス２２を経て多数のディスク・
ファイル２４Ａ〜２４Ｄに接続された装置制御ユニット
２１及びレコード走査回路２ｏにレコード走査動作を実
行するために必要な情報を中継する事を含む。

上位ＣＰＵＩＯ３主記憶１２、Ｉ１０制御装置１６及び
装置制御ユニット２１の構成自体は周知なのでここでは
詳細に説明しない。

データ・レコードの探索を行なうため↓こ、上位ＣＰＵ
ｌ０は最初に第２図に示すような探索要求ブロックをＩ
１０制御装置１６に転送する。この探索要求ブロックの
Ｉ１０制御装置１６への転送後、上位ＣＰＵｌ０は他の
タスクを実行する事ができる。即ち探索はそれ以上は上
位ＣＰＵｌ０を必要とする事なく完全に行なわれる。探
索要求ブロックのＩ１０制御装置１６への転送後、探索
に関する上位ＣＰＵｌ０の次の関与は、レコード走査回
路２０からＩ１０制御装置１Ｇを経由して上位ＣＰＵｌ
０に探索結果が報告される時に生じる。

従ってかなりの上位ＣＰＵ処理時間の節約が達成され、
それによりシステム全体に関するスループットのかなり
の改善が得られる。

第２図の探索要求ブロックは８個のワード０〜７から構
成され、その各々は１６ビツトから成っている。（もつ
とも所望により他のブロック長及びワード長を用いる事
もできる。）ワード０は制御ビット即ちコマンド・ビッ
トを含む。例えば、所望のデータが所在する事を示す′
「ヒツト」がデータ・レコード中に見い出された時、レ
コード全体又はその指定された部分だけを戻したい事が
あるかもしれない。ワード０のコマンド・ビットはそれ
らの代替的動作のうちどれが望まれるかを特定するため
に使用できる。ワード】はキー数ＫＮ及びスキップ長Ｓ
Ｌを含む。それらは特定のデータ・レコード中で探索さ
れるべきキーの数の位置及び探索中にデータ・レコード
内でスキップされるべきデータの量に関係している。（
これらの用語の意味は第３Ａ図及び第３Ｂ図についての
下記の説明で明確化するであろう。）ワード２及びワー
ド３の一部はファイル２４Ａ〜２４Ｄのどこで探索が開
始されるべきかを特定する相対ブロックアドレス（ＲＢ
Ａ）を含む。ＲＢＡに応答して装置Ｉ　制御ユニット２
１はファイル２４Ａ〜２４Ｄにこの位置から始まるレコ
ードの出力を開始するように指示する。レコード走査回
路２０によって行なわれる実際の走査探索はこのデータ
の出力開始時に始まる。ワード３はレコード・カラン１
−も含んでいる。レコード・カウントは探索の限界を特
定する。例えばレコード・カウントを１と４０９６レコ
ード（各々例えば２５６バイト）との、開で変化し得る
ようにする事によって対応する数のレコードを探索する
事が可能になる。ワード４の残余ステータス・ブロック
・アドレスは残余ステータス・ブロックが記憶される主
記憶１２中の開始位置を特定する。この残余ステータス
・プロ゛ツクに含まれる情報は探索動作の結果として得
られるどの情報でもよい。ワード５は探索要求ブロック
・チェイン・アドレスを特定する。このチェイン・アド
レスを用いれば、上位ＣＩ）　Ｕ　１０に割り込みをか
けないでも主記憶１２から後続する探索要求ブロックを
取り出す事ができる。

ワード６のデータ長ＤＬ及びキー長ＫＬは各々、走査さ
れる各レコード中の（データ・フィールドと呼ばれる）
とばされるデータのバイト数及びキー即ち探索引数と比
較される（キー・フィールドと呼ばれる）データのバイ
ト数を特定する。この事は第３Ａ図、第３Ｂ図に関連し
て詳細に説明されている。最後に、ワード７で探索引数
が見い出される主記憶中のアドレスが特定される。この
探索引数は主記憶からＩ１０制御装置１６を経てレコー
ド走査回路２０に転送され、そこでファイル２４Ａ〜２
４Ｄから直列に受信されたレコード中のキー・フィール
ドのデータと比較される。その方式は下記に詳述する。

第３図を参照すると、各ディスク・ファイル２４Ａ〜２
４Ｄの上のデータ識別子及びデータ・レコードの構成が
説明されている。Ｔ１〜Ｔ６は異なった平行なディスク
・プラッタ上の１〜ラツクを表わす。これらのディスク
・プラッタはファイル２４Ａ〜２４Ｄの１つの１本のス
ピンドル即ちシャフト上を同時に同じ速度で回転され、
トラックＴ１〜Ｔ６は全て同じデータ・シリンダの一部
である。各トラックＴ１〜Ｔ６は一連のデータ識別子５
０及びデータ・レコード５１から構成される。

例えば各々２５６バイトから成る２つのデータ・レコー
ド５１は各々の識別子５０に続いて与えられる。垂直方
向の隣接した識別子コード例えばトラ、ツクＴ２及びＴ
３の識別子コードは、上側の識別子の終端部が下側の識
別子の開始部のすぐ前に来るように構成されている。ま
た一番下のトラツクＴ６中の識別子の終端部は、最後に
走査されたトラックＴＩ中の識別子の後の２つのデータ
・レコードに続くトラック１゛１の識別子の開始部のほ
ぼ直下にある。識別子５０は第３図に示した点線５２に
沿って番号順に配列されている。識別子をそのように配
列すると、それらの間の探索は点線５２に治って配置さ
れた識別子コードを走査する事によって迅速に実行でき
る。第２図の相対ブロック・アドレスによって特定され
たものに対応する識別子が参照番号５３の所に配置され
ていれば、識別ｒ５３の後のデータ・レコードは点線５
２で示される順序で直列にビット毎に順に読み出される
。

４．７に第３図の下側を参照すると、謬−のデータ・レ
コード５１の区分が示されている。第２図の探索要求ブ
ロックのスキップ長ＳＬは、比較動作を実行する時に無
視すべきレコードの最初のデータのハイ１〜数を特定す
る。スキップ長の終りに、キー長Ｋ　Ｌによって特定さ
れたレコードのバイト数が、探索要求ブロックのワード
７で特定された主記憶１２の記憶位置から初期に読み出
された探索引数と比較される。最初のキー・フィールド
における初期の比較動作に引き続いて、ワード６のデー
タ長ＤＬで特定されたバイト数がスキップされ、その後
節２のキー・フィールドを形成するレコードの次のＫＬ
個のバイトが同じ探索引数と比較される。この動作の後
、再びＤＬバイトのデータから成るデータ・フィールド
がスキップされるにの比較及びとばしの手続は「ヒツト
」が見つかるか又は探索要求ブロックのワード１中のキ
ー数ＫＮで特定される数のキー・フィールドが「ヒツト
」なしに走査されるまで継続する。もしレコード内に「
ヒツト」が見つからなければ、「ヒツト」が見つかるか
又は走査されたレコードの総数が探索要求ブロックのワ
ード３で特定されたレコード・カウントに等しくなるま
で同じ比較−とばしの手続が系列中の次のレコードに対
して行なわれる。

スキップ長、キー長及びデータ長の各々によって特定さ
れた各レコード内のバイト数は完全に任意的であり、従
って任意のレコードの任意の所望の部分を調べられる事
に注意されたい。本発明に従ってデータ・レコードの走
査が行なわれる方式は多くの異なった状況において特に
有利である。

例えばある場合（キーに対応する）特定の情報はデータ
・レコード内の多くの可能な位置のうちどこに配置され
てもよい。複数キー・フィールドの使用により、そのよ
うなレコードが効率的に走査できる。

第４図を参照すると、レコード走査回路２ｏの詳細なブ
ロック図が示されている。前述のようにレコー１く走査
回路２０は双方向バス１８でＩ１０制御装置１６に結合
されている。バス１８はキー数レジスタ２６、データ長
レジスタ３２．キー長レジスタ３１、スキップ長レジス
タ４１．キー・アドレス・カウンタ４３及びデータ・ア
ドレス・カウンタ４４のプリセット入力に結合される。

バス１８はキー・アドレス・カウンタ４３及びデータ・
アドレス・カウンタ４４に、探索動作の開始時に全０を
ロードするために使われる。またバス１８は、走査され
るレコードのキー・フィールドと探索引数との間で行な
われる比較の型を決定する制御ビットを、その特定の信
号線からデータ比較論理５２に転送する。比較は＝、≠
、≧、≦、〉及びくのいずれでもよい。またバス１８は
探索動作の開始に先行して探索引数をキー記憶装置４７
に転送するためにキー記憶装置４７のデータ入力にも接
続される。

キー数レジスタ２６の出力はキー数カウンタ２７のプリ
セラ１〜入力に結合され、それによって処理中の探索要
求ブロックで特定されたキー数ＫＮをキー数カウンタ２
７に転送する。

データ長レジスタ３２及びキー長レジスタ３１は一時レ
ジスタ３３と共に循環式に接続され、データは３つのレ
ジスタ中を回転できる。即ちキー長レジスタ３１からの
データは一時しシスタ３３１に転送され、一時レジスタ
３３からのデータはデータ長レジスタ３２に転送され、
そしてデータ長レジスタ３２からのデータはキー長レジ
スタ３１に転送される。

スキップ長レジスタ４１の出力はキー・アドレス・カウ
ンタ４３のプリセット入力に接続される。

キー・アドレス・カウンタ４３及びキー長レジスタ３１
の出力はアドレス比較論理３０で比較され、該回路は比
較結果を表わす信号を走査制御論理２９に出力する。

データ・アドレス・カウンタ４４は、ディスク・ファイ
ルから受は取ったデータをデータ記憶装置４８のどこに
記憶するかを指定するために設けられる。キー記憶装置
４７及びデータ記憶装置４８は共にＲＡＭを用いて実現
でき、所望であれば入出力線を時分割的に用いた同じメ
モリである事もｎＪ能である。データ・アドレス・カウ
ンタ４４の出力はスキップ長レジスタ４１及び走査制御
論理２９にもフィード・バックされる。

キー記憶装置４７からのデータ出力は第１のバッファ４
９に供給される。第１のバッファ４９の出力は５ＥＲＤ
ＥＳ　（直並列変換器）５０の並列入力に与えられる。

５ＥＲＤＥＳの直列データ入力はディスク・ファイルか
ら受は取ったデータの直航ビット・ストリームである。

第２のバッファ５１は５ＥＲＤＥＳ５０から出力データ
を受は取る。第４図に示すように、ディスク・ファイル
から来る直列ビット・ストリーム中のデータのビットと
同期したパルスを有する信号線７４上の「ファイル・ク
ロック」信号が直接５ＥＲＤＥＳ５０をクロックする。

一方その信号を周波数分周器５４によって周波数を８分
の１にした信号がバッファ４９及び５１をクロックする
のに使われる。

５ＥＲＤＥＳ５０の入出力データを転送する他の可能な
方法は、５ＥＲＤＥＳがファイル・クロック信号でクロ
ックされ一方レコード走査回路内の動作は内部的に供給
されるクロック信号でクロックされる「ハンドシェーク
」構成を用いる事である。その場合、５ＥＲＤＥＳ５０
の両側に２重バッファが設けられ、５ＥＲＤＥＳ５０に
直接接続されたバッファはファイル・クロック信号と同
期してクロックされ、キー記憶装置４７及びデータ記憶
装置４８に直接接続されたバッファは内部レコード走査
回路クロックと同期してクロックされる。そのようなタ
ロツク方式自体は周知である。

１例として、ここでは５ＥＲＤＥＳ５０は９ビツト長で
あると仮定する。その場合第１のバッファ４９のデータ
出力は５ＥＲＤＥＳ５０の」−位８ビットに送られる。

５ＥＲＤＥＳ’５０の下位８ビツトは第２のバッファ５
１に並列に転送される。

５ＥＲＩＪＥＳ５０からの０番目及び８番目のビット（
各々最下位及び最上位ビット）は、＝、〆、≧、≦、〉
及びくから選ばれたデータ比較動作を行なうためにデー
タ比較論理５２によって比較される。（データ比較論理
５２の詳細は第５Ａ図、第５Ｂ図を参照して説明する。

）ディスク・ファイルから来たデータとキー記憶装置４
７からの探索引数との間に、選択された型のデータ比較
動作によって決定されるような［ヒツトＪをデータ比較
論理５２が検出すると、信号線４６に活性（論理「１」
）状態の出力信号「走査ヒラ１〜」が生しる。「走査ヒ
ツト」信号は信号線４６」二の走査制御論理２９及びＩ
１０制御装置１６に送られる。

−次にレコード走査回路２０の動作を詳細に説明する。

探索動作即ち第２図に示す型の１つの探索要求ブロック
に応答して行なわれる探索動作の開始時に、Ｉ１０制御
装置１６は探索要求ブロックのキ−数ＫＮを用いてキー
数レジスタ２６をプリセットする。次にこの値はキー数
カウンタ２７のプリセット入力に転送される。キー長レ
ジスタ３１は値ＫＬ−１にプリセットされる。減算（Ｋ
Ｌ−１）１；ｌ：　Ｉ　／　Ｏ制御回路、又はバス１８
とキー長レジスタ３１の入力との間の別個の減算回路に
よって実行する事ができる。同様にデータ長レジスタ３
２はＤＬ−１にプリセットされる。キー・アドレス・カ
ウンタ４３及びスキップ長レジスタ４１は２５６−８Ｌ
　（即ち（２５６−５Ｌ）（ｍｏｄ２５６））に初期設
定され、データ・アドレス・カウンタ４４はＩ１０制御
装置１６によりバス１８を経てゼロに初期設定される。

もしスキップ長がゼロであれば、走査制御論理２９内の
走査状態カウンタはキー状態に初期設定される。さもな
ければ走査状態カウンタはスキップ状態にセットされる
。（この後者の動作は第６図に関して詳細に説明する。

）キー数レジスタ２６、データ長レジスタ３２、キー長
レジスタ３Ｉ、スキップ長レジスタ４】及びキー記憶装
置４７に初期値がロードされると、スキップ長のカラン
１−ダウン（スキップ・フィールド動作）が実行される
。キー・アドレス・カウンタは４３は、走査されるデー
タ・レコードの系列の最初のバイトから、データの各バ
イト毎に１カウントずつ増訂数される。カウンタが２５
６（即ち２５６　０　（ｍｏｄ２５６））に達する時、
走査制御論理２９をスキップ・フィールド動作モー１〜
（スキップ状態）からキー・フィールド動作モード（キ
ー状態）に変化させるキャリーアウト信号が発生される
。

スキップ・フィールド動作が完了した後、探索引数の最
初の８ビツトがキー記憶装置４７がら第１のバッファ４
９を経てＳ　Ｅ　ＲＩ）　Ｅ　Ｓ　５０の上位８ピッ１
−位置に転送される。次にディスク・ファイルからデー
タが直列式に５ＥＲＬ）ＥＳ５０にシフト入力され、５
ＥＲＤＥＳの０番目と８番目のヒラ１〜位置の間でデー
タ比較論理５２によって比較が行なわれる。比較動作を
正確に実行するために即ち同じ桁のビットの間で比較を
行なうためにバッファ４９の最上位ビットは最初５ＥＲ
ＤＥＳ５０の８番目のビット位置に入力され、またバッ
ファ４９の最下位ビットは５ＥＲＤＥＳ５０（７３ビッ
ト位置ｌに入力されなければならない。ディスク・ファ
イルから直列データを１ビツトずつ受は取るたびに、バ
ッファ４９からの８ビツトは右へシフトされる。こうし
てバッファ４９がら受は取ったデータの１ビツトが、デ
ィスク・ファイルがら５ＥＲＤＥＳ５０にビットがシフ
トされるたびに落されてゆく。バッファ４９から受は取
った最初の８ビツトについて比較動作が終了すると、べ
つの８ビツトがキー記憶装置４７がらバッファ４９を経
て５ＥＲＤＥＳ５０の上位８ビット位置に転送される。

バッファ４９からＳ、ＥＲＤＥＳ５０への新しい探索引
数の転送と同時に、１バイトのデータ・レコードに対応
する５ＥＲＤＥＳ５０の下位８ビツトがバッファ５１を
経てデータ記憶装置４８に転送される。キー記憶袋Ｗ４
７から５ＥＲＤＥＳ５０に次の８ビツトの探索引数を転
送するために、キー・アドレス・カウンタ４３は１カウ
ントだけ増訂数される。またデータ・アドレス・カウン
タ４４も、次の８ビツトのデータ・レコードが５ＥＲＤ
ＥＳ５０がらバッファ５１を経てデータ記憶装置４８に
転送される記憶位置を用意するために増訂数される。

このデータ転送過程は最初のキー・フィールドの終了す
るまで続く。キー・フィールドの長さは値ＫＬ−１によ
って指定され、これはキー長レジスタ３１に記憶されて
いた。アドレス比較論理３０はキー長レジスタ３１に記
憶されている値ＫＬ−１とキー・アドレス・カウンタ４
３の出力とを連続的に比較する。その２つの値が等しい
ことは、キー・フィールドの最後のバイトに到達したこ
とを示す。そのことを検出すると、走査制御論理２９は
信号線３８上のパルスによってキー・アドレス・カウン
タ４３をゼロにリセッｊ〜する。（こわはレコードの最
初のキー長の走査中に「ヒツト」が生じなかった事を仮
定している。「ヒツト」が検出された時の手続は後述す
る。）また同時にキー数カウンタ２７が信号線３８上の
同じパルスによって１カウントだけ減数計数される。

次にスキップ・フィールド動作に似た計数動が、走査中
のレコードの最初のデータ・フィールド部分作について
行なわれる。これはデータ・フィールド動作又はデータ
状態と呼ばれる。データ状態へ推移するために、一時レ
ジスタ３３、データ長レジスタ３２及びキー長レジスタ
３１の内容は。

キー長の値ＫＬ−１が一時レジスタ３３にデータ長の値
ＤＬ−１がキー長レジスタ３１に保持されるように巡回
される。次にキー・アドレス・カウンタ４３が、ディス
ク・ファイルからデータのバイトを受は取るごとに１カ
ウントずつゼロから増計数される。キー・アドレス・カ
ウンタ４３の出力値がキー長レジスタ３１に記憶されて
いるデータ長の値ＤＬ−１に等しくなると、アドレス比
較論理３０はその事実を走査制御論理２９に知らせ、そ
れによって走査制御論理２９は次のキー・フィールド動
作のためにキー・アドレス・カウンタをリセットする。

データ状態の間、データは５ＥＲＤＥＳ５０に転送され
続ける事に注意されたい。これはデータ・レコード全体
を蓄積するようにデータを連続的にデータ記憶装置４８
に転送するために行なわれる。

しかしながらこの状態の間データ比較論理５２は比較動
作を行なう事を禁止される。

次の引き続くキー・フィールド動作期間の開始時に、一
時レジスタ３３、データ長レジスタ３２及びキー長レジ
スタ３１の内容は、値ＫＬ−１がキー長レジスタ３１に
データ長の値ＤＬ−１がデータ長レジスタ３２に入るよ
うに再び巡回される。

そして探索引数の最上位ビットから始まって、前述した
のと同様の方式でキー比較動作が進行する。

もしそのキー・フィールド動作期間中に［ヒツトＪが生
じなければ、レコード走査回路２ｏは再びデータ・フィ
ールド動作に入る。

上記のようにキー・フィールド動作期間が終了するたび
に、キー数カウンタ２７は１カウントずつ減計数される
。もしキー数カウンタ２７がゼロに至る前に「ヒツト」
が生じなければ、ゼロに至った時、現在のデータ・レコ
ードに関する走査は終了し、そのレコードの残りのデー
タは単にデータ記憶装置４８にロードされる。

一方もしもレコードのあるキー・フィールドについて「
ヒツト」が生じれば、違った手続が続いて行なわれる。

具体的には、「ヒツト」の存在は信号Ｉａ４６上のＩ１
０制御装置Ｉ６及び走査制御装置２９及びスキップ長レ
ジスタ４１に知らされる。「ヒツト」が知らされると即
座に、スキップ長レジスタ４１はその時データ・アドレ
ス・カウンタ４４の出力に存在する数値を記憶する。従
ってレコード処理期間の終了時に、Ｉ１０制御装置はバ
ス１８を経てデータ記憶装置４８からデータ・レコード
を検索できる。上記のように第２図の探索要求ブロック
のワード０のコマンド・ビットの内容に依存して、レコ
ード全体又は所定の部分だけが転送される。またスキッ
プ長レジスタ４１に保持されているデータ・アドレス・
カウンタ値はＩ１０制御装置１６によって「ヒツトＪポ
インタとして検索できる。Ｉ１０制御装置へのこの型の
転送は周知であり、これ以上の説明は省略する。

第５Ａ図及び第５Ｂ図には、データ比較論理５２の詳細
が示されている。ラッチＬＯ〜Ｌ２．７０〜７２は、走
査中のデニタ・レコードの指定されたキー・フィールド
に対して比較動作＝、メ、≧、≦、〉及びくのうちのど
れを実行するかを決定するバス１８からの３ビツトを記
憶するために設けられる。デコーダ７３はラッチ７０〜
７２に記憶されたビットの状態に依存して、記号＝、≠
、≧、≦、〉及びくで識別される信号線のうち１本＼ を論理ｒｌＪでイ１勢する。所望であれば、データ・バ
ス１８の６本の信号線から情報を受は取るように６個の
ラッチを設け、所望の比較動作を選択するために各走査
動作に関して１つだけのラッチを付勢する事ができる。

このようにすればデコーダ７３は除去できる。

デコーダ７３からの種々の出力は対応するＡＮＤゲート
８０〜８５の第１の入力に結合される。

５ＥＲＤＥＳ５０からの０番目及び８番目の出力ビット
（ビット０及びビット８）並びにそれらの補数（ビット
Ｏ及びビット８）は比較論理５２に供給される。特にビ
ットＯ及びピッ１−８はＡＮＤゲート８６の２つの入力
に加えられ、ビット８及びビット０はＡＮＤゲート８７
の入力に加えられる。両ＡＮＤゲート８６及び８７の他
方の入力には、ディスク・ファイルから受信されるデー
タ・ビットと同期した信号線７４上のファイル・クロッ
ク信号が加えられる。その相対的タイミングは、Ｓ　Ｅ
　ＲＤＥ　Ｓからの出力データが安定な時にパルスが論
理「１」状態を取るように調整されている。

信号線１４５上の走査状態カウンタからのキー状態信号
はインバータ１４６で反転され、キー状態の時以外はラ
ッチ８８及び８９をリセット状態に保つためにそれらの
リセット入力に加えられる。

ＡＮＤゲート８６及び８７の出力は各々ラッチ８８及び
８９のセット入力に加えられる。信号ＣＭＰＲＬＴＣＨ
Ｒ８Ｔ　（比較ラッチ・リセット）はランチ８８及び８
９をリセットする。この信号を発生させるための回路は
第５Ｂ図に示されている。

ラッチ８８の反転出力はＡＮＤゲート８７の１人力に接
続され、一方ラツチ８９の反転出力は同様にＡＮＤゲー
ト８６の１人力に接続される。またラッチ８８の反転出
力はＡ　Ｎ　Ｉ）ゲート８０及び８３の入力に接続され
、ラッチ８８の非反転出力はＡＮＤゲー１−８４及びＯ
Ｒゲー１〜９０の入力に接続され、ラッチ８９の反転出
力はＡＮＤゲート８０及び８２の入力に接続され、そし
てラッチ８９の非反転出力はＡＮＤゲート８５及びＯＲ
ゲート９０の入力に接続される。ＯＲゲート９０の出力
はＡＮＤゲート８１の第２の入力に接続される。

Ａ　Ｎ　Ｄゲート８０〜８５の出力はＯＲゲート９１で
一緒にＯＲされ、その出力はＤ型フリップフロップ・ラ
ッチ９２のデータ入力に接続される。ラッチ９２は第５
Ｂ図の回路で作られるＨＩＴ　　ＬＴ　ＣＨＣＬ　Ｋ信
号（ヒツト・ラッチ・クロック）によりクロックされる
。ラッチ９２のリセット入力にはＩ１０制御装置１６か
らのリセット信号が接続される。

１つのレコード走査動作に関してＡＮＤゲート８０〜８
５の１つだけが付勢される。例えば「＝」型の比較を行
ないたい場合、Ａ　Ｎ　Ｄゲート８０が付勢される。こ
の場合［ヒツト」の起るのはビット０とビット８がキー
・フィールド全体について常に同じ場合なので、ＡＮＤ
ゲート８６及び８７の出力はキー・フィールド全体にわ
たって連続的に論理「０」であり、従ってラッチ８８及
び８９の反転出力は論理［１」状態にある。ラッチ８８
及び８９からの論理「１」の２つの値並びにデコーダ７
３からの「＝」出力はキー・フィールドの長さ全体にわ
たって全て存在し、従ってキー・フィールドの終了時に
も存在する。従ってＡＮＤゲート８０はキー・フィール
ド動作期間の終了時にＯＲゲート９１を経てラッチ９２
に論理「１」を出力する。キー・フィールド動作期間の
終了時に信号線３８上のＥＯＫＦパルスがラッチ９２を
クロックし、その出力を論理ｒｌ」状態にし、信号線４
６上に「走査ヒツト」信号を出させる。この信号はレコ
ード走査動作の残りの期間中活性状態に留まる。

他の例としてデコーダ７３のｒ＞Ｊ出力が付勢される場
合、ＡＮＤゲート８４が選択される。もし走査されるデ
ータ・レコードのキー・フィールドの値が探索引数より
も実際に大きければ、キー・フィールドのビットの順序
正しく配列された系列においてビットＯがビット８に等
しくならない最初の時、ビット０は論理「ｌ」状態にな
ければならない。この事が起る前の直列ビット・ストリ
ームにおいて、ビット０はビット８と同じであり、従っ
てＡＮＤゲート８６及び８７の出力は連続的に論理ｒＯ
Ｊである。ビット０が論理ｒｌＪになり一方ビット８が
論理「０」であると即座にＡＮＤゲート８６の出力が論
理ｒｌＪになり、ラッチ８８の非反転出力を論理「１」
状態にする。ランチ８８はキー・フィールドの走査終了
時までこの状態を保つ。ＡＮＤゲート８７に接続された
ラッチ８８の反転出力からの論理「０」信号は、そのキ
ー・フィールド動作期間中にＡＮＤゲート８７の出力が
論理「１」状態になるのを防止する。従ってビット８が
論理「０」状態の時にビット０がひとたび論理「１」状
態になれば、ＡＮＤゲート８４の入力に論理「１」が加
えられ、これはそのキー・フィールド動作期間の終了時
まで維持される。従ってＡＮＤゲート８４の出力に与え
られた論理［１」はＯＲゲート９１を経てラッチ９２の
Ｄ入力に加えられ、キー・フィールドの終了時にラッチ
が信号ＥＯＫＦによってクロックされる時に「走査ヒツ
ト」信号を生じさせる。

残りの比較型≠、≧、≦及びくの各々についても適当な
場合に「走査ヒツト」信号が発生する事が同様に確認で
きる。

第５Ｂ図に、第５Ａ図で用いられるＣ：ＭＰＲＬＴＣＨ
Ｒ８Ｔ信号及びＨＩＴ　　ＬＴＣＨＣＬＫ信号を発生さ
せる回路が説明されている。７ビツトのリング・カウン
タ１５１が設けられており、これは信号線７４上のファ
イル・クロック信号でクロックされる。リング・カウン
タ１５１は従って信号ビットＯ、ビット］・・・・・・
ビット７を出力し、それらはファイルからのバイト中の
対応番号の付けられたビットが５ＥＲＤＥＳ５０に入力
される時に論理ｒｌＪ状態になる。Ｄ型ラッチ１５２は
走査制御論理２９から信号線５５を経由してキー状態信
号を受は取る。後述するようにこの信号はキー・フィー
ルド動作期間中は論理「１」状態にある。ラッチ１５３
及び１５４はラッチ１５２に続いて直列式に結合されて
いる。ラッチＩ５３はビットＯでクロックされ、ラッチ
１５４はビット７でクロックされる。この構成を用いる
と、バッファ４９が５ＥＲＤＥＳ５０に転送する準備の
できたキー・バイトを含む時にラッチ１５３の非反転出
力は論理「１」になり、５ＥＲＤＥＳ５０がディスク・
ファイルから受信したキー・データの８ヒツト全体を含
む時にラッチ１５４の非反転出力が論理「１」になる。

ＣＭ　Ｐ　ＲＬ　Ｔ　Ｃ）Ｉ　　ＲＳ　Ｔ信号はＡＮＤ
ゲート１５６を用いて、ラッチ１５４の反転出力とリン
ク・カウンタ１５１のビットｌ出力との論理積を取る事
によって形成される。ＩＩＩＴ　Ｌ′ｒＣＨＣＬ、　Ｋ
信号はＡＮＤゲート１５７を用いて、リンク・カウンタ
１５１のビット７出力、ラッチ１５４の非反転出力及び
ＯＲゲート１５５の出力の論理積を取る事によって形成
される。但しＯＲゲート１５５はラッチ１５３の反転出
力及びレコードの最後のバイトに関して論理［ＩＪ状態
を取るディスク・ファイルからの最後バイト信号の論理
和を取る。ＡＮＤゲート１５７の出力は、最後のキー・
バイトを比較した後にラッチ８８及び８９が安定しその
出力がＡＮＤゲート８０〜８５及びＯＲゲート９０を伝
わって走査ヒツト・ラッチ９２の入力に到達する事を可
能にするのに充分な時間、遅延回路１５８によって遅延
される。ラッチ１５２〜１５４は、ＯＲゲート１５９を
用いてＩ１０制御装置１６からのリセット信号及び走査
制御論理２９からのロード・パルスの論理和を取った信
号によりリセットされる。

次に第６図に示した走査制御論理２９の詳細を説明する
。

キー長レジスタ３１及びキー・アドレス・カウンタ４３
からのデータ出力はアドレス比較論理３０の対応する比
較入力ポートに加えられる。アドレス比較論理３０はデ
ィジタル比較器で実施され、２つの入力が等しい時に論
理ｒ　ｌ　Ｊ状態の出力を出す。またキー・アドレス・
カウンタ４３のデータ出力は、キー・アドレス・カウン
タの出力が２５５の時に論理「１」状態の出力信号を発
生する゛　デコーダ１．０１にも加えられる。信号線２
８上のキー数カウンタ２７の出力は、そのカウント出力
がゼロになった時に論理［１」状態の出力を発生するデ
コーダ１０２の加えられる。データ・アドレス・カウン
タ４４の出力は、信号線４２からデコーダ１０３に加え
られる。デコーダ１０３はデータ・アドレス・カウンタ
４４の出力が２５５の時に出力線１０３Ａに論理「１」
信号を与え、データ・アドレス・カウンタ４４の出力が
２５４の時に信号線１０３Ｂに論理「１」信号を与える
。

同様に信号線４５上のスキップ長レジスタ４１からの出
力は、その値がゼロの時に論理「１」を出力するデコー
ダ１１４に入力される。

ＡＮＤゲーｈ１０６−１１１、ＯＲゲート１１５〜１１
７及びインバータ１０４．１０５．１１２から構成され
たデコーダ回路が設けられる。ＯＲゲート１１５〜Ｉ　
１．７の出力は走査状態カウンタ１２０の２つのラッチ
１２１及び１２２に接続される。最後に、走査状態カウ
ンタ１２０のラッチ１２１及び１２２の出力はＡＮＤゲ
ート１２４〜１２６の入力に接続され、その出力はレコ
ード走査回路２０がスキップ状態、キー状態及びデータ
状態の時にそれぞれ論理「１」状態になる。

信号線３５．３６及び３７上の、キー長レジスタ３１、
データ長レジスタ３２及び一時レジスタ３３の間でデー
タのシフトを起こすための回転ストローブ・パルスはＡ
ＮＤゲート１１３．１１９及び１２７〜１２９、ＯＲゲ
ート１１８及びラッチ１２３から成る回路によって発生
される。第７図のクロック発生回路によって作られたク
ロック信号Ｃ，Ｌ　Ｋ　１、ＣＬＫ２及びＣＬＫ３が図
のようにＡＮＤゲート１２７〜１２９の入力に接される
。

キー数カウンタ２７及びキー・アドレス・カウンタ４３
のロード並びにデータ・アドレス・カウンタ４４のリセ
ットを生じさせる、信号線４０上の一般ロード・パルス
を発生させる回路はＡＮＤゲート１３１，１３２及び１
３４並びにラッチ】３３を含む。

第７図は種々のクロック信号ＣＬ　Ｋ’　Ｏ〜ＣＬＫ３
の間のタイミング関係及びクロック発生回路を゛示す図
である。これらの信号は信号線７４上のファイル・タロ
ツクに同期された主発振器９８及びクロック発生器９９
によって作られる。発振器９８はレコード走査動作の開
始時にＩ１０制御装置１６からのエネーブル・クロック
信号によってクロック信号を発生する事を可能にされる
。キー・アドレス・カウンタ４３はＣＬＫ　ｌ信号でク
ロックされ、データ・アドレス・カウンタ４４はＣＬＫ
２信号でクロックされ、キー記憶装置４７はＣ１−Ｋ　
２信号でクロックされ、そしてデータ記憶装置４８はＣ
ＬＫ３信号でクロックされる。これらの接続は第４図に
示されていないが、これは図面を煩雑にするのを避ける
ため、及びクロック信号接続はいくぶん任意的であって
実際に用いられるデバイスの速度等の因子を考慮して変
更し得るからである。信号ＣＬＫＯ−Ｃ：ＬＫ３の間に
示されるタイミング関係を与えるような回路の構成は周
知なので、これ以上の説明は省略する。

第９Ａ図〜第９Ｅ図のタイミング図と同時番；第６図の
回路の動作を説明する。

レコード走査動作の開始時にＩ１０制御装ｗ１６によっ
てリセット・パルスが加えられる。ＯＲゲート１１５及
び１１７を経て加えらｉｃるこのノ（ルスはラッチ１２
１及び１２２を共しこリセットする。ＡＮＤゲート１２
４〜１２６でデコートされたラッチ１２１及び１２２の
出力番よ、Ａ、ＮＤアゲート２４の出力に論理「１」を
、ＡＮＤゲート１２５及び１２６の出力に論理「０」を
発生し、スキップ状態信号を発生する。

５Ｌ＝０であれば即ちレコード走査動イ乍の開始時にス
キップされるデータがなけｈ　Ｌｉ　、Ｉ　／　Ｏｉ制
御装置１６からリセット・）（パルスの次しこセット・
パルスが加えられ、走査状態カウンタ１２０をキー状態
にする。さもなければ即ちＳＬ≠Ｏであれば、リセット
・パルスのみが加えられ、走査状態カウンタをキー状態
にする。

スキップ状態の時、キー・アドパルス・カウンタ４３は
５ＥＲＤＥＳ５０によってデータのノペイトが受は取ら
れるごとに１力ウント増組数される。

２５６−８Ｌ　（ｍｏｄ２５６）の値に初期設定された
キー・アドレス・カウンタ４３が２５５　（ｍｏｄ２５
６）のカランｌ〜に至ると、デコーダ１０１の出力に論
理「１」が発生し、ＡＮＤゲート１０８の１入力に加え
られる。キー数カウンタ（よその時ゼロに到達していな
い（走査されるべきキーの数はゼロよりも大きいと仮定
する）ので、イン、＜−夕１０５の出力に接続されたＡ
ＮＤゲート１０８の入力にも論理「１」が加えられて１
）る。ま、たＡ　Ｎ　Ｉ）ゲー１−１０８の第３の入力
に加えら４ｃるスキップ状態信号も論理ｒｌＪ状態であ
る。従ってＡ　Ｎ　ｌ）ケー１−１０８の第４の入力に
次のＣＬＫＯパルスが入力される時、ノ（ルスがＡＮ　
Ｄゲート１０８から出力されＯＲゲート１１６を経てラ
ッチ１２２のセット入力に至る。こオしくよラッチ１２
２の状態を変化させ、それによって走査状態カウンタ１
２０のラッチの出力をデコーｌピするＡＮＤゲート１２
４〜１２６に論理「０」のスキップ状態信号、論理「１
」のキー状態信号及び論理「０」のデータ状態を生じさ
せる。この遷移は第９Ａ図のタイミング図に示されてい
る。

キー・アドレス・カウンタ４３はクロックされ続ける。

キー状態に達した後のその最初のカウント値は（第９Ａ
図に示すように）ゼロである。この状態に続いて、キー
・アドレス・カウンタは５ＥＲＤＥＳ５０に８ビツトの
データがロードされるごとに１カウントずつ増訂数され
る。従って探索引数はキー記憶装置４７からバッファ４
９Ａ及び４９Ｂを経て５ＥＲＤＥＳ５０に順次にバイト
単位で読み出され、ディスク・ファイルから来たデータ
と比較される。

キー状態において、キー・アドレス・カウンタ４３の増
訂数された値がキー長レジスタ３１に記憶された値ＫＬ
−１になる時、アドレス比較論理３０によって論理［１
」が出力され、ＡＮＤゲート１０６の入力に加えられる
。ＡＮＤゲート１０６の他方の入力にはキー状態信号が
加えられる。

第９Ｂ図に示すように、ＣＬＫＯ信号の次の）（゛ルス
を受は取った時、ＡＮＤゲート１０６によってパルスが
出力される（これは前述のＥ　ＯＫ　’Ｆ倍信号ある）
。このパルスは信号線３８に加えられ、走査状態カウン
タ１２０のラッチ１２１をセットし、キー数カウンタ２
７を減計数し、キー・アドレス・カウンタ４３をゼロに
リセッ１−する。

最初のキー・フィールドの走査中にデータ・レコードの
終端に達しなかったとすると、キー数カウンタ２７は１
カウント減計数されキー・アドレス・カウンタ４３はゼ
ロにリセツ１〜される。さらに走査状態カウンタ１２０
はデータ状態信号を付勢するようにセットされる。この
時後続するデータ・フィールド動作期間のためにデータ
長の値ＤＬ−１をキー長レジスタ３１に記憶させるため
に、キー長レジスタ３１．データ長レジスタ３２及び一
時レジスタ３３の間で数値を回転させる必要がある。こ
の回転を行なうためにＯＲゲート１１８、ＡＮＤゲート
１１９及びラッチ１２３を利用してＡ　Ｎ　＋３ゲート
１２７〜１２９の出力に回転ストローブｌ〜３の信号を
発生させる。これらの信号の発生はＯＲゲート１１８の
一人力の加えられるＥＯＫＦパルスによって開始される
。ＯＲゲート１１８を通過したパルスはラッチ１２３を
セットし、このラッチはＣＬＫＯの次のパルスがＡＮＤ
ゲート１１９に加えれられラッチを再び論理［０」状態
にセットするまで論理ｒＮを出力する。ラッチ１２３の
出力が論理ｒｌＪ状態の間、ＡＮＤゲート１２７〜１２
９は各々対応するタロツク信号ＣＬＫ１．ＣＬＫ２、Ｃ
ＬＫ′３の１つのパルスを通過させる事ができる。それ
らの信号によってレジスタ３１．３２及び３３のデータ
が適当に回転されると、データ・フィールド動作が始ま
る。

データ・フィールド動作状態において、キー・フィール
ド動作状態と同様にキー・アドレス・カウンタ４３のカ
ウント値とキー長レジスタ３１に記憶された値との間で
連続的に比較が行なわれる。

但しこの場合キー長レジスタ３１に記憶されている値は
実際にはデータ長ＤＬ−１である。

キー・アドレス・カウンタ４３によって実行されるデー
タ長のカウントがキー長レジスタ３１に記憶された値Ｄ
Ｌ−１に等しくなる時、アドレス比較論理３０から論理
［１」が出力され、ＡＮＤゲート１０９の１入力に加え
られる。キー数カウンタがゼロに達せず且つ以前に「ヒ
ツト」が生じていないと仮定すると、インバータ１０４
及び１０５に接続されたＡＮＤゲート１０９０入力は論
理「１」状態にある。従って信号ＣＬＫＯの次のパルス
が生じる時、ＡＮＤゲート１０９によりＯＲゲー１−１
１５及び１１６を経てラッチ１２１及び１２２の各々リ
セット入力及びセット入力にパルスが送られる。次にラ
ッチ１２１及び１２２のデコードされた出力が再びキー
状態を表現し、従ってΔＮｌ）ゲートｌ　２５がらのキ
ー状態信号が論理「ＩＪになり、一方スキップ状態及び
データ状態の信号は論理ｒＯＪになる。この動作のシー
ケンスは第９Ｄ図のタイミング図に示されている。

このようにキー状態及びデータ状態の動作の同じ系列が
、「ヒツト」が生じるか又はレコードが終了するまで行
なわれる。

いずれかのキー・フィールドで「ヒツト」が起きると、
インバータ１０４からＡＮＤゲート１０９に加えられる
論理「０」によってＡＮＤゲート１０９が禁止され、そ
のために走査状態カウンタは次のデータ・フィールド動
作の後にキー状態に戻れなくなる。

第９Ｅ図のタイミング図を参照すると、データ・レコー
ドの終了時にデータ・アドレス・カウンタ４４が２５５
のカウントに達する時、信号線１０３Ａ上の論理ｒｌＪ
状態はＣＬＫＯ信号のパルスがＡＮＤゲート１０７及び
ＯＲゲート１１５を通過して走査状態カウンタ１２０の
ラッチ１２１をリセットする事を可能にする。従って次
のレコード走査動作の開始のために走査状態カウンタ１
２０はスキップ状態にセットされる。

もし走査しているキー・フィールドの終端部に到達する
前にレコードの終りに達すると、走査状態カウンタ１２
０はスキップ状態信号を付勢するようにセットされる。

この場合データ・アドレスカウンタが２５５のカウント
に達すると、デコーダ１０３からの信号線１０３Ａが論
理「１」状態になる。この信号はＡＮＤゲート１１１の
　１入力に結合される。もしスキップ長がゼロ以外のも
のであれば、インバータ１１２によってＡ’Ｎ　Ｄゲー
ト１１１の第２の入力に他の論理「１」が加えられる。

ＣＬＫＯ信号の次のパルスを受は取った時、ＡＮＤゲー
ト１１１からの出力パルスはＯＲゲー１−１．１７を経
てラッチ１２２のリセット入力に結合される。従って走
査状態カウンタ１２０は、次のレコード走査動作のため
にスキップ状態信号を付勢しキー状態信号及びデータ状
態信号を減勢するような条件にセットされる。

またデータ・レコードの終了時に、データ状態であれは
、回転ストローブ１〜３信号を発生させる必要がある。

（もしキー状態の時にデータ・レコ−１くの終りに達す
ると、これは行なわれない。）これはデータ・アドレス
・カウンタのカウントが２５４の時に行なわれる。この
場合デコーダ１０３からの出力線１０３Ｂが論理［ｌ」
状態になり、それにより論理ｒＮがＡＮＤゲー１−１１
３の１人力に与えられる。データ状態信号がｒｌ）状態
の場合、ＣＬＫＯ信号の次のパルスはＡＮＤゲート１１
３及びＯＲゲート１１８を通過しラッチ１２３をセット
する。キして前述のように回転ストローブ信号が発生す
る。

さらにデータ・レコードの終了時に、次のスキップ・フ
ィールド計数動作を行なう準備をするために、キー数レ
ジスタ２６からキー数カウンタ２７に及びスキップ長レ
ジスタ４１からキー・アドレス・カウンタ４３にロード
するための一部ロード・パルスがＡＮＤゲート１３４の
出力に発生する。信号線４０上の一部ロード・パルスは
、データ・アドレス・カウンタが２５５のカウントに達
しその結果信号線１０３Ａに論理ｒｌＪが存在する時に
発生する。信号線１０３Ａ上の信号が最初に論理ｒｌＪ
になる時、ＣＬＫＯ信号の次のパルスがＡＮＤゲート１
３１を通過しレコード終了ラッチ１３３をセットする。

従ってＡＮＤゲート１３２も付勢される。次にＣＬＫＯ
信号の次のパルスがＡＮＤゲート１３２を通過しラッチ
１３３をリセットする。ラッチ１３３の出力はＡＮＤゲ
ー１−１３４でＣＬＫ２信号との論理積を取られ、一般
ロード・パルス信号を発生する。

データ・レコード走査動作の特殊な場合には、スキップ
長がゼロの時即ちデータ・レコード中のディスク・ファ
イルから受は取ったデータの最初のバイトがキー・フィ
ールドの一部である時である。この場合レコード走査動
作中にスキン九状態は決して生じない。この場合デコー
ダ１１４がらの出力は論理ｒｌＪ状態にあり、ＡＮＤゲ
ート１１１はインバータ１１２の「０」出力により禁止
される。これはスキップ状態への転移を阻止する。

またＡＮＤゲート１１Ｏの入力にはデコーダ１１４から
論理ｒｌＪが加えられる。従ってデータ・レコードの終
了時にＡＮＤゲートｌｌＯの他方の入力に信号線１０３
Ａから論理「１」が加えられる。信号線１０３Ａが論理
ｒｌＪ状態になった後、ＣＬ　Ｋ　Ｏ信号の最初のパル
スが来ると、パルスはΔＮ　ｌ）ゲー１−１１０及びＯ
Ｒゲート１１６を通過してラッチ１２２をセットする。

このようにしてスキップ状態を通る事なく直接的にキー
状態が得られる。

本発明のレコード走査探索を行なう方法及びレコード走
査回路の動作が第８Ａ図〜第８Ｃ図の流れ図に要約され
ている。第８Ａ図の流れ図の開始位置において（ここで
種々の初期値が全てセットされていると仮定する）、走
査されるディスク・ファイル・セクタがＩ１０制御装置
１６及び装置制御ユニット２１によって最初に位置付け
られる。

この後、走査されるレコードの系列の最初のバイトが第
１のバッファ４９を経て５ＥＲＤＥＳ５０にロードされ
る。このデータは５ＥＲＤＥＳ５０に直列にシフトされ
る。もし回路がキー状態になければ、５ＥＲＤＥＳ５０
への直列データのシフトは８ビツトがそこにロードされ
るまで進行する。

この時５ＥＲＤＥＳからデータの最初のバイトがバッフ
ァ５２を経てデータ記憶装置４８にロードされる。

次に第８Ｂ図の流れ図の点４の始まりに示すように、も
し回路がまだスキップ状態であってキー・アドレス・カ
ウンタの内容が２５５でなければ、キー・アドレス・カ
ウンタ４３及びデータ・アドレス・カウンタ４４は１カ
ウント増計数される。

データ・アドレス・カウンタ４４のゼロ以外の出力によ
って示されるようにデータ・レコードの終りに達してい
ない場合、手続は第８Ａ図に示す点２に戻りキー記憶装
置から５ＥＲＤＥＳに他のバイトが転送される。

一方スキップ状態においてキー・アドレス・カウンタが
２５５に到達すると、走査状態カウンタがキー状態にセ
ラ（・され、その後キー・アドレス・カウンタがゼロ・
カウントに達し、キー状態計数動作が始まる。データ・
アドレス・カウンタは再び１カウン１−ずつ増計数され
る。

キー状態において、回路動作は点４がら点２に移る。キ
ー状態になった後に５ＥＲＤＥＳにデータの最初のバイ
トが導入された時にキー・アドレス・カウンタの内容が
キー長レジスタに記憶された値に等しくないならば、第
８Ｂ図の点６に移行し、キー・アドレス・カウンタ及び
データ・アドレス・カウンタは１カウント増８１数され
、この過程はキー・フィールドの終りまで続く。キー・
フィールドの終りに、「ヒツト」が生じていなければ、
キーカウンタ２７は１カウント減計数され、データ状態
信号が付勢される。次に初期値データがキー数レジスタ
３１、データ長レジスタ３２及び一時レジスタ３３の間
で回転され、そしてキー・アドレス・カウンタはゼロに
セットされ、データ・アドレス・カウンタは１カウント
増計数される。

「ヒツト」が実際に起きてい荘ば、データ・アドレス・
カウンタ中の数値はスキップ長レジスタ４１に記憶され
、走査状態カウンタ１２０はデータ状態にセットされ、
手続は点６に戻る。

第８Ａ図及び第８Ｂ図の流れ図において点５から点２．
３及び４を通ると、キー・アドレス・カウンタはゼロに
セットされ、データ・アドレス・カウンタは増計数され
る。この時回路がデータ状態であれば、動作は第８Ｂ図
の流れ図の右側の列に示すように進行する。キー・アド
レス・カウンタは、それがキー長レジスタに記憶された
数値（データ状態の場合はＤＬ−１）に至るまで増計数
される。この値に至ると、キー数カウンタがゼロ以外の
値を持つ事によって示されるように最後のキーに到達し
ていないならば、走査状態カウンタ１２０はキー状態に
変化し、データはレジスタ３１．３２及び３３の間を回
転され、その後動作は第８Ｂ図の点５へ進む。一方もし
キー数カウンタがゼロになっていれば、次のキー・フィ
ールドの走査を始めるか又はスキップ状態へ切り換わる
ために動作は点２に戻る。

第８Ａ図の流れ図を参照すると、キー状態の時ヒラｌ−
０及びビット８は［ヒツト］が起きたか否かを判定する
ために比較される。

データ・アドレス・カウンタが、レコード走査動作の終
了を意味するゼロ値に到達する時、動作は第８Ｃ図の流
れ図の上部の点７に進む。もし「ヒツト」が起きていれ
ば−Ｉ１０制御装置１６がそのように通知を受け、その
後手続は終了する。

次にＩ１０制御装置は適切なデータを読取る事ができる
。もし「ヒツト」が起きていなければ、スキップ長レジ
スタ４１に記憶された値はキー・アドレス・カウンタ４
３に移され、キー数レジスタ２７に記憶された値はキー
数カウンタに移される。

スキップ長レジスタ４１に記憶された値がゼロであれば
、走査状態カウンタ１２０はキー状態に留まる。一方ス
キップ長レジスタ４１に記憶された値がゼロ以外のもの
であれば、走査状態カウンタは次のレコード走査動作の
ためにスキップ状態にセットされる。もしレコードの終
了時に走査状態カウンタがキー状態でなければ、キー長
レジスタ３１、データ長レジスタ３２及び一時レジスタ
３３の間でデータが回転される。もし走査すべきレコー
ドがそれ以上なければ、手続は終了する。走査すべきレ
コードが実際にあれば、動作は第８Ａ図の点１に戻って
再開始する。

【図面の簡単な説明】

第１図はレコード走査回路を用いた計算機ジ−ステムの
ブロック図、 第２図はデータ・レコードの走査を開始させるために第
１図の計算機システムで用いられる探索要求ブロックの
形式を示す図、 第３図はディスク・メモリに記憶されるデータ・レコー
ド及びデータ・レコード識別子の構成を示す図、 第４図は第１図のシステム中のレコード走査回路のブロ
ック図、 第５Ａ図及び第５Ｂ図は第４図のレコード走査回路中の
データ比較論理回路の詳細な回路図、第６図は第４図の
レコード走査回路中の走査制御論理回路の詳細な回路図
、 第７図は第４図の回路で用いられるクロック発生回路及
びクロック信号のタイミング関係を示す図、 第８Ａ図乃至第８Ｃ図は第４図の回路の動作を説明する
ための流れ図、 第９Ａ図乃至第９Ｅ図は第４図の回路の動作を説明する
ためのタイミング図である。 第１頁の続き ０発　明　者　ジエラルド・ウルリッチ・マーケル アメリカ合衆国フロリダ州デル レイ・ビーチ・ガーデニア・ド ライブ９２８番地 ０発　明　者　ジャック・ディルワース・ニーすイ アメリカ合衆国フロリダ州ポカ ・ラドン・ノースウェスト・サ ーティーンス・ストリート１５７１ 番地 Ｍ　　明　者　スチーブン・アロイス・シュミット アメリカ合衆国ミネソタ州口チ ニスター・テンス・アベニュー ・ノースウェスト２３０６番地 ＠発　明　者　ウィリアム・ギヤレット・ヴアードーン
・ジュニア アメリカ合衆国ミネソタ州口チ ニスター・トウエンティナイン ス・ストリート・ノースウェス ヒフ０４番地 老発　明　者　ピータ−・パーガート・パンディ アメリカ合衆国ミネソタ州パイ ン・アイランド・ボックス３８０ エイ・アール・アール２番地

Claims (1)

1. 【特許請求の範囲】 スキップ長、キー長及びデータ長の値を特定し、上記キ
   ー長に一致する長さの探索引数を与え、所定の位置から
   始まる探索すべきデータ・レコードを有するファイルか
   らデータの直列ストリームを供給し、 上記ファイルからデータ・レコードを受は取る毎に、上
   記データ・レコードの開始部から上記スキップ長によっ
   て決定される長さのデータをとばし１次に上記キー長に
   よって指定される長さの上記データのキー・フィールド
   を上記探索引数と比較する動作と上記データ長によって
   指定される長さの上記データのデータ・フィールドをと
   ばす動作とを交互に反復するステップを含む データ・レコードの探索方法。