JPS5925411B2 - 暗号処理装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、メッセージ伝送システム特に多重ブロック・
データ・メッセ■・ィを洋信局から受信局へ安全に伝送
するためのシステムに関するものである。

最近のデータ処理システムは益々複雑化しており、例え
ば、１台以上の上位処理装置（ｈｏｓｔｐｒｏｃｅｓｓ
ｏｒ）及びこれに長距離のケーブル又は通信線を介して
接続された複数の遠隔端末装置（Ｉ／Ｏ装置など）を含
むデータ処理システム・ネットワークはその代表的なも
のである。

端末乃至はＩ／Ｏ装置は、取外し可能な記憶媒体を有し
ている場合がある。通信線、長いケーブル及び取外し可
能な記憶媒体等へのアクセスの可能性を考えると、デー
タ処理システム・ネットワーク内でのメッセージ伝送中
におけるデータの傍受、変更などを防ぐための何らかの
手段が必要である。データの機密保護及びこのようなデ
ータ伝送のプライバシ一を守るための１つの手段として
、データ伝送媒体ではなくデータ自身を保護する暗号技
術がある。これまでにも、送信局と受信局との間でのゼ
ータ伝送の機密及びフライパン一を守るための種々の暗
号法が開発されている。

例えば、このような暗号法の１つにプロック暗号法があ
るが、これは、一組の暗号キー・ビツトの制御のもとに
、複数のデータ・ビツトから成るデータ・ブロックを暗
号化したり、暗号化されたプロックを解読したりするも
のである。プロック暗号法を使用するデータ・メッセー
ジ伝送システムにおいては、送信局のプロツク暗号処理
装置は、一組の暗号キー・ビットの制御のもとに、入力
データ・プロツクを暗号化して、難解な出力暗号データ
・プロックを作製する。これは、暗号キーを知らなけれ
ば、解読することができないものである。暗号化された
データ・ビットから成る出力プロックは受信局の方へ送
られ、そこのプロック暗号処理装置で、暗号化の時と同
じ一組の暗号キー・ビットの制御のもとに解読される。
受信局での暗号解読プロセスにおける暗号キー・ビツト
の制御順序は、送信局での暗号化プロセスの時とは反対
である。プロツク暗号技術の例は、米国特許第３７９８
３５９号明細書及び同第３９５８０８１号明細書に開示
されている。ブロック暗号法においては、出力プロツク
の各データ・ビットは、入カプロックのすべてのデータ
・ビット及び一組の暗号キー・ビットの複雑な関数にな
つている。従つて、入力データ・ビツトを１つでも変更
すると、その影響はすべての出力データ・ビットに及ぶ
。プロック暗号法のこの性質は、送信局と受信局との間
におけるデータ伝送の確認に使用され得る認証フイール
ドを入力データ・ビツト・プロック中に含ませることを
可能にする。これを利用した例としては、送信局から受
信局へ伝送されるべき入力データ・プロックに合言葉（
パスワード）を含ませるものがある。この場合も入力デ
ータ・ビツト・プロツクは、送信局のプロック暗号処理
装置で暗号化された後、受信局の方へ送られ、そこのプ
ロツク暗号処理装置により解読される。伝送途中に故意
又は偶然によるエラーが生じていなければ、解読された
データ・ビツト・プロツクは元の入力データ・ビツト・
フロツクと同じになる。もし受信局に合言葉のコピーが
備えられていると、これと解読された合言葉とを比較す
ることにより、データ伝送の確認を行なうことができる
。このような暗号技術の例は、米国特許第３７９８３６
０号明細書及び同第３７９８６０５号明細書に開示され
ている。送信局から受信局へ複数のデータ・ビツト・プ
ロツクを伝送するような場合には、各入力データ・ビツ
ト・プロツクは、同じ一組の暗号キー・ビツトの制御の
もとに、送信局のプロック暗号処理装置で連続的に暗号
化される。送信局からの出力メッセージは受信局へ伝送
され、そこのプロツク暗号処理装置で同じ一組の暗号キ
ー・ビツトの制御のもとに（ただし、制御順序は暗号化
の時と反対】プロック単位で連続的に解読される。これ
により、元の複数のデータ・ビツト・プロツクが再生さ
れる。受信局へ伝送される出力メッセージの或るプロツ
クにおける１データ・ビツトの変更は、これに対応する
解読されたデータ・ビット・プロック中のすべてのデー
タ・ビットに影響を及ぼすが、解読された他のデータ・
ビツト・プロツクに対してはどのような影響も及ぼさな
い。従つて、メッセージ伝送全体を確認するためには、
送信局から受信局へ伝送される各データ・ビット・プロ
ツクについて合言葉が必要である。この結果、システム
のスループツト乃至は効率が低下する。従つて、本発明
の目的は、システムのスループツトを低下させることな
く多プロツクのデータ・メッセージ伝送の機密を保持す
るためにプロツク連鎖プロセスを利用するシステムを提
供するにある。

本発明に従うシステムは、多プロックのデータ・メツセ
ージ伝送に適している。

送受信局には、メッセージの機密性及び保全性を高める
ためにプロック連鎖プロセスを実行する暗号処理装置が
備えられる。プロック連鎖プロセスの実行は、クリア・
データ・ビット（暗号化前のデータ・ビツトを意味する
。以下１クリア゜゛はこれと同じ意味で用いる）の連続
するプロックから成る入カメツセージ及び初期暗号キー
・ビツト群を、送信局の暗号処理装置へ供給することに
より行なわれる。暗号処理装置は、連続する動作サイク
ルで入カメッセージを暗号化する。各動作サイクルにお
いては、入力された一組の暗号キー・ビット（以下、単
に暗号キーという）の制御のもとに、クリア・データ・
ビツトの１プロツクが暗号化されて、１つの出力暗号プ
ロツクが作製される。暗号処理装置の各動作サイクルに
おける入力の１つは、先行の各動作サイクルでの暗号化
に基づいて与えられ、この結果、暗号化されたデータ・
ビツトから成る後続の各出力プロツクは、暗号処理装置
のすべての先行動作サイクルへ連鎖され、クリア・デー
タ・ビットから成る対応する入カプロツク及びすべての
先行入カプロック並びに最初に入力された暗号キーの関
数になる。上述のようなプロツク連鎖プロセスの利点は
、クリア・データ・ビツトの同一のプロツクから成るス
テロタイプのメツセージの伝送において顕著である。

本発明のプロツク連鎖技術に従えば、暗号キーが動作サ
イクル毎に変更されるので、ステロタイプのメツセージ
の後続の各暗号化プロックは互いに異なつており、これ
によりメッセージ伝送の機密が守られる。受信局も、プ
ロック連鎖プロセスを同じようにして実行する暗号処理
装置を備えている。

受信局でのプロック連鎖プロセスによる暗号解読は、送
信局から送られてきた連続する暗号化データ・ビツト・
プロックから成る入カメツセージと、初期入力暗号キー
とを受信局の暗号処理装置へ供給することにより行なわ
れる。受信局の暗号処理装置は、連続する動作サイクル
において、入カメッセージを解読する。各動作サイクル
の間に、暗号化されたデータ・ビットから成る１入カプ
ロックが、入力暗号キーの制御のものに解読され、この
結果、送信局の暗号処理装置へ供給されたクリア・デー
タ・ビットから成る元の入カブロックに対応する出力ク
リア・データ ビット・プロックが生成される。受信局
の暗号処理装置の後続の各動作サイクルにおける入力の
１つは、先行の各動作サイクルの結果に基づいて与えら
れ、その結果、後続の各出力クリア・データ・ビツト・
プロックは、受信局の暗号処理装置のすべての先行動作
サイクルへ連鎖され、暗号化されたデータ・ビツトから
成る対応する入カプロック、暗号化されたデータ・ビツ
トから成るすべての先行入カプロツク及び初期入力暗号
キーの関数になる。送信局から受信局へのメツセージ伝
送の確認は、プロツク連鎖技術の結果として得られる。

送信局の入カメツセージの最初及び最後に認証フイール
ドを挿入することにより、送信局から受信局へ伝送され
る出力メッセージ中のどのような暗号化プロックの変更
も、受信局の出力メッセージに含まれる解読されたデー
タ・ビツトから成る対応するプロツク及び先行のすべて
のプロックに影響を及ぼすようになる。従つて、受信局
からの出力メッセージにおける解読された認証フイール
ドを調べて、これが元の形と一致していると、正確なメ
ッセージ伝送が行なわれたことを表わし、不一致であれ
ば、メッセージ伝送が変更されたことを表わす。データ
処理ネツトワークの一例を第１図に示す。

データは、処理装置１と遠隔制御ユニツト２又は遠隔端
末３との間で通信線を介して伝送される。処理装置１か
ら端末３の１つにデータを伝送する場合には、処理装置
１からの出力ゼータは、まずチヤネル４を介して伝送制
御装置５へ送られ、ここで伝送に適した形にされた後、
特定の端末の方へ送り出される。このようなデータ処理
ネツトワークにおいては、権限外の者がネツトワーク内
を伝送されているゼータを傍受したり変更したりしよう
とするであろうことが予想される。無権限者によるデー
タのアクセスを防止して、データの機密及びフライパン
一を守るための１つの手段として、ネツトワーク内の重
要な場所にプロツク暗号処理装置が備えられる。第１図
のネツトワークでは、黒丸のところに暗号処理装置が備
えられている。例えば送信局においては、クリア・デー
タ・ビツトの連続するプロツクから成る入カメッセージ
がプロック暗号処理装置により暗号化され、然る後、受
信局の方へ伝送される。受信局では、プロック暗号処理
装置を用いて、暗号化データ・プロックを用いて、暗号
化データ・ブロックを解読することにより、元のクリア
・データ・ビツト・プロツクが得られる。送信局及び受
信局の役割が反対になつた場合、即ち、送信局が受信局
になり且つ受信局が送信局になつた場合には、各局のプ
ロツク暗号処理装置の動作（暗号化及び暗号解読）も反
対になる。第２図は、長さＢ−Ｎｂの入カメッセージを
示したものである。

ただし、ｎはプロツク数、ｂはブロツク長を表わしてい
る。本発明では、どのような長さのデータ・プロツクも
使用可能であるが、以下では説明の便宜上、各データ・
プロツクは６４ビツト（８バイト）から成つているもの
とする。１バイトは８ビットである。

前にも述べたように、フロック暗号化においては、出力
プロツクの各データ・ビットが入カプロックのすべての
データ・ビット及び暗号キーの複雑な関数になつている
ので、人カプロツクにおける単一データ・ビットのどの
ような変更も、出力プロックのすべてのデータ・ビット
に影響を及ぼす。従つて、入力データ・ビツト・プロツ
クの最初及び最後に同一の認証フイールドを挿入してお
くと、データ・ビツト・プロツクの伝送の確認を行なう
ことができる。認証フィールドは、１以上のバイトから
成つていてもよい。送信局では、認証フィールドを含む
データ・プロックが暗号化されて、受信局の方へ伝送さ
れ、受信局では、解読された認証フイールドを調べるこ
とにより、プロック伝送の確認が行なわれる。プロツク
連鎖プロセスを使用しない通常のプロツク暗号法におい
ては、或る１つの入カプロツクにおける単一データ・ビ
ットの変更は、対応する出力プロツクのすべてのデータ
・ビツトに影響を及ぼすが、メツセージの後続のプロツ
クに対してはどのような影響も及ぼさない。

従つて、このようなメツセージ伝送においては、各プロ
ツク伝送の正確さを確認するためには、各入カプロツク
に認証フイールドが必要である（第２図参照）。しかし
ながら、各プロツクに認証フイールドを挿入すると、デ
ータ伝送の効率が低下する。上述の欠点は、各出力プロ
ツクが対応する入力フロック、先行のすべての入カプロ
ック及び暗号キーの関数になるように、データ・ビツト
・プロックを連鎖するプロック連鎖プロセスを用いるこ
とによつて解決することができる。

このプロツク連鎖プロセスを用いれば、送信局から受信
局へ伝送されるメツセージのどのようなプロツクにおけ
る単一データ・ビツトの変更も、対応する出力プロック
及び後続のすべての出力プロツクに影響を及ぼすように
なる。プロック連鎖のこのような性質のため、認証フイ
ールドは、第３図に示したように、メッセージ全体の最
初及び最後に挿入するだけでよい。従つて、プロック連
鎖の使用が長いメツセージの伝送効率を著しく低下させ
るということはない。暗号化及び暗号解読のためのプロ
ック連鎖プロセスの概略を第４図及び第５図に示す。

第４図は、ｎ回の連続する動作サイクルで実行される暗
号化のためのプロック連鎖プロセスの一部を示している
。各動作サイクルの間に、クリア・データ・ビットから
成る１つの入カプロツクＸｉ（１＝１、２、・・・・・
・・・・、ｎ）が、入力暗号キーＫｉの制御のもとに暗
号化されて、暗号化データ・ビツトから成る１つの出力
プロツクＹｉが生成される。かくして、最初のサイクル
（第１サイクル）においては、暗号化はＹ１−ｆ（Ｘ１
、Ｋ１）と表わすことができよう。ただし、Ｘ１はクリ
ア・データ・ビットの入カプロツクを、Ｋ１は入力暗号
キーを、ｆはプロツク暗号関数を、そしてＹ１は暗号化
データ・ビツトの出力プロツクを各々表わしている。プ
ロック連鎖は、各暗号化サイクルで暗号キーを使用する
際に、これを先行の各暗号化サイクルの結果に基づいて
与えることにより達成される。このため、まず最初の入
力暗号キーＫ１とクリア・データ・ビツトから成る最初
の入カプロツクＸ１とがモジユロ２加算され、その加算
結果は、暗号化されたデータ・ビットから成る最初の出
力プロックＹ１を生成するためにプロツク暗号化処理が
実行されている間保持される。最初の出力プロツクＹ，
が生成されると、これと最初のモジユロ２加算の結果と
のモジユロ２加算が実行され、これにより、次のサイク
ルのための入力暗号キーＫ２が得られる。この様子は、
式Ｋ２−Ｋｌ４ＸｌｌＹｌで表わすことができる。ただ
し、１はモジユロ２加算を表わしている。第２サイクル
における暗号化は、Ｙ２−ｆ（Ｘ２、Ｋ２）−ｆ（Ｘ２
、ＫｌｌＸ，ｌＹｌ）で表わせる。この式から明らかな
ように、暗号化されたデータ・ビツトから成る２番目の
出カプロツクＹ２は、クリア・データ・ビットから成る
対応する入カプロックＸ２、先行の入カプロツクＸ１及
び入力暗号キーＫ１の関数になつている。この関係は、
すべての後続動作サイクルにおいて成立し、従つて、暗
号化されたデータ・ビツトから成る各出力プロツクは、
すべての先行暗号化サイクルへ連鎖され、対応する入カ
プロツク、すべての先行入カプロツク及び最初の入力暗
号キーの関数によつて表わされる。第５図は、同じくｎ
回の連続動作サイクルで実行される暗号解読のためのプ
ロック連鎖プロセスの一部を示したものである。

各サイクルにおいては、暗号化されたデータ・ビツトか
ら成る１つの入カプロックＹｉが、入力暗号キーＫｉの
制御のもとに解読され、クリア・データ・ビットから成
る１つの出力プロックＸｉが生成される。この場合、最
初の暗号解読サイクルはＸ１−ｆ−１（Ｙ１、Ｋ１ ）
で表わすことができよう。ｆ−１はプロック暗号関数で
あるが、暗号化プロセスで使用された関数ｆの逆関数に
なつている。暗号解読のためのプロック連鎖は、暗号化
の時の同じようにして、即ち、各解読サイクルに使用す
る暗号キーを各先行サイクルの関数にすることにより行
なわれる。

まず、最初の入力暗号キーＫ１と暗号イヒされたデータ
・ビツトから成る最初の入カプロツクＹ１とがモジユロ
２加算され、その加算結果は、クリア・データ・ビット
から成る最初の出力プロツクＸ１を生成するためにプロ
ツク暗号処理が行なわれている間保持されている。最初
の出力ブロツクＸ１が生成されると、これと最初のモジ
ユロ２加算の結果とがモジユロ２加算されて、次のサイ
クルのための暗号キーＫ２、が与えられる。これは、Ｋ
２−Ｋｌ４ＹｌｌＸｌと表わすことができ、これを数学
的にみると、暗号化プロセスにおける項Ｋ２と等価であ
る。第２サイクルにおいては、暗号解読はＸ２−ｆ−１
（Ｙ２、Ｋ２）ｆ−１（Ｙ２、ＫｌｌＹｌ４Ｘｌ）と表
わされる。これから明らかなように、クリア・データ・
ビットから成る出力プロックＸ２は、暗号化されたデー
タ・ビットから成る対応する入カプロツクＹ２、先行の
入カブロックＹ１及び最初の暗号キーＫ１の関数である
。この関数は、暗号化の時と同様に、後続のすべての動
作サイクルについて成立し、従つて、クリア・データー
ビツトから成る各出力プロツクはすべての先行動作サイ
クルへ有効に連鎖され、暗号化されたデータ・ビットか
ら成る対応する入カプロツク、すべての先行入カプロッ
ク及び最初の暗号キーの関数になる。次に、第６Ａ図及
び第６Ｂ図に示したプロック暗号処理装置の詳細並びに
第７図のタイミング図を参照しながら、本発明に従うプ
ロツク暗号処理装置の動作について詳しく説明する。

なお、第６Ａ図及び第６Ｂ図中、母線を表わす太い実線
の途中にある丸印で囲んだ数字は、その母線乃至はケー
ブルに含まれる線の数（ビツト数）を表わしている。′ 暗号化プロセス まず、送信局から受信局へは、ｎプロツクのクリア・デ
ータから成る入カメッセージが伝送され、各プロツクは
、８ビツトのバイトへ分割され得る６４個のデータ・ビ
ツトから成つているものとする。

更に、受信局へのメッセージ伝送の機密保護を図るため
、第３図に示したように、入カメッセージの最初及び最
後の部分に同一の認証バイトが挿入されているものとす
る。入カメッセージは、受信局への伝送の前に、初期入
力暗号キーの制御のもとに暗号化される。この入力暗号
キーは６４ビツト（８バイト）から成つていてもよい。
この場合、各バイトは７つの暗号キー・ビット及び１つ
のパリテイ・ビツトを含むことになる。送信局において
は、暗号化プロセスの開始前に、暗号処理装置の初期キ
ー人力母線６へ初期入力暗号キーが１バイトずつ供給さ
れる。暗号キーを完全に入力するためには、８サイクル
必要である。暗号キー入力動作の第１サイクルにおいて
は、有効な１暗号キー・バイトが初期キー入力母線６上
にある時に、初期キー・ロード（以下、ＬＩＫと略す）
信号がＬＩＫ線へ印加され、これによりアンド回路７が
条件付けられて、第１暗号キー・バイトのうちの７つの
暗号キー・ビットを、オア回路２０を介してキー連鎖レ
ジスタ３６の第１段乃至第７段へ各々供給する。

ＬＩＫ信号は、第１バイト・ロード・ラツチ５８へも印
加されて、これをオン状態にし、入カメツセージの第１
バイト即ち認証バイトを第１バイト・レジスタ６８へロ
ードする準備として、アンド回路５６を条件付けるため
の１つの信号を発生させる。更に、このＬＩＫ信号は反
転器８にも印加されて、ここで反転され、アンド回路１
０を条件解除即ち禁止する。これにより、第１暗号キー
・バイトがキー連鎖レジスタ３６へロードされている間
、このレジスタ３６の出力からのフイードバツク・ルー
ブを阻止する。ＬＩＫ信号は、オア回路３０を介して反
転器３２にも印加され、ここで反転された後、遅延素子
３４により遅延される。オア回路３０の出力及び遅延素
子３４の出力は、キー連鎖レジスタ３６のロード動作を
制御するためのキー連鎖レジスタ・ロード（以下、ＬＣ
Ｋと略す）信号及びＬＣＫ信号を各々供給する。キー連
鎖レジスタ３６は、同じ構成の８つの段から成つており
、第６Ａ図には、そのうちの最初の段だけが具体的に図
示されている。

キー連鎖レジスタ３６の各段は、相互接続された８つの
ラツナ回路Ｌ１乃至Ｌ８から成るシフト・レジスタで構
成される。これらのラツチ回路自体については、どのよ
うなタイプのものであつてもよい。レジスタ３６の左側
に番号１乃至７で示されている７本の暗号キー・バイト
線は、対応する段の最初のラツチ回路Ｌ１へ各々接続さ
れ、一方、制御線ＬＣＫ及びＬＣＫは、レジスタ３６の
各段のすべてのラツチ回路に接続される。各段の内部に
おいては、最後のラッチ回路Ｌ８を除く各ラツチ回路の
出力は、次に続くラツチ回路の入カへ接続され、最後の
ラッチ回路Ｌ８の出力は、キー連鎖レジスタ３６の対応
する段の出力になつている。暗号キー・ロード動作の第
１サイクルにおいては、有効な１暗号キー・バイトがキ
ー連鎖レジスタ３６へ印加されている時に、対応するＬ
ＣＫ及びＬＣＫ制御信号が各々の線へ印加されて、最初
の８ビットの暗号キー・バイトを、キー連鎖レジスタ３
６の各段の第１ラッチ回路Ｌ１へ１ビツトずつ並列にロ
ードする。

暗号キーの残りの８ビット・バイトは、続く７サイクル
の間に、キー連鎖レジスタ３６の各段の第１ラツチ回路
Ｌ１へ１バイトずつ供給される。各段のすべてのラツチ
回路へ印加されるＬＣＫ信号及びＬＣＫ信号は、各暗号
キー・バイトをキー連鎖レジスタ３６へ順次にロードす
ると共に、レジスタ３６に既にロードされていた前の各
暗号キー・バイトを、各段において１ビットずつシフト
・ダウンさせる。従つて、最終サイクル即ち第８サイク
ルの終了時には、６４ビツトから成る初期人力暗号キー
がキー連鎖レジスタ３６へ完全にロードされ、その出力
には最初の暗号キー・バイトが現われる。キー連鎖レジ
スタ３６から出力された暗号キー・バイトのうちの７つ
の暗号キー・ビットは、パリテイ検査回路３８へ印加さ
れる。パリテイ検査回路３８は、受取つた７つの暗号キ
ー・ビットから１つのバリテイ・ビツトを生成し、これ
とキー連鎖レジスタ３６の最終段からのパリテイ・ビツ
トＰとを比較する。暗号キー・バイト中の１パリテイ・
ビツトＰは、アンド回路２７及びオア回路２８を介して
一レジスタ３６の最終段へロードされている。もしこれ
らが一致しなければ、アンド回路４２が条件つ：０ 付けられて、線４３へパリテイ・エラー信号を出す。

一致すれば、このようなエラー信号は発生されない。こ
の回路構成は、キー連鎖レジスタ３６からプロツク暗号
処理ユニツト４０への７つの暗号キー・ビツトの転送中
におけるパリテイ・エラーの有無を確かめるものである
。送信局側では、初期入力暗号キーがキー連鎖レジスタ
３６へ完全にロードされた後、線４５へ暗号化信号が印
加される。

この暗号化信号は、プロツク暗号化プロセスの実行のた
めにプロック暗号処理ユニツト４０へ供給され、又アン
ド回路４４及び４８に対する条件付け信号にもなつてい
る。プロック暗号処理ユニツト４０は、暗号化モードで
動作する場合には、暗号キーの制御のもとに、入力デー
タ・ビツト・プロツクを暗号化して、出力暗号化プロッ
クを生成するもので、例えば前述の米国特許第３７９８
３５９号明細書及び同第３９５８０８１号明細書に開示
されているような装置が用いられてもよい。一例として
、後者の明細書に開示されている装置について簡単に説
明すると、この装置は、６４ビツトの入カメツセージを
半分に分けて、その第１半分及び第２半分を各各記憶す
る第１レジスタ及び第２レジスタと、６４ビツトの暗号
キーを記憶する第３レジスタと、この第３レジスタに入
つている暗号キーに置換操作を施して別の暗号キーを作
成するための第１線形変換装置と、第１レジスタに入つ
ている３２ビットの部分メツセージの所定のビツトを二
重にして、この部分メッセージを４８ビットに拡張する
拡張装置と、拡張された部分メッセージ及び置換された
暗号キー（いずれも４８ビット）を受取つて代替変換を
施すことにより代替ビット群（３２ビット）を発生させ
る代替変換装置と、この代替ビツト群に置換操作を施し
て、第１レジスタに入つている部分メツセージの積プロ
ツク暗号を生成する第２線形変換装置と、この積プロツ
ク暗号を用いて、第２レジスタに入つている別の部分メ
ツセージを変更する変更装置と、これにより変更された
部分メツセージを第１レジスタヘロードすると共に、第
１レジスタに入つていた部分メツセージを第２レジスタ
ヘロードするＦｂＩ卿装置とより成つており、所定数の
繰返し操作後に、第１レジスタ及び変換装置から、暗号
化又は解読されたメッセージが取出される。勿論、本発
明で使用されるプロック暗号処理ユニツト４０はこれに
限定されるものではなく、ブロック暗号処理を実行でき
るものであれば、どのようなものでもよい。次に、入カ
メッセージの最初の８バイトのプロックが、データ入力
母線４９を介して暗号処理装置へ供給される。

この入カプロツクは１バイトずつ供給され、従つて、ク
リア・データ・ビットから成る１プロック全体を入力す
るためには８サイクル必要である。プロック暗号処理ユ
ニツト４０のタイミング及び制御装置（図示せず）は、
各サイクルにおいて線ＬＩＢ及びＬＤＫへ各々制御信号
を発生する。これらの制御信号は、プロック暗号処理ユ
ニツト４０での暗号処理の実行のために、クリア・デー
タ・ビットから成る入カプロックの各バイト及び初期入
力暗号キーの各暗号キー・バイトを連続的にプロック暗
号処理ユニツト４０へロードするのに用いられる。第１
サイクルでは、線ＬＩＢ及びＬＤＫ上に最初の信号が発
生されると、ゼータ入力母線４９へ供給された最初の有
効クリア・データ・バイト（８ビット）及びキー連鎖レ
ジスタ３６からの最初の暗号キー・バイトのうちの７つ
の暗号キー・ビットがプロック暗号処理ユニツト４０へ
ロードされる。プロツク暗号処理ユニツト４０への７つ
の暗号キー・ビツトのロード動作に加えて、ＬＤＫ信号
は、これらの暗号キー・ビツトの転送中におけるパリテ
イ・エラーを調べるために、アンド回路４２にも印加さ
れる。線ＬＩＢ上の信号は、アンド回路１４にも印加さ
れて、これを条件付け、最初のデータ・バイトの８ビツ
トのうちの７ビット（この選択は自由である）を、オア
回路１６を介して排他的オア回路１８の方へ転送させる
。暗号キーの初期ロード後は、ＬＩＫ信号が滅勢されて
いるので（第７図参照）、この時反転器８はアンド回路
１０を条件付ける信号を供給する。これにより、キー連
鎖レジスタ３６からの最初の暗号キー・バイトに含まれ
る７つの暗号キー・ビツトが、アンド回路１０を介して
排他的オア回路１８の他方の入力に印加される。排他的
オア回路１８は、最初の暗号キー・バイトの７つの暗号
キー・ビット及び最初のクリア・データ・バイトの７つ
のクリア・データ・ビツトを組合わせるモジユロ２加算
器として働き、その結果（７ビット）は、オア回路２０
を介してキー連鎖レジスタ３６へ供給される。この７ビ
ットの加算結果は、パリテイ発生器２２にも供給され、
そこで１つのパリテイ・ビツトが発生される。このパリ
テイ・ビットは、オア回路２４の出力により条件付けら
れているアンド回路２６及びオア回路２８を介して、キ
ー連鎖レジスタ３６の最終段へ印加される。オア回路２
４は、線ＬＩＢ上の最初の信号により付勢されている。
これに同時に、線ＬＩＢ上の最初の信号は、オア回路３
０にも印加され、その出力線ＬＣＫ及び遅延素子３４の
出力線ＬＣＫを介して、プロツク暗号処理ユニツト４０
へ２つの制御入力を与える。これにより、オア回路２０
からの７ビツト及びオア回路２８からのパリテイ・ビツ
トを含む変更されたバイトがキー連鎖レジスタ３６へロ
ードされ得るようになる。線ＬＩＢ上の最初の信号は、
線４５上の暗号化信号により条件付けられたアンド回路
４４及びオア回路５２を介して、最終バイト・レジスタ
７０のセツト入力にも供給される。同様に、アンド回路
４４の出力信号は、第１バイト・ロード・ラツチ５８の
出力信号によつて条件付けられているアンド回路５６及
びオア回路６２を介して、第１バイト・レジスタ６８の
セツト入力にも供給される。この結果、認証バイトであ
る最初のデータ・バイトは、線４５上の暗号化信号によ
つて条件付けられているアンド回路４８及びオア回路５
４を介して、レジスタ６８及び７０の両方へロードされ
る。オア回路６２からのセツト信号は、遅延素子６４を
介して第１バイト・ロード・ラツチ５８のりセツト入力
Ｒへ印加され、このラツチ５８をりセツトする。遅延素
子６４による遅延時間は、レジスタ６８のセツト動作を
妨げな（・ように選ばれる。りセツトされた第１バイト
・ロード・ラツチ５８は、アンド回路５６を条件解除す
る信号を出し、これにより、レジスタ６８へのセツト信
号が滅勢される。その結果、レジスタ６８には認証バイ
トだけがロードされたままで残り、一方、レジスタ７０
のセツト入力は、線４５上の暗号化信号及び線ＬＩＢ上
の制御信号による制御のもとに、入力メツセージの各デ
ータ・バイトを連続的に最終バイト・レジスタ７０へロ
ードさせる。入カメツセージを暗号処理装置へ供給する
時にエラーが生じていなければ、入カメツセージの最終
バイトは、最初のバイトとしてレジスタ６８へロードさ
れた認証バイトと同一の認証バイトになつているはずで
ある。これを確めるため、暗号処理装置への入カメツセ
ージの転送の終りにおいて、レジスタ６８及び７０の内
容が比較装置７２で比較され、もしエラーが生じていな
ければ、即ち、これらの内容が一致すれば、アンド回路
７４は禁止され、暗号処理装置へのメッセージ転送の終
りにおいて線７６へ供給されるサンプル信号は、線７５
へエラー信号を発生しないように阻止される。これに対
し、両レジスタの内容が一致しなければ、比較装置７２
からアンド回路７４を条件付ける信号が発生され、この
結果、線７６上のサンプル信号により、線７５へエラー
信号が発生される。このエラー信号は、例えば、両方の
認証バイトが等しくないから、暗号化された入カメッセ
ージを受信局の方へ伝送すべきではないということを送
信局へ知らせるのに使用されてもよい。入カプロックの
残りのクリア・データ・バイトは、続く７サイクルの間
に、データ入力母線４９からプロック暗号処理ユニツト
４０へ１バイトずつ転送され、これと同時に、初期入力
暗号キーの残りの各暗号キー・バイトに含まれる７つの
暗号キー・ビットは、キー連鎖レジスタ３６からブロツ
ク暗号処理ユニツト４０へ転送される。

暗号キー・ビットは、１サイクルに７ビットずつ転送さ
れるが、これら７ビットの各群につき、回路３８でパリ
テイ検査が行なわれる。初期入力暗号キーの７つの暗号
キー・ビツトから成る各暗号キー・ビット群は、プロツ
ク暗号処理ユニツト４０への転送と同時に、アンド回路
１０を介して排他的オア回路１８の一方の入カへも転送
され、そこで７つのクリア・データ・ビツトから成る各
クリア・データ・ビツト群とモジユロ２加算された後、
オア回路２０を介してキー連鎖レジスタ３６へ再ロード
される。これから明らかなように、最終サイクル即ち第
８サイクルの終りにおいては、最初の暗号キーＫ１とク
リア・データ・ビツトから成る最初の入カプロツクＸ１
とのモジユロ２加算の結果（ＫｌｌＸｌ）が、キー連鎖
レジスタ３６に記憶されることになる。これに続いて、
プロツク暗号処理ユニツト４０は暗号化モードで動作し
、６４個のクリア・データ・ビットから成る入カプロツ
クが、初期入力暗号キーの制御のもとに暗号化されて、
６４個の暗号化データ・ビットから成る出力プロツクが
生成される。

この出力プロツクは、一度に１バイト（８ビット）ずつ
プロ３ツク暗号処理ユニツト４０からゼータ出力母線５
１の方へ転送され、従つて出力プロツクを完全に転送す
るためには、８サイクル必要である。各出力バイトの転
送は、プロツク暗号処理ユニツト４０のタイミング装置
（図示せず）から供給されるＤＯＢ信号と同期される。
この場合、タイミング装置は、出力プロツクの各バイト
をデータ出力母線５１の方へ順次にゲートするため、８
つのＤＯＢ信号（パルス）を発生する。第１Ｄ０Ｂ信号
は、アンド回路１２を条件付けて、暗号化されたデータ
・ビットから成る出力プロツクの第１バイト中の７ビッ
ト（この選択は自由である）を、オア回路１６を介して
排他的オア回路１８の一方の入カへ印加させる。この時
、アンド回路１０は、ＬＩＫ信号が滅勢されているため
に、反転器８からの出力信号によつて条件付けられてお
り、従つて、キー連鎖レジスタ３６からの変更された暗
号キーの最初の暗号キー・バイトに含まれる７つの暗号
キー・ビットが、排他的オア回路１８の他方の人カへ印
加される。排他的オア回路１８は、これら２つの入力を
モジユロ２加算して、７ビットの加算結果をオア回路２
０からキー連鎖レジスタ３６へロードする。この７ビツ
トのモジユロ２加算の結果は、パリテイ発生器２２へも
供給され、この加算結果に対するパリテイ・ビットが発
生される。第１Ｄ０Ｂ信号は、オア回路２４にも印加さ
れて、アンド回路２６を条件付け、この結果、パリテイ
発生器２２からのパリテイ・ビツトは、条件付けられた
アンド回路２６及びオア回路２８を介して、キー連鎖レ
ジスタ３６の最終段へロードされる。第１Ｄ０Ｂ信号は
、更にオア回路３０にも印加されて、前述のように、Ｌ
ＣＫ信号及び［でｋ信号を発生させる。変更された暗号
キー・バイトは、これらの信号の制御のもとに、キー連
鎖レジスタ３６へロードされる。この変更されたバイト
がキー連鎖レジスタ３６へロードされる時には、レジス
タ３６の内容は１ビット位置ずつシフト・ダウンされ、
この結果、レジスタ３６の出力には、前のモジユロ２加
算の結果における次のバイトが現われる。以下同様にし
て、残りの７サイクルの間、各ＤＯＢ信号は、暗号化さ
れたデータ・ビットから成る次のバイト（ただし７ビツ
ト）を、アンド回路１２及びオア回路１６を介して排他
的オア回路１８へ送つて、そこでキー連鎖レジスタ３６
から出力された次の変更バイトとモジユロ２加算させ、
その結果をキー連鎖レジスタ３６へロードすると共に、
このレジスタの内容を１ビツト位置ずつシフト・ダウン
させることにより、この次のサイクルで使用するための
次の変更された暗号キー・バイトがレジスタ３６の出力
に現われるようにする。

上述の８サイクルの完了時には、ブロツク暗号処理ユニ
ツト４０の次の暗号化動作サイクルのための暗号キーが
、キー連鎖レジスタ３６に記憶されている。この暗号キ
ーは、式Ｋ２＝Ｋｌ４Ｘｌ（１１１）Ｙ１で表わすこと
ができよう。送信局の暗号処理装置は、前｝同様にして
、クリア・データ・ビットから成る次の入カプロツクＸ
２及び暗号キーＫ２をプロック暗号処理ユニツト４０へ
ロードして、別の暗号化動作サイクルを実行することに
より、暗号化されたデータ・ビットから成る次の出カブ
ロツクＹ２を生成する。又、入カプロックＸ２及び暗号
キーＫ２は、排他的オア回路１８でモジユロ２加算され
（Ｋ２４Ｘ２）、その結果はキー連鎖レジスタ３６へロ
ードされる。前と同様に、暗号化動作サイクルの終了後
、暗号化されたデータ・ビツトから成る出力プロツクＹ
２及びキー連鎖レジスタ３６の内容Ｋ２ｌＸ２は、排他
的オア回路１８でモジユロ２加算され、別の暗号キーＫ
３が生成される。これは、Ｋ３−Ｋ２ｌＸ２ＯＹ２で表
わすことができ、次の暗号化動作サイクルで使用される
。これから明らかなように、後続の各暗号化動作サイク
ルに対しては、前の暗号化動作サイクルの結果に応じた
新しい暗号キーが与えられる。

従つて、暗号化されたデータ・ビットから成る後続の各
出力プロツクは、暗号処理装置のすべての先行動作サイ
クルへ有効に連鎖され、クリア・データ・５ビツトから
成る対応する入カプロツク、すべての先行入カプロツク
及び初期入力暗号キーの関数になつている。複数の同じ
クリア・データ・プロツクから成るステロタイプのメツ
セージが送信局から受信局へ ク伝送される場合には、
もし上述のようなプロック連鎖を使用しなければ、この
ようなメッセージの暗号化は、同一の暗号プロツクを作
り出す。

しかしながら、本発明に従うと、暗号キーは各暗号化１
σ動作サイクルにおいて変更されるので、ステロタィプ
のメッセージの暗号化された各プロツクは互いに異なつ
たものになり、従つて、このようなメッセージ伝送の機
密を十分に守ることができる。

本発明に従うプロツク連鎖プロセスを用いると、プロツ
ク暗号処理における“ブロックの有効長はｂ（プロツク
長）からＢ−Ｎｂ（メツセージ長）に増加する。即ち、
メッセージ全体を先行技術における１つのプロツクとみ
なすことができる。従つて、長さＢの同じクリア・テキ
スト・メツセージが繰返し入力されると、同じ暗号化メ
ツセージが生成されるかも知れないが、これを避けたけ
れば、各入カメツセージの最初のプロツク中に、任意に
選んだ１以上のバイトを挿入して、同じメツセージが繰
返さないようにすればよい。暗号解読プロセス 次に、本発明の暗号処理装置によるプロック連鎖プロセ
スを利用した暗号解読について説明する。

送信局からの暗号化されたメッ七−ジを受信した受信局
は、暗号解読プロセスの開始前に、送信局の暗号処理装
置で使用されたものと同じ初期入力暗号キーを受信局の
暗号処理装置の初期キー入力母線６へ１バイトずつ供給
する。初期入力暗号キーを完全に入力するためには、８
サイクル必要である。暗号キー・ロード動作の第１サイ
クルにおいては、最初の有効暗号キー・バイトが初期キ
ー入力母線６へ現われた時に、受信局ばＬＩＫ信号を出
して、アンド回路７を条件付け、第１暗号キー・バイト
に含まれる７つの暗号キー・ビツトを、オア回路２０を
介してキー連鎖レジスタ３６の第１段乃至第７段へ各々
ロードする。

ＬＩＫ信号は、アンド回路２７にも印加されて、これを
条件付け、第１暗号キー・バイト中のパリテイ・ビツト
Ｐをオア回路２８を介してキー連鎖レジスタ３６の第８
段へロードする。ＬＩＫ信号は、更に第１バイト・ロー
ド・ラツチ５８にも印加されて、これをオン状態にセツ
トし、これにより、メツセージの第１暗号解読バイト即
ち解読された認証バイトを第１バイト・レジスタ６８へ
ロードする準備として、ラツチ５８からアンド回路６０
を条件付ける信号が発生される。ＬＩＫ信号は又反転器
８で反転されて、アンド回路１０を禁止し、これにより
、第１暗号キー・バイトがキー連鎖レジスタ３６へ１ソ
ロードされている間、このレジスタ３６の出力からのフ
イード・バック・ループを阻止する。

ＬＩＫ信号は、オア回路３０を介して反転器３２にも印
加され、ここで反転された後、遅延素子３４により遅延
される。オア回路３０は、キー連鎖レジスタ３６のＬＣ
Ｋ入力を与え、遅延素子３４はＬＣＫ入力を与える。受
信局の暗号処理装置で使用されるキー連鎖レジスタ３６
は、送信局のものと同じであり、相互接続された８つの
ラッチ回路Ｌ１乃至Ｌ８から成るシフト・レジスタで各
々構成された８つの段を有している。

かくして、第１サイクルの間に、有効暗号キー・バイト
がキー連鎖レジスタ３６へ供給される時には、レジスタ
３６のＬＣＫ及びＬＣＫ入カへ適切な制御信号が印加さ
れて、最初の８ビツトの暗号キー・バイトをレジスタ３
６の各段の第１ラッチ回路Ｌ１へ各々ロードさせる。残
りの７つの暗号キー・バイトは、続く７サイクルの間に
、キー連鎖レジスタ３６の各段の第１ラツチ回路Ｌ１へ
１バイトずつ順次にロードされる。前にキー連鎖レジス
タ３６へロードされていた暗号キー・バイトは、後続の
暗号キー・バイトのロードの度に１ビツト位置ずつシフ
ト・ダウンされ、従つて、第８サイクルの終了時には、
初期入力暗号キーが完全にキー連鎖レジスタ３６に記憶
される。この時、キー連鎖レジスタ３６の出力には、第
１暗号キー・バイトが現われている。キー連鎖レジスタ
３６から出力された暗号キー・バイトに含まれる７つの
暗号キー・ビットは、キー連鎖レジスタ３６の最終段か
らのパリテイ・ビツトＰと比較されるパリテイ・ビット
を発生するパリテイ検査回路３８へ印加され、暗号化プ
ロセスの時と同様に、もしパリテイ・エラーが検出され
ると、パリテイ検査回路３８は、アンド回路４２を条件
付ける信号を出す。初期入力暗号キーがキー連鎖レジス
タ３６へロードされてしまうと、受信局は、線４７へ暗
号解読信号を供給する。

この信号は、プロック暗号処理（この場合は暗号解読）
の準備のためにプロツク暗号処理ユニツト４０へ印加さ
れ、又アンド回路４６及び５０へ印加されて、これらを
条件付ける。プロック暗号処理ユニツト４０は、暗号解
読モードで動作する時には、入力暗号キーの制御のもと
に、暗号化されたデータ・ビツトから成る入ノカプロツ
クを解読して、クリア・データ・ビツトから成る出力ブ
ロツクを生成する。

まず、送信局から伝送されてきたメツセージの８バイト
の第１プロックがデータ入力母線４９を介して、１バイ
トずつ暗号処理装置へ供給される。暗号化プロツク全体
を完全に入力するためには、８サイクル必要である。プ
ロツク暗号処理ユニツト４０のタイミング及び制御装置
（図示せず）は、各サイクルについて線ＬＩＢ及びＬＤ
Ｋへ各々信号を供給する。これらのＬＩＢ及びＬＤＫ信
号は、プロツク暗号処理ユニツトの内部においては、プ
ロツク暗号処理の準備のために、入カプロツクの連続す
る各バイト及び初期入力暗号キーの各バイトをプロック
暗号処理ユニツト４０へロードするのに用いられる。か
くして、第１サイクルにおいて線ＬＩＢ及びＬＤＫ上に
最初の信号（パルス）が発生されると、データ入力母線
４９上の暗号化された第１有効バイトの８ビット及びキ
ー連鎖レジスタ３６からの第１暗号キー・バイトの７つ
の暗号キー・ビットが、プロツク暗号処理ユニツト４０
へロードされる。ＬＤＫ信号は、７つの暗号キー・ビツ
トをキー連鎖レジスタ３６からプロツク暗号処理ユニツ
ト４０へロードすることの他に、これらの暗号キー・ビ
ツトの転送中におけるパリテイ・エラーの有無を調べる
ため、アンド回路４２にも印加される。最初のＬＩＢ信
号は、アンド回路１４にも印加されて、これを条件付け
、暗号化データ・バイトの８ビツトのうちの７ビツトを
オア回路１６から排他的オア回路１８の一方の入カへ送
る。この時ＬＩＫ信号は滅勢されているので、反転器８
はアンド回路１０を条件付ける信号を出し、これにより
、キー連鎖レジスタ３６からの第１暗号キー・バイトの
７つの暗号キー・ビツトが、排他的オア回路１８の他方
の入カへ送られる。排他的オア回路１８は、これら２つ
の７ビッ小人力をモジユロ２加算し、７ビットの加算結
果は、オア回路２０からキー連鎖レジスタ３６の第１段
乃至第７段の第１ラツチ回路Ｌ１へ各々供給される。こ
の加算結果は、これについてのパリテイ・ビツトを得る
ために、パリテイ発生器２２にも供給される。パリテイ
発生器２２で発生されたパリテイ・ビットは、ＬＩＢ信
号を入力とするオア回路２４の出力によつて条件付けら
れているアンド回路２６及びオア回路２８を介して、キ
ー連鎖レジス夕３６の最終段の第１ラツチ回路Ｌ１へ供
給される。ＬＩＢ信号はオア回路３０にも印加され、キ
ー連鎖レジスタ３６のＬＣＫ入力及びＬＣＫ入力へ各々
信号を送る。変更されたバイトは、これら２つの信号の
制御のもとに、キー連鎖レジスタ３６へロードされる。
入力暗号化プロック及び初期入力暗号キーの各各の残り
７バイトは、続く７サイクルの間に、プロツク暗号処理
ユニツト４０へ順次に転送される。

パリテイ検査は、７つの暗号キー・ビットの転送毎に行
なわれる。更に、第１サイクルの時と同様に、初期入力
暗号キーからの７つの暗号キー・ビツトを含む後続の各
暗号キー・ビット群は、排他的オア回路１８において、
７つの暗号化ゼータ・ビツトを含む後続の各データ・ビ
ット群と順次にモジユロ２加算され、７ビツトの各加算
結果は、キー連鎖レジスタ３６へ順次に再ロードされる
。８サイクルの終了時には、キー連鎖レジスタ３６は、
初期入力暗号キーＫ１と第１入カプロツクＹ１とのモジ
ユロ２加算の結果ＫｌｌＹｌを記憶している。

これに続いて、プロック暗号処理ユニツト４０は暗号処
理動作サイクルに入つて、暗号化データ・ビツトから成
る入カプロツクを初期入力暗号キーの制御のもとに解読
して、暗号化前のものと同じクリア・データ・ビットか
ら成る出力プロックを生成する。

プロツク暗号処理ユニツト４０での初期入力暗号キーに
よる暗号解読プロセスの制御順序は、送信局での暗号化
プロセスの時と反対になつている。８バイトの出力クリ
ア・データ・プロックは、プロツク暗号処理ユニツト４
０からデータ出力母線５１へ１バイトずつ供給され、従
つて、出力プロツク全体の転送を完了させるためには、
８サイクル必要である。

出力プロックの連続する各バイトの転送は、プロツク暗
号処理ユニツト４０のタイミング装置（図示せず）から
供給されるＤＯＢ信号に同期して行なわれる。このタイ
ミング装置は、８つの各出力バイトをデータ出力母線５
１へ順次にゲートするため、８つのＤＯＢ信号（パルス
）を発生する。最初のＤＯＢ信号は、アンド回路１２へ
印加されて、これを条件付け、出力プロックの第１バイ
トのうちの７ビットをオア回路１６から排他的オア回路
１８の一方の入カへ送る。

この時ＬＩＫ信号は滅勢されているので、反転器８はア
ンド回路１０へ条件付け信号を供給し、これにより、キ
ー連鎖レジスタ３６からの変更された第１暗号バイトの
７つの暗号キー・ビットが、排他的オア回路１８の他方
の入カへ印加される。排他的オア回路１８は、これら２
つの入力をモジユロ２加算し、結果の７ビットは、オア
回路２０からキー連鎖レジスタ３６へロードされる。モ
ジユロ２加算の結果は、パリテイ発生器２２にも供給さ
れ、ここでパリテイ・ビットが発生されて、アンド回路
２６及びオア回路２８を介して、キー連鎖レジスタ３６
の最終段へロードされる。アンド回路２６は、最初のＤ
ＯＢ信号を受取つたオア回路２４の出力により条件付け
られている。最初のＤＯＢ信号は、オア回路３０にも印
加され、続いて反転器３２で反転された後、遅延素子３
４で遅延される。この結果、キー連鎖レジスタ３６への
変更された暗号キー・バイトのロード動作を制御するＬ
ＣＫ信号及びＬＣＫ信号が、オア回路３０の出力及び遅
延素子３４の出力に各々発生される。変更された暗号キ
ー・バイトがオア回路２０及び２８からキー連鎖レジス
タ３６へロードされる時には、このレジスタ３６の内容
は、各段において１ビツト位置ずつシフト・ダウンされ
、従つて、レジスタ３６の出力には、前のモジユロ２加
算の結果における次のバイトが現われる。後続の７サイ
クルにおいても、各サイクルで発生されるＤＯＢ信号の
制御のもとに、上と同様な動作が行なわれ、キー連鎖レ
ジスタ３６は、オア回路２０及び２８からの変更された
暗号キー・バイトのロードの度に、各段において１ビツ
ト位置ずつシフト・ダウンされる。

８サイクルの終了時には、キー連鎖レジスタ３６は、プ
ロック暗号処理ユニツト４０での次の解読サイクルのた
めの変更された暗号キーＫ２を記憶している。

これは、Ｋ２−ＫｌｌＹｌ４Ｘｌと表わすことができる
。このＫ２は、数学的には暗号化プロセスの時のＫ２と
等価である。この後、受信局の暗号処理装置は、前と同
様にして、次の入カプロックＹ２を受取つて、変更され
た暗号キーＫ２の制御のもとに次の出力クリア・データ
・フロックＸ２を生成することができる。暗号化された
データ・ビットから成る入カプロックＹ２及び変更され
た暗号キーＫ２は、プロック暗号処理ユニツト４０へロ
ードされると共に、排他的オア回路１８でモジユロ２加
算され、この加算結果Ｋ２４Ｙ２は、キー連鎖レジスタ
３６へロードされる。前と同様に、プロツク暗号処理ユ
ニツト４０で暗号解読動作が続けられている間、出力プ
ロツクＸ２及びキー連鎖レジスタ３６の内容Ｋ２ｌＹ２
の各バイト中の７ビットは、排他的オア回路１８で順次
にモジユロ２加算され、この結果、次の暗号処理サイク
ルのための変更された暗号キーＫ３Ｋ２ＯＹ２ｌＸ２が
得られる。以上のように、暗号解読プロセスにおいても
、暗号化プロセスの時と同様に、各動作サイクルのため
の暗号キーは、先行の動作サイクルの結果から得られる
。

従つて、暗号解読プロセスにおける各出力プロツクも、
暗号処理装置のすべての先行動作サイクルへ有効に連鎖
され、対応する入カプロツク、すべての先行入カプロッ
ク及び初期入力暗号キーの関数になつている。メツセー
ジ伝送の確認も、暗号化プロセスの時と同様にして行な
われる。

即ち、プロック暗号処理ユニツト４０が第１入カプロツ
クについての第１暗号処理サイクル（この場合は暗号解
読サイクル）を完了すると、第１Ｄ０Ｂ信号が、線４７
上の暗号解読信号によつて条件付けられたアンド回路４
６及びオア回路５２を介して、最終バイト・レジスタ７
０のセツト入カへ印加される。アンド回路４６の出力は
、この時オン状態にある第１バイト・ロード・ラッチ５
８によつて条件付けられているアンド回路６０及びオア
回路６２を介して、第１バイト・レジスタ６８のセツト
入力にも印加される。この結果、解読された第１データ
・バイト即ち認証バイトは、線４７上の暗号解読信号に
よつて条件付けられたアンド回路５０及びオア回路５４
を介して、レジスタ６８及び７０の両方へロードされる
。オア回路６２の出力は、遅延素子６４を介して第１バ
イト・ロード・ラッチ５８のりセツト入力Ｒへ印加され
る。りセツトされた第１バイト・ロード・ラッチ５８は
、アンド回路６０を禁止する信号を出し、この結果、レ
ジスタ６８へのセツト入力が滅勢される。従つて、第１
バイト・レジスタ６８には最初の認証バイトだけがロー
ドされたままで残り、一方、最終バイト・レジスタ７０
のセツト入力は、線４７土の暗号解読信号及びＤＯＢ信
号の制御のもとに連続的に付勢されるので、解読された
出力プロツクの各バイトが連続的に最終バイト・レジス
タ７０へロードされる。送信局から受信局へのメツセー
ジ伝送の途中でエラーが生じていなければ、メツセージ
の最終バイトは、解読されたメッセージの第１バイトと
して現われたものと同じ認証バイトになつているはずで
ある。これを確めるため、暗号解読サイクルの終了時に
、第１バイト・レジスタ６８及び最終バイト・レジスタ
７０の内容が比較装置７２で比較され、もしエラーが生
じていなければ、即ち、これらが一致すれば、アンド回
路７４は禁止される。従つて、暗号解読サイクルの終了
時に線７６へ供給されるサンプル信号が線７５の方へエ
ラー信号として送られることはない。これに対し、レジ
スタ６８及び７０の内容が一致しなければ、比較装置７
２はアンド回路７４を条件付ける信号を出し、この結果
線７６土のサンプル信号により、線７５へエラー信号が
発生される。このエラー信号は、両認証バイトが等しく
なく、従つて送信局から受信局へのメッセージ伝送にお
いてエラーが生じたということを受信局へ知らせるため
に用いられてもよい。

【図面の簡単な説明】

第１図はデータ処理ネツトワークの一例を示す概略プロ
ツク図、第２図はプロツク連鎖を使用しない入カメッセ
ージのフオーマットの一例を示す図、第３図はプロック
連鎖を使用する入カメッセージのフオーマツトの一例を
示す図、第４図は暗号化のためのプロック連鎖プロセス
の一部を示す論理プロツク図、第５図は暗号解読のため
のプロック連鎖プロセスの一部を示す論理プロツク図、
第６図は第６Ａ図及び第６Ｂ図の組合わせ方を示す図、
第６Ａ図及び第６Ｂ図は本発明の一実施例を示すプロツ
ク図、第７図は本発明で使用される種々の信号のタイミ
ングを示すタイミング図である。 ６・・・・・・初期キー入力母線、７，１０，１２，１
４，２６，２７，４２，４４，４６，４８，５０，６０
，７４・・・・・・アンド回路、８，３２・・・・・・
反転器、１６，２０，２４，２８，３０，５２，５４，
６２・・・・・・オア回路、１８・・・・・・排他的オ
ア回路、２２・・・・・・パリテイ発生器、３４，６４
・・・・・・遅延素子、３６・・・・・・キー連鎖レジ
スタ、３８・・・・・・パリテイ検査回路、４０・・・
・・・プロツク暗号処理ユニツト、４９・・・・・・デ
ータ入力母線、５１・・・・・・データ出力母線、５８
・・・・・・第１バイト・ロード・ラツチ、６８・・・
・・・第１バイト・レジスタ、７０・・・・・・最終バ
イト・レジスタ、７２・・・・・・比較装置。

Claims (1)

【特許請求の範囲】
1. １ 複数のデータ・ビット・ブロックから成る入力メッ
   セージを受取つて、暗号キーの制御のもとに上記入力メ
   ッセージを複数データ・ビットのブロック単位で暗号解
   読するための暗号処理装置にして、上記暗号キーを記憶
   するためのキー記憶手段と、各暗号処理サイクルにおい
   て上記キー記憶手段に記憶されている暗号キーの制御の
   もとに、上記入力メッセージを１ブロックずつ暗号処理
   して、入力ブロックに対応する暗号化又は暗号解読され
   た出力ブロックを生成するブロック暗号処理手段と、各
   暗号処理サイクルにおける入力ブロック及び出力ブロッ
   ク並びに上記キー記憶手段に記憶されている暗号キーを
   論理的に組合わせ、その結果を次の暗号処理サイクルで
   の使用のために上記キー記憶手段へロードするキー変更
   手段とより成る暗号処理装置。