JPS5925418B2 - 公衆電話機の転極信号検出回路 - Google Patents

Description

【発明の詳細な説明】 本発明は、通話回路の入力側の第１、第２局線間にダイ
オードブリッジ回路が接続された公衆電話機における転
極信号検出回路に関するものである。

一般に、電話機を局線に接続するに際し、回転ダイヤル
を備えた一般加入電話機の場合には極性に注意を払う必
要がなく、また、押釦ダイヤルを備えた一般加入電話機
の場合にもダイオードブリッジが挿入されているため、
注意を払う必要がない。

一方、公衆電話機においては、、被呼者応答時や課金信
号時に転極パルスが到来するため、これを検出するため
に局線極性に対して予め定めた極性でもつて接続する必
要がある。

しかしながら、諸外国などにおいては、前述した公衆電
話機を極性の表示がないため、極性を違えて局線に接続
したり、正しい極性で接続しても中継箇所の作業などで
極性が反転される場合が多条あり、公衆電話機としての
「常な機能が果たせなかつた。

さらに、このような場合には、公衆電話機側で極性を反
転させる配線替えをその都度行なう必要があり、保守が
極めて煩雑であるといラ欠点を有していた。このため、
この発明の出願人は最近、電話機のフックオフ時に磁気
ラッチング・リレー等の電流方向検出手段を局線Ｌ１、
Ｌ２間に接続し、この電流方向検出手段が感動した場合
にスイッチ手段を切換えて局線極性を修正する局線極性
の自動修正回路を提案しているが、このような考え方に
よれば、自動修正回路の後段に別途転極信号を検出する
手段を必要とするものであつた。

本発明は以上の点に鑑み、このような問題を解決すると
共にかかる欠点を除去すべくなされたもので、その目的
は、周期的に到来する転極信号を接続極性の如何にかか
わらず繰り返し検出することができ、また、装置を小型
・軽量化することができ、さらに、極性違いによる公衆
電話機の不動作、誤動作を解決し、かつ配線替への保守
作業を全く不要とし、また、電話機を局線に接続する際
に極性を考慮する必要をなくすとともに、保護用のダイ
オードおよび双方向電流路を別途必要とせず、さらに、
局線極性の自動修正回路を必要としない公衆電話機の転
極信号検出回路を提供することにある。

このような目的を達成するために、本発明は、通話回路
の入力側の第１、第２局線間に接続されたダイオードブ
リツジ回路の第１局線が正電位時および第２局線が正電
位時に局との直流ループを作るブリツジ辺にそれぞれ挿
入された第１および第２のフオトカプラ一と、これら各
フオトカプラ一の出力をそれぞれセツト人力とする複数
のＲＳフリツプフロツプ回路と、これら各ＲＳフリツプ
フロツプの出力の一致をとるアンド回路と、このアンド
回路の出力によつてりセツトが解除されて各種制御出力
を発生するとともに最終制御出力を上記ＲＳフリツプフ
ロツプ回路のりセツト入力とするタイマカウンタとから
構成され、転極信号の到来毎に繰り返し上記アンド回路
の出力を送出するようにしたものである。

以下、図面に基づき本発明の実施例を詳細に説明する。

図は本発明による公衆電話機の転極信号検出回路の一実
施例を示す回路図で、本発明を、局からのマルチ課金信
号を受けて、マルチ通話を可能とする先ループ方式の公
衆電話機に適用した場合の一例を示すものである。

図において、Ｌｌ，Ｌ２は局線に接続される局線端子（
以下、局線と呼称する）、ＢＥＬはコンデンサＣ１とベ
ルＢｅｌｌとからなるベル回路で、フツクスイツチ接点
ＨＳｌを介して局線Ｌｌ，Ｌ２間に接続されている。Ｄ
Ｂは通話回路ＴＣの入力側の局線Ｌｌ，Ｌ２間に接続さ
れたダイオードブリツジ回路で、ブリツジ接続されたダ
イオードＤ１〜Ｄ４と、そのダイオードＤ１と直列に接
続され第１のフオトカプラＰＣｌを構成する発光素子Ｐ
ｄｌと抵抗Ｒ１との直列回路およびこの直列回路に並列
に接続されたバリスタＶ１ならびにダイオードＤ３と直
列に接続され第２のフオトカプラＰＣ２を構成する発光
素子Ｐｄ２と抵抗Ｒ２との直列回路およびこの直列回路
に並列に接続されたバリスタＶ２とによつて構成されて
いる。ここで、この第１および第２のフオトカプラＰＣ
ｌ，ＰＣ２はダイオードブリツジ回路ＤＢの局線Ｌ１（
＋）時および局線Ｌ２（＋）時に局との直流ループを作
るブリツジ辺にそれぞれ挿入されている。ＰＯＷはダイ
オードブリツジ回路ＤＢの出力側に接続された電源回路
で、ツエナーダイオードＺＤとこのツエナーダイオード
ＺＤと並列接続されたダイオードＤ６とコンデンサＣ２
との直列回路から構成されている。ＣＣＣは後述するワ
ンシヨツト回路の出力によつて制御され通話回路ＴＣを
強制的に切断する強制切断回路で、トランジスタＴｒｌ
〜Ｔｒ４と抵抗Ｒ３〜Ｒ６およびトランジスタＴｒｌと
並列接続されたダイオードＤ７によつて構成されている
。Ｄｉはダイヤルインパルス接点、Ｄｓはダイヤルのオ
フノーマル接点、Ｒ７およびＣ３はダイヤルインパルス
接点Ｄｉと並列に接続された直列回路で、この抵抗Ｒ７
−とコンデンサＣ３との直列回路はダイヤルインパルス
接点Ｄｉの火花消去用のために設けたものである。Ｐｔ
ｌ，ｐｔ２は第１および第２のフオトカプラＰＣｌ，Ｐ
Ｃ２を構成する第１、第２受光素子、Ｒ８，Ｒ，はそれ
ぞれ受光素子Ｐｔｌ，ｐｔ２のエミツタに接続された抵
抗、ＮＡＣｌ，ＮＡＣ２は第１、第２受光素子Ｐｔｌ，
ｐｔ２のそれぞれの出力をインバータＩＮｌ，ＩＮ２を
介して入力とするノイズ吸収回路で、それぞれ直列接続
された抵抗ＲｌＯ，Ｒｌｌとその抵抗ＲｌＯと抵抗Ｒｌ
ｌの接続点と接地間に接続されたコンデンサＣ４および
抵抗Ｒｌ２，Ｒ，３とコンデンサＣ５とから構成され、
このノイズ吸収回路ＮＡＣｌ，ＮＡＣ２はそれぞれ着信
号等のノイズを吸収して誤動作を防止するために設けた
ものである。

Ｆｌ，Ｆ２はそれぞれ第１および第２のフオトカツプラ
ＰＣｌ，ＰＣ２の受光素子Ｐｔｌ，ｐｔ２の出力によつ
てセツトされ、後述するりセツト回路の出力によつてり
セツトされる第１および第２フリツブフロツプで、この
第１のフリツプフロツプＦ１は局線Ｌ１（＋）であるこ
とを記憶するＲＳラツチであり、また、第２のフリツプ
フロツプＦ２は局線Ｌ２（＋）であることを記憶するＲ
Ｓラツチであり、これらは前記第１および第２のフオト
カプラＰＣｌ，ＰＣ２の出力をそれぞれ記憶する記憶回
路を構成している。

ＡＮＤｌは第１のフリツプフロツプＦ１のＱ出力と第２
のフリツプフロツプＦ２のＱ出力の論理積をとる第１の
アンドゲートで、この第１のアンドゲートＡＮＤｌは前
記各記憶回路の出力の一致をとる一致回路を構成してい
る。そして、第１のアンドゲートＡＮＤｌの出力はイン
バータＩＮ４を介して後述するカウンタをりセツトする
ように構成されている。ＤＩＦは第１のアンドゲートＡ
ＮＤｌの出力を入力とする第３のフリツプフロツプＦ３
のトリガ用微分回路で、コンデンサＣ６と抵抗Ｒｌ４と
の直列回路およびこのコンデンサＣ６と抵抗Ｒｌ４の接
続点と接地間に接続された抵抗Ｒｌ５から構成され、そ
の出力端はインバータＩＮ３を介して第３のフリツプフ
ロツプＦ３のセツト端子Ｓに接続されている。ここで、
この第３のフリツプフロツプＦ３は転極信号が到来した
ことを記憶するＲＳラツチで、そのＱ出力はインバータ
ＩＮ５とそれぞれ抵抗Ｒｌ７および抵抗Ｒｌ８を介して
トランジスタＴｒ５およびＴｒ６のベースにそれぞれ接
続され、さらに、インバータＩＮ６とそれぞれ抵抗Ｒｌ
，および抵抗Ｒ２Ｏを介してトランジスタＴｒ７および
Ｔｒ８のベースにそれぞれ接続されている。Ｆ４は投光
素子ＰＴの発光停止制御用の第４のフリツプフロツプ（
ＲＳラツチ）、Ｆ５は糸つり監視のための出力を送出す
る第５のフリツプフロツプ（ＲＳラツチ）である。Ｐは
磁気保持形の硬貨収納リレーで、トランジスタＴｒ５，
Ｔｒ８のオンで動作し、トランジスタＴｒ６，Ｔｒ７の
オンで復旧する機能を備えている。

そして、この硬貨収能リレーＰはトランジスタＴｒ５，
Ｔｒ６のコレクタ共通接続点とトランジスタＴｒ７，Ｔ
ｒ８のコレクタ共通接続点との間に挿入され、トランジ
スタＴｒ５とＴｒ７のエミツタは共通接続され、その接
続点は抵抗Ｒｌ６を介して電源回路ＰＯＷに接続され、
トランジスタＴｒ６とＴｒ８のエミツタは共通接続され
、その接続点は接地されている。０ＳＣは発振回路で、
抵抗Ｒ２ｌと、抵抗Ｒ２２と可変抵抗ＶＲｌとの直列回
路およびコンデンサＣ７から構成されている。

ＣＴは第１のアンドゲートＡＮＤｌの出力によつてりセ
ツトが解除されて各種制御出力を発生するとともに、最
終制御出力を第１および第２のフリツブフロツプ回路Ｆ
ｌ，Ｆ２のりセツト入力とするタイマカウンタで、転極
信号到来時でりセツト解除、１２８０ｍｓ後にりセツト
されるように構成されている。ＮＡＮＤｌはタイマカウ
ンタＣＴの出力Ｑ８と出力Ｑｌ２とを入力とする第１の
ナンドゲートで、その出力端はりセツト回路ＲＴのイン
バータＩＮｌ６の出力との論理積をとる第２のアンドゲ
ートＡＮＤ２を介して第３〜第５のフリツプフロツプＦ
３〜Ｆ５のりセツト端子Ｒに接続されている。そして、
タイマカウンタＣＴの出力Ｑ８はインバータＩＮ７を介
して第４のフリツプフロツプＦ４のセツト端子Ｓに接続
され、また、タイマカウンタＣＴの出力１２はインバー
タＩＮ，を介して第５のフリツプフロツプＦのセツト端
子Ｓに接続されている。ＡＮＤ３はタイマカウンタＣＴ
の出力Ｑ６をインバータＩＮ８を介した出力とタイマカ
ウンタＣＴの出力Ｑ７の論理積をとる第３のアンドゲー
トで、その出力端は第２のナンドゲートＮＡＮＤ２の入
力端の１つに接続されると共に、第３のナンドゲートＮ
ＡＮＤ３の入力端の１つに接続されている。ＡＮＤ４は
第３のフリツプフロツプＦ３のＱ出力と第４のフリツプ
フロツプＦ４のＱ出力をインバータＩＮｌＯを介した出
力の論理積をとる第４のアンドゲートで、その出力端は
第３のナンドゲートＮＡＮＤ３の入力端の他の１つに接
続されると共に、ノアゲートＮＯＲの一方の入力端に接
続されている。そして、第５のフリツプフロツプＦ５の
Ｑ出力は第２のナンドゲートＮＡＮＤ２の入力端の１つ
に接続され、この第５のフリツプフロツプＦ５のＱ出力
と前記第４のアン・ドゲートＡＮＤ４の出力を入力とす
るノアゲートＮＯＲの出力端はィンバ・一タ１Ｎ１１と
抵抗Ｒ２３を直列に介してトランジスタＴｒ，のベース
に接続されている。Ｒ２４はトランジスタＴｒ〜ア←ス
と接地間に接続された抵抗１必。ここで、前記第２のナ
ンドゲートＮＡＮＤ２は糸つり監視用出力ゲートを構成
し、また、第３のナンドＮＡＮＤ３は転極信号到来時の
硬貨有無監視用出力ゲートを構成している。ＰＴおよび
ＰＬは収納位置の硬貨の有無を監視する投光および受光
素子で、投光素子ＰＴのアノード側は電源＋５に接続さ
れ、カソード側は抵抗Ｒ２５を介してトランジスタＴｒ
，のコレクタに接続されている。

また、受光素子ＰＬのコレクタ側は第３のナンドゲート
ＮＡＮＤ３の入力端の１つに接続されると共に、抵抗Ｒ
２６を介して電源＋５に接続され、さらにインバータＩ
Ｎｌ２を介して第２のナンドゲートＮＡＮＤ２の入力端
の１つに接続され、エミツタ側は接地されている。ＨＯ
Ｄはフツクオン検出回路で、フツクスイツチ接点ＨＳ２
の可動端子に直列に接続されたコンデンサＣ８とこのコ
ンデンサＣ８と並列接続されたダイオードＤ８および抵
抗Ｒ２７から構成されている。

ＮＡＮＤ４はフツクオン検出回路ＨＯＤの出力を抵抗Ｒ
２８を介した出力と第２および第３のナンドゲートＮＡ
ＮＤ２，ＮＡＮＤ３の出力を入力とする第４のナンドゲ
ートで、この第４のナンドゲートＮＡＮＤ４は強制切断
信号出力ゲートを構成し、その出力をインバータＩＮ，
３を介してワンシヨツト回路０ＳＴに供給するように構
成されている。このワンシヨツト回路０ＳＴは少なくと
も交換機側の落ちる時間以上のワンシヨツト出力を強制
切断回路ＣＣＣに送出する回路で、インバータ１Ｎ１３
の出力と第６のナンドゲートＮＡＮＤ６の出力を入力と
する第５のナンドゲートＮＡＮＤ５とコンデンサＣ，と
抵抗Ｒ２，および第６のナンドゲートＮＡＮＤ６の直列
回路と、コンデンサＣ，と抵抗Ｒ２９の接続点と接地間
に直列に接続された抵抗Ｒ３Ｏと可変抵抗器ＶＲ２から
構成されている。

ＲＴは強制切断時に全回路系をりセツトするりセツト回
路で、ワンシヨツト回路０ＳＴの第６のナンドゲートＮ
ＡＮＤ６の出力をインバータＩＮｌ４と抵抗Ｒ３ｌを直
列に介してベースに入力し、コレクタが抵抗Ｒ３３と抵
抗Ｒ３４およびダイオードＤ，を直列に介して電源回路
ＰＯＷに接続され、エミツタが接地されたトランジスタ
ＴｒｌＯと、抵抗Ｒ３２、コンデンサＣｌＯおよび直列
接続のインバータＩＮｌ５，ＩＮｌ６から構成されてい
る。つぎにこの図に示す実施例の動作を説明する。まず
、フツクオフでフツクスイツチ接点ＨＳｌ，ＨＳ２が切
換わつたときに、局線Ｌ１が（＋）に接続されていれば
、ダイオードブリツジ回路ＤＢのブリツジ辺に挿入され
た第１のフオトカプラＰＣｌの第１発光素子Ｐｄ，が発
光し、この発光は第１のフオトカプラＰＣｌの受光素子
Ｐｔｌで受光され、電気信号に変換された後、その出力
は第１のノイズ吸収回路ＮＡＣｌを通して第１のフリツ
プフロツプＦ１のセツト端子Ｓに加えられ、第１のフリ
ツプフロツプＦがこれを記憶する。このとき、第４のナ
ンドゲートＮＡＮＤ４の１人力端にフツクオン検出回路
ＨＯＤから論理「１］信号が与えられる。つぎに、硬貨
投入、ダイヤル発信の後、被呼者が応答すると、局から
転極パルスが到来し、局線Ｌ２（＋）となり、第２のフ
オトカプラＰＣ２の発光素子Ｐｄ２がこれを検出して発
光し、この発光は第２のフオトカプラＰＣ２の受光素子
Ｐｔ２で受光され、電気信号に変換された後、その出力
は第２のノイズ吸収回路ＮＡＣ２を通して第２のフリツ
プフロツプＦ２のセツト端子Ｓに加えられ、第２のフリ
ツプフロツプＦ２がこれを記憶する。そして、第１のア
ンドゲートＡＮＤｌは第１および第２のフリツプフロツ
プＦ，，Ｆ２の各出力Ｑの一致をとり、転極信号検出出
力である一致出力を送出する。ここで、もし局線Ｌ２（
＋）に接続されていたとすれば、最初に第２のフリツプ
フロツプＦ２が第２のフオトカプラＰＣ２の出力を記憶
し、被呼者応答で第１のフリツプフロツプＦ１が第１の
フオトカプラＰＣｌの出力を記憶し、第１のアンドゲー
トＡＮＤｌの出力としては局線極性の如何にかかわらず
同一となる。第１のアンドゲートＡＮＤｌの出力はタイ
マカウンタＣＴのりセツトを解くとともに、微分回路Ｄ
ＩＦに加えられ、第１のアンドゲートＡＮＤｌの出力を
微分する微分回路ＤＩＦの微分出力は第３のフリツプフ
ロツプＦ３をラツチさせる。

そして、第３のフリツプフロツプＦ３の出力は硬貨収納
リレーＰを動作させると共に、第４のアンドゲートＡＮ
Ｄ４とノアゲートＮＯＲ、インバータＩＮｌｌおよび抵
抗Ｒ２３を介してトランジスタＴｒ，をオンさせる。ト
ランジスタＴｒ，がオンすると、投光素子ＰＴは発光す
る。しかして、収納位置に硬貨が存在すれば、受光素子
ＰＬがオンするため、第３のナンドゲートＮＡＮＤ３の
１入力端には論理「Ｏ」が与えられる。

そして、タイマカウンタＣＴのスタート後、監視タイミ
ング、すなわち１０ｍｓから１５ｍｓの５ｍｓ間の第３
のアンドゲートＡＮＤ３の出力「１］が入力しても第３
のナンドゲートＮＡＮＤ３の出力は依然として論理［１
」を継続し、第４のナンドゲートＮＡＮＤ４からは強制
切断のための信号は送出されない。一方、もし収能位置
に硬貨が存在しなければ、前述した監視のタイミングで
第３のナンドゲートＮＡＮＤ３の３入力はすべて論理「
１」となり、第３のナンドゲートＮＡＮＤ３は第４のナ
ンドゲートＮＡＮＤ４に対して論理［０」の信号を送出
する。

このため、第４のナンドゲートＮＡＮＤ４の出力は論理
「１］、インバータＩＮｌ３の出力は論理「０」となり
、その出力によつてワンシヨツト回路０ＳＴをトリガし
、ゞ硬貨無し〃として強制切断を行う。そして、タイマ
カウンタＣＴのスタート後、２０ｍｓ経過すると、第４
のフリツプフロツプＦ４がラツチし、第４のアンドゲー
トＡＮＤ４の出力を論理「０」としてトランジスタＴｒ
９をオフ状態に移行せしめ、投光素子ＰＴの発光を停止
させる。

これと同時に第３のアンドゲートＡＮＤ３のゲートを閉
じる。さらにタイマカウンタＣＴのスタート後、３２０
ｍｓ経過すると、第５のフリツプフロツプＦ５がラツチ
し、その出力により再度投光素子ＰＴを発光させる。そ
して、このタイミングでは、既に収納位置にある硬貨は
収納されているはずであり、もし糸つりなどの不正使用
により硬貨が存在すれば、第３のアンドゲートＡＮＤ３
の出力の監視のタイミングで第２のナンドゲートＮＡＮ
Ｄ２の３入力はすべて論理「１］となり、この第２のナ
ンドゲートＮＡＮＤ２の出力を論理「Ｏ］、第４のナン
ドゲートＮＡＮＤ４の出力を論理「１」として強制切断
を行なう。

しかる後のタイマカウンタＣＴのスタート後、３４０ｍ
ｓの経過後、タイマカウンタＣＴの出力で第１のナンド
ゲートＮＡＮＤｌの出力を論理「Ｏ］となり、その出力
を入力とする第２のアンドゲートＡＮＤ２の論理「Ｏ」
出力によリラツチされていた第３ないし第５のフリツプ
フロツプＦ３〜Ｆ５をりセツトする。これにより、第３
のフリツプフロツプＦ３の論理「Ｏ」出力で、第４のア
ンドゲートＡＮＤ４のゲートを閉じると共に、硬貨収納
リレーＰを復旧させる。そして、１２８０ｍｓ後のタイ
マカウンタＣＴのＱｌ４出力でインバ＝夕ＩＮｌ７、第
５のアンドゲートＡＮＤ５を介して第１および第２のフ
リツプフロツプＦｌ，Ｆ２がりセツトされ、第１のアン
ドゲートＡＮＤｌの出力でカウンタＣＴをりセツトし、
全回路は初期状態に復旧する。

なお、タイマカウンタＣＴｆ）Ｑｌ４出力以前に転極パ
ルスは復旧しているものとする。

一方、強制切断時、すなわち糸つり、硬貨無し、フツク
オンで第４のナンドゲートＮＡＮＤ４の入力端に信号が
入力したときには、ワンシヨツト回路０ＳＴの出力はり
セツト回路ＲＴにも送出され、トランジスタＴｒｌＯを
オン状態に移行せしめてコンデンサＣｌＯの電荷を放電
する。

これにより、第１ないし第５のフリツプフロツプＦ１〜
Ｆ５がりセツトされ、かつ第１のアンドゲートＡＮＤｌ
の出力によりタイマカウンタＣＴもりセツトされ、初期
状態に復旧する。上記実施例においては、局マルチ、先
ループの公衆電話機で説明したが、局側から周期的に到
来する転極信号を受信するものであれば、いかなる公衆
電話機でもよい。

以上の説明から明らかなように、本発明によれば、周期
的に到来する転極信号を接続極性の如何にかかわらず繰
り返し検出することができ、また、フオトカプラと、読
み込み信号を必要としないＲＳフリツプフロツプを構成
要件としているので、装置が小型・軽量化し、さらに、
リレーの動作時間を考慮したタイマ回路を何ら必要とし
ない利点があり、かつ極性違いによる公衆電話機の誤動
作・不動作を確実に防止することができ、また、極性違
いによる配線替えの保守作業を全く不要とすることがで
き、かつフオトカプラがダイオードブリツジ位置に挿人
されているため、それを構成するダイオードにより保護
されるので、保護用のダイオードを別途必要としない利
点があり、また、ダイオードブリツジ内で双方向電流を
検出するため、別途の双方向電流路を必要としないので
、実用上の効果は極めて大である。

また、公衆電話機を局線に接続するに際して何ら極性を
考慮する必要がなく、何人でも可能となると共に、局線
極性の修正回路を必要としないという点において極めて
有効である。

【図面の簡単な説明】

図は本発明による公衆電話機の転極信号検出回路の一実
施例を示す回路図である。 Ｌｌ，Ｌ２・・・・・・局線、ＤＢ・・・・・・ダイオ
ードブリツジ回路、ＴＣ・・・・・・通話回路、ＰＣｌ
，ＰＣ２・・・・・・フオトカプラ、Ｐｄｌ，Ｐｄ２・
・・・・・発光素子、Ｐｔｌ，ｐｔ２・・・・・・受光
素子、Ｆ，，Ｆ２・・・・・・フリツプフロツプ、ＡＮ
Ｄｌ・・・・・・アンドゲート、ＣＴ・・・・・・タイ
マカウンタ。

Claims (1)

【特許請求の範囲】
1. １ 通話回路の入力側の第１、第２局線間にダイオード
   ブリッジ回路が接続された公衆電話機において、前記ダ
   イオードブリッジ回路の第１局線が正電位時および第２
   局線が正電位時に局との直流ループを作るブリッジ辺に
   それぞれ挿入された第１および第２のフォトカプラーと
   、これら各フォトカプラーの出力をそれぞれセット入力
   とする複数のＲＳフリップフロップ回路と、これら各Ｒ
   Ｓフリップフロップの出力の一致をとるアンド回路と、
   このアンド回路の出力によつてリセットが解除されて各
   種制御出力を発生するとともに最終制御出力を前記ＲＳ
   フリップフロップ回路のリセット入力とするタイマカウ
   ンタとから構成され、転極信号の到来毎に繰り返し前記
   アンド回路の出力を送出するようにしたことを特徴とす
   る公衆電話機の転極信号検出回路。