JPS5928277B2 - デジタル式電子時計 - Google Patents

Description

【発明の詳細な説明】 本発明は水晶発振器、周波数分周回路、「時」、「分」
並びに「秒」のカウンタと表示回路、及び表示時刻修正
装置から構成されるデジタル電子ウォッチに関する。

電子水晶ウォッチの修正は時間が掛かり操作もめんどう
なものである。

例えば、ウオ゛ンチが「日」。「時」、「分」及び［秒
）表示の場合、最初に「目」と１時」用のカウンタを正
確な値に合わせ、次に「分」用のカウンタを真の時刻よ
りも１分だけ進めた調整を行ない、最後にウォッチを停
止し、「秒」用のカウンタをゼロに合わせ、そして分の
開始を知らせる信号と共にウォッチを再び始動させるこ
とが必要である。

本発明の目的はつ芽ツチが表示している時刻と真の時刻
との差が一般的な場合として±３０秒以内の場合に、「
分」と「秒」の時刻修正を行うようにした装置をもった
デジタル電子ウォッチの修正操作を簡単にすると共に誤
修正を防止することである。

水晶電子ウォッチは実際のところかなり正確であるため
に、通常前記の誤差を生ずるまでには数個月を要する。

本発明によれば、電子デジタル・ウウツチには水晶発振
器、分周回路、「時」、１分」並に「秒」のカウンタと
表示回路、及び表示時刻修正装置が備えられ、１分」と
１秒」の修正装置には押ボタンを押して、正しい時刻に
ウォッチを修正するための信号に合わせることが可能な
遅れ装置が備えられ、前記遅れ装置は前記押ボタンを遅
れ操作の終りまで作動させた場合にのみ一つの信号を発
生するようにし、前記信号は「秒」のカウンタに基づく
ロジック回路を介して付勢されて遅れ操作の終りで、こ
の時刻に対応した状態に「秒」カウンタを制御し、ゲー
トを制御するデコーダはその修正の直前における「秒」
のカウンタの状態に従って、カウンタが遅れていている
のであれば「分」カウンタに一つのパルスを与える。

本発明の一実施例を附図を参照しながら詳細に説明する
。

第１図を参照すると、１秒」のカウンターはノアゲート
素子１０を通して周波数ＩＨｚのパルス列ｆが入力され
る。

このパルス列は図示なしの水晶発振器から、これも図示
なしの分周器を通って供給される。

「秒」のカウンターは４個のＤ型フリップ・フロップに
よって構成されている。

入力記号り、ＣＬ、Ｒ及び出力記号Ｑ、Ｑはフリップ・
フロップ２のみについて記したが、これらの入力及び出
力の構成はＤ型フリップ・フロップの全てに対して同一
である。

各フリップ・フロップ２，３，４．５のＱ出力は「秒」
の桁Ａ、Ｂ、Ｃ，Ｄの１ビツトの二進情報を表わす。

第２カウンターはＯから９までの計数だけを行ない、Ａ
からＤまでの出力が１０、即ち二進コードで１０１０に
なるさ、直ちにゼロに戻される。

このゼロへのリセットはナンド・ゲート１２を含む回路
１１によって行なわれるが、このナンド・ゲート１２は
出力Ｂ及びＤの論理状態゛１”°を検出し、メモＩＪ
１３ 、１４の状態を反転させ、このメモＩＪ １３
、１４の第２入力端子には一連の分周器（図示なし）か
ら出力されるパルス列Ｃが入力されている。

このパルス列の繰返し周波数（例えば３２Ｈｚの）は、
ナンド・ゲート素子１５を通るリセットの信号が短かい
ものとなるようなものである。

回路１１は３個のＤ型フリップ・フロップ７゜８．９か
らなる１０秒桁の「秒」カウンタ６に対するパルスをも
供給している。

フリップ・フロップの各出力Ｅ、Ｆ及びＧは１０秒桁の
情報を二進コードで表わす。

このカウンタ６はＯから５までの計数のみを行ない、各
フリップ・フロップはカウンターで説明したのと同じよ
うに回路１６によつてゼ用こ戻され、回路１６は数６（
二進数１１０）になるのを検出するナンド・ゲ゛−ト１
７とメモリ１８．１９からなる。

リセットの信号はナンド・ゲート素子２０を通ってフリ
ップ・フロップ７゜８．９に印加される。

メモリ１８，１９はナンド・ゲート素子２１を通って「
分」カウンタ（図示なし）に入力するためのパルスＭを
出力する。

Ｄ型フリップ・フロップ２３，２４，２５，２６２７か
らなる遅れ装置２２は分周回路から出力される周波数８
Ｈｚのパルス列ｆ２がノア・ゲート素子２８を通って供
給されている。

フリップ・フリップ２３，２４，２５，２６は通常の動
作ではインバータ２９の出力で信号”１″が与えられて
いてゼロに保持され、即ちインバータ２９の入力はウォ
ッチの設定を制御する押ボタン４０が通常は休止位置に
あるので”０″に保持されている。

フリップ・フロップ２７はリセット入力にパルス列工、
が入力され、フリップ・フロップ２７の出力Ｑはナンド
・ゲート素子１５及び２０を通ってカウンタ１及び６の
フリップ・フロップのリセット入力にそれぞれ接続され
ている。

フリップ・フロップ２７の出力頁はメモＩＪ ３０ 、
３１の第一の入力とＤ型フリップ・フロップ３２の一つ
の入力にも接続されおり、メモＩＪ ３０ 、３１の第
二の入力はインバータ２９の入力に接続され、Ｄ型フリ
ップ・フロップ３２のＲ入力にはパルス列ｆ２が入力さ
れている。

フリップ・フロップ２７の出力頁は、更に分周回路（図
示なし）のフリップ・フロップのリセット入力に、より
正確にはパルス列ｆ３を出力すものと、分周回路の終段
との間にあるフリップ・フロップのいくつかのリセット
入力（矢印Ｎ）に接続されている。

メモＩＪ ３０ 、３１の出力はノア・ゲート素子２８
を制御する一方で、Ｄ型フリップ・フロップ３２の出力
Ｑは第二の入力にパルス列「８が入力されるノア・ゲー
ト素子３３を匍ｊ御している。

ゲ゛−ト３３の出力はノア・ゲート素子１０を通って第
２のカウンタ１の入力に接続されている。

本装置はデコーダ３４も備えており、デコーダ３４は二
つのナンド・ゲート３５・３６、及びメモリ３７．３８
をもっている。

ゲート３５には「秒」のカウンタ１６のフリップ・フロ
ップ出力Ｂ、Ｅ、Ｆが入力されていて、ゲート３６には
「秒」カウンタ６のＦ及びＧ出力の反転信号、即ちＦと
Ｇ１及びパルス列ｆ３が入力されている。

ゲ゛−ト３５と３６出力はそれぞれメモリ３７゜３８の
入力に接続されており、デコーダ３４は信号αを出力す
る。

この信号αは、「秒」のカウンター及び６が０秒から３
２秒の間の値にある時ｆｌ Ｏｊｌ状態に、それ以外の
時？１１ ｊｌ状態にある。

信号αはナンド・ゲート３９を制御していて、このゲー
トの第２の入力はフリップ・フロップ２７のＱ出力に接
続されている。

ゲ゛−ト３９の出力はナントゲート素子２１を通って「
分」カウンタ（図示なし）の入力Ｍに接続されている。

ウォッチの動作を第２図を参照して説明しよう。

第２図にはパルス列ｆ３（３２Ｈｚ）ｆ２（８Ｈｚ）。

ｆ １（Ｉ Ｈｚ ）及びその他の信号が示されている
。

第２図に示す時間軸（横軸）は一定ではなく、Ｘ印の点
からは見やすいように拡大しである。

ウォッチの使用者がそのウォッチの時刻を合わせたい時
はある「分」開始のタイム・シグナルがあった瞬間に押
ボタン４０を押す。

これによってインバータ２９の入力は゛１′°状態（信
号Ｂ）に、従ってインバータ２９の出力は゛°０″状態
になり、カウンタ２２は柚゛用こ保持されることなく、
パルス「の計数を開始する。

２秒を経過しても、押ボタン４０が未だ押されたま５の
とき、Ｄ型フリップ・フロップ２７は反転（セット）さ
れてしまい、その出力（信号ＲＡＺ）で「秒」のカウン
ター、６及び前段の分周回路をゼロに戻し、メモリ３０
．３１を反転させる。

次にメモＩＪ ３０ 、３１の出力はノア・ゲ゛−ト素
子２８をブロックし、パルス〒がカウンタ２２に入力さ
れなくなる。

Ｄ型フリップ・フロップ２７はセットされてから約１５
ｍ５後パルスＴ３によって以前の状態（リセット）に戻
り、そのときＤ型フリップ・フロップ３２を反転し、そ
のＱ出力はフリップ・フロップ３２がパルス列ｆ２によ
ってリセットされるまでノア・ゲート素子３３を開とし
ている。

ノアゲート素子３３の出力パルスＣＯＲはゲート３３が
開かれている間に通過したパルス列ｆ３によって作られ
たものである。

次にＤ型フリップ・フロップ２は、フリップ・フロップ
２７のリセットに応じてゼ用こ戻された後、そのＣＬ大
入力第２図に示すようにノアゲート３３を通ったパルス
列ｆ３の１及び２で示す二つのパルス（ＣＬＳ信号）が
入力されて「秒」カウンターの計数内容を２とする。

これは押ボタン４０が押されてから２秒経過しているた
め正しい秒に修正するものである。

ただし０で印したパルス状態の変化が起きていないのは
、パルスＲＡＺが同時に発生していて、これが優先的に
働くからである。

もしパルスＲＡＺの発生の時に、信号αが゛°１″状態
であれば、即ちもし「秒」のカウンターと６がゼロに戻
される以前の３２秒から０秒の間の値にあればフリップ
・フロップ２７のＱ出力から一つのパルスがナンド・ゲ
ート３９と２１（ノア・ゲートとして動作）を通って１
分」カウンタに送られ、１単位だけ進められる。

その時、信号αが＋＋ １ｔｌであることはウォッチが
遅れていることを示しているのであって、「秒」のカウ
ンタの状態の修正は「分」カウンタを進めてなされるべ
きことを示す。

もしパルスＲＡＺの発生の時に、信号αが”０″状態で
あれば、即ち「秒」カウンターと６が０秒から３２秒の
間の値にあればこのウォッチは進んでいることを示す。

従って「分」カウンタはナンド・ゲート３９でブロック
されているためパルスが入力されることなく、このウォ
ッチの修正は１秒」カウンタの状態を修正するに止どま
る。

もし押ボタンを押しても、このことが遅れ操作になる程
度の長さでなければ、フリップ・フリップ２３，２４，
２５，２６，２７は直ちにゼロに戻されるので、何の変
化もない。

従ってウォッチの修正を誤って行なうこともない。

パルス列周波数ｆ及びｆ３は他の周波数値であつても良
く、同様に遅れ操作の設定時間を変えても良い。

ただしＴを遅れ操作の設定時間とすると、デコーダの出
力は、１秒」のカウンタが０秒から（３０＋Ｔ）秒まで
の間の値にある時ｆ＋ ０９１状態であるようにすべき
こと、又（３０＋Ｔ）秒から０秒までの間の値にある時
″１″状態であるようにすべきことを必要とする。

【図面の簡単な説明】

第１図は本発明の電子デジタル・ウォッチのブロック図
、第２図は第１図における電子デジタル・ウォッチの動
作を説明するタイミング図である。 １．６，２２・・・・・・カウンタ、２，３，４，５゜
６．７，８，９，２３，２４，２５，２６，２７゜３２
・・・・・・フリップ・フロップ、１０，２８．３３・
・・・・・ノア・ゲ゛−ト（素子）１１，１６・・・−
・・回路、１２．１３，１４，１５，１７，１８，１９
゜２０．２１．３０，３１．３５，３６，３７゜３８．
３９・・・・・・ナンド・ゲ゛−ト（素子）、２９・・
・・・・インバータ、３４・・・・・・デコーダ、４０
・・・・・・押ボタン、Ａ、Ｂ、Ｃ，Ｇ、Ｅ、Ｆ、Ｇ・
・・・・・フリップ・フロップＱ出力、Ｆ、Ｇ・・・・
・・フリップ・フロップＱ出力反転信号、ＣＬＳ・・・
・・・パルス、Ｍ、Ｎ・・・・・・パルス、Ｓ・・・・
・・信号、ＲＡＺ・・・・・・フリップフロップ２７Ｑ
出力、ｆ２．ｆ３・・・・・・パルス列、α・・・・・
・デコーク出力、十ｖ ・・・・・・電源、Ｄ（フリッ
プ・Ｂ フロップ２）・・・・・・フリップ・フロップＤ入力、
ＣＬ・・・・・・フリップ・フロップ・クロック入力、
Ｒ・・・・・・フリップ・フロップ・リセット入力、Ｑ
、Ｑ・・・・・・フリップフロップ出力。

Claims (1)

1. 【特許請求の範囲】 １ 水晶発振器と、該水晶発振器の出力周波数を分周す
   る分周回路と、該分周回路の出力信号を計数する秒カウ
   ンタと、該秒カウンタの出力に接続された分カウンタと
   、該秒カウンタ及び分カウンタの出力に接続され「時」
   、１分」並びに「秒」を表示する回路と、表示時刻を修
   正する装置とを含む電子デジタル・ウォッチにおいて、
   「分」及び［秒）を修正する前記修正装置は、押ボタン
   ４０と、ロジック装置３２．３３と、前記押ボタンを作
   動することにより作動される遅れ装置２２゜２８〜３１
   と、デコーダ手段３４．３９とを備え、前記遅れ装置は
   前記押ボタンが遅れ操作の終りまで所定時間作動させら
   れた場合にのみ前記所定時間終了時に一つの信号を出力
   し、前記遅れ装置の出力信号は前記秒カウンタに与えら
   れてそれをリセットすると共に前記ロジック装置及び前
   記デコーダ手段に与えられ、前記ロジック装置は前記遅
   れ装置の出力信号に応答して前記所定時間の秒数と同数
   のパルスを前記秒カウンタに与えることにより前記遅れ
   操作の終りに正しい時刻に対応した状態に前記秒カウン
   タ１，６を制御し、前記デコーダは前記遅れ装置からの
   出力信号に応答してそのときの前記秒カウンタの内容に
   従いウォッチが遅れていると判断すると一つのパルスを
   前記分カウンタに出力することを特徴とする電子デジタ
   ル・ウォッチ。 ２、特許請求の範囲第１項において、前記遅れ装置は複
   数段から成るカウンタ２３〜２７とメモリ３０．３１と
   第１のゲート２８を有し、前記カウンタの第１段２３は
   前記押ボタンが休止位置にある場合に七尤に保持され、
   前記押ボタンが作動された場合に前記カウンタの最終段
   ２７は分周回路から出力される第１のパルス列ｆ３によ
   ってゼ゛口に戻され、更に前記第１段には前記分周回路
   から出力される第２のパルス列ｆ２が前記第１のゲート
   ２８を通って供給され、遅れ操作の終了時点で前記最終
   段は出力信号を前記遅れ装置の出力信号として発生し、
   それは前記メモＩＪ ３０ 、３１を作動させて前記第
   １のゲート２８を閉とすることを特徴とする電子デジタ
   ル・ウォッチ。 ３ 特許請求の範囲第１項において、前記ロジック装置
   は第２のゲート３３と該第２のゲートを制御するフリッ
   プ・フロップ３２とを有し、前記遅れ装置の出力信号は
   前記フリップ・フロップの状態を反転させ、前記フリッ
   プ・フロップは前記第２のゲートが前記所定時間の秒数
   と同数の前記分周回路の出力パルスを通過させるのに充
   分な期間前記反転の状態にされ、該パルスは前記第１パ
   ルス列ｆ３により形成され、前記第２ゲートを通過した
   前記第１パルス列はリセットされた前記秒カウンタに与
   えられ、前記フリップ・フロップは前記第２のパルス列
   ｆ２によって前記反転状態から元の状態に戻されること
   を特徴とする電子デジタル・ウォッチ。 ４ 特許請求の範囲第１項において、前記デコーダ手段
   は前記秒カウンタの内容をデコードするデコーダと、第
   ３ゲートを有し、前記第３ゲートは、前記デコーダの出
   力をその入力の一つに接続し、前記遅れ装置の出力をも
   う一方の入力に接続し、前記デコーダは前記秒カウンタ
   の内容が（３０＋Ｔ）秒から０秒の間の値を示している
   時、前記第１のゲートを開にし、前記以外の値を示して
   いる時間にし、前記Ｔは前記所定時間に相当する秒数で
   あって、前記分カウンタは遅れ操作の終了時にウォッチ
   が遅れているときにのみ前記第１ゲートを介して与えら
   れる前記遅延装置の出力信号である一つのパルスにより
   １分だけ進められるこＬを特徴とする電子デジタル・ウ
   ォッチ。