JPS59285A - ビデオ信号を符号化し復号するためのシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は放送チャンネル、記憶媒体等の伝送チャンネル
を介してビデオ信号を伝送するのに必要な帯域幅を減縮
するためのビデオ信号符号化および復号システムに関づ
るものである。

ラスター走査型のアレビジョン・システムＣ゛は水平方
向即ちラスター走査方向の相関性によっ−Ｃ自動的に狭
帯域信号になる。また、垂直り向にａ３（Ｊる走査線の
間には高痕の相関性が存在している。

従来の帯域幅減縮方式は各画素を所定ビット数のディジ
タル値に変換しており、各画素には同一のピッ１〜数を
割り当てていた。このｈ式Ｃは、変換符号化、適応差動
パルス符号変調等の比較的複雑なディジタル処理により
画素当りのビット数を減らづことによっＣ１帯域幅が減
縮される。その結果得られたディジタル信号はディジタ
ル形式〇伝送される。このようなシステムではかなり高
価な処理を使わない限り、広帯域を必要とし、帯域幅庖
減縮づると画質が低下する。

本発明は、再生画像品質の顛著な低下なしに帯域幅を減
縮するためテレビジョン画像の水平方向および垂直方向
の自然の相関性を利用りるものである。これは、帯域幅
を減縮するために特定の方法でテレビジョン信号を処理
し、これを全面的にアナＯグ領域で伝送することにより
行なわれる。

しかし、所望の場合には処理の一部をディジタル領域で
行なうこともできる。

本発明の１つの目的は単一のテレビジョン信号の送出に
必要な帯域幅を減縮りることである。

本発明の別の目的はテレビジョン輝度信号の２つのラス
ターラインを単一の正弦波搬送波で送出するための特定
の変調方法を提供づることである。

本発明の更に別の目的は通常のテレビジョン受像機でモ
ニターできないようにテレビジョン信号のＩＱ）Ａ−マ
ット化を行なうことである。

本発明の一面に於いては、第１の組の１つ置きのライン
と残りの゛第２の組の１つ置きのラインとで構成される
複数の相次ぐライン（こ）で「ライン」とは１本の走査
線に沿った信号成分を云う）から成る輝度信号が用いら
れる。各ラインは第１の所定時間継続りる。和信号の複
数のラインを形成する手段が設【プられる。この和信号
の各ラインは第１組の１つ置きのラインの内の１つのラ
インを上記第１の所定時間だり遅延さＵｋものと上記第
２＠Ｕの１つ置きのラインの内の次に続くラインとの代
数和ぐある。差信号の複数のラインを形成りる手段が設
けられる。この差信号の各ラインは第１組の１つ置きの
ラインの内の１つのラインを前記第１の所定時間だけ遅
延さけたものと第２組の１つ置きのラインの内の次に続
くラインとの代数差である。和信号の各ラインの継続時
間を第２の所定時間の継続時間にまで伸長Ｊることによ
り和信号の帯域幅を減縮する手段が設けられる。第２の
所定時間は前記第１の所定時間の２倍に設定される。該
伸長された和信号の帯域幅を更に第１の所定値に制限す
る手段が設けられる。差信号の各ラインの継続時間を前
記第２の所定時間の継続時間にまぐ伸長することにより
差信号の帯域幅を減縮する手段が設けられる。該伸長さ
れた差信号の帯域幅を更に第２の所定値に制限覆る手段
が設けられる。該第２の所定値は前記第１の所定値より
小さい。伸長された和信号の各ラインを伝送チｔＦンネ
ルに送出する手段が設けられる。伸長された差信号の各
ラインを伝送チャンネルに送出する手段が設けられる。

伝送チャンネルから、伸長され且つ帯域幅が制限された
和信号の各ラインを受信する手段が設けられる。伸長さ
れ且つ帯域幅が制限された和信号の各ラインの継続時間
を前記第１所定時間の継続時間にまで圧縮し、該圧縮さ
れた各ラインを反復する手段が設けられる。伝送チャン
ネルから、伸長され且つ帯域幅が制限された差信号の各
ラインを受信する手段が設けられる。伸長され且つ帯域
幅が制限された差信号の各ラインの継続時間を前記第１
所定時間の継続時間にまで圧縮し、そして該圧縮された
各ラインを反復する手段が設けられる。圧縮され反復さ
れた和信号の１つ置きのラインの第１組の各ラインと圧
縮され反復された差信号の１つ置きのラインの第２組の
対応する各ラインとの代数和を求めることにより１！度
信号の第１組の１つ置きのラインの各ラインを復元づる
ｆ段が設（）られる。圧縮され反復された和信号の第２
組の１つ置きのラインの内の各ラインと圧縮され反復さ
れた差信号の第１組の１つ置きのラインの内の夕・１応
（る各ラインとの代数差を求めることにより輝度信号の
第２組の１つ置きのラインの各ラインを復元づる手段が
設けられる。

本発明の特徴と信じられるものは請求範囲の項に具体的
に示しＣある。本発明自体の構成、動作方法、上記以外
の目的、利点は図面を参照した以下のβ（明により明瞭
に理解し得るものｅある。

（送　侶　局〉 第１図には送信局１０が示されＣいる。送（ｉｊ局１０
にはカメラ即ちビデオ信号源１１が含まれている。カメ
ラづなわちビデオ信号源１１は一連の、即ち複数の水平
ライン（水平走査線に沿った信号）から成る第３Δ図に
示したような輝度信号を端子１２に供給りる。所定数の
水平ラインが１つのフィールドを構成し、一対の飛越し
走査されるフィールドが１つのフレームを構成りる。各
フィールドの情報は送像すべき画像を１本づつ走査り゛
ることにより得られる。カメラ１１はまたその端子１２
に送像すべき光景の色相情報を表わ１一連のラインを供
給する。更にカメラ１１はその端子１４に送像すべき画
像の色飽和度情報を表わす一連のラインを供給する。同
期信号および色搬送波発生器１５は、フィールドの始め
とビデオ信号の各ラインの始めをそれぞれマークする垂
直および水平同期マーカーまたはパルスの形でタイミン
グ情報を供給する。毎秒６０ヘルツの割合で発生Ｊる垂
直同期パルスが端子１７に現われ、毎秒１５７５０ヘル
ツの割合で発生する水平同期パルスが端子１８に現われ
る。発生器１５は周波数が３．５８ＭＨｚ　（メガヘル
ツ）のクロマまたは色搬送波をも発生し、これは発生器
１５の端子１９に現われる。

装置１０には３つの処理チャンネル２１．２２および２
３が含まれている。チャンネル２１はカメラの端子１２
のアナログ輝度（Ｌ）信号を処理して、第３Ｄ図に示す
アナログの伸長された肺度和（Ｌｓ）信号を端子２６に
、また第３Ｆ図に示すアノ」１グの伸長された輝度差（
Ｌｄ　）信号を端子２７に送出でる。チャンネル２２は
端子１３のアノ［Ｉグ色相（＋−１）信号を処理しＣ、
アナ「」グの伸長された色相用（Ｈｓ）信号を端子２８
に送出する。チャンネル２３は端子１４のアブ」」グ飽
和醍信号即ら（Ｓ）信号を処理し−Ｃ、アナ上１グの伸
長された飽和麿和（Ｓｓ）信号を端子２９に送出づる。

これらの処理はアナログ方式にも適合づるものＣ最終結
果はアノ」、１グ信号ぐあるが、ディジタル１ノ式で処
理した場合について説明する。

（送信輝度チャンネル） まず最初に輝度チャンネル２１についで説明する。輝度
チャンネル２１には入力アナログ・ディジタル（Ａ／Ｄ
）変換器３１．１ライン遅延回路３２．１３１１粋器３
３、減算器３４、第１のスイッチ３５、第２のスイッチ
３６、第１のシフト・レジスタ（ＳＲ）３７、第２のシ
フト・レジスタ（ＳＲ）３８、第３のシフト・レジスタ
（ＳＲ）３９、第４のシフト・レジスタ（ＳＲ）４０、
第３のスイッチ４１、第４のスイッチ４２、第１の出力
ディジタル・アナログ（Ｄ／Ａ）変換器４３、ならびに
第２の出力ディジタル・アナ［Ｉグ（Ｄ／Ａ）変換器４
４が含まれている。入力アナログ・ディジタル変換器３
１には入力端子３１ａ、２進ワードの８ビツトに対応す
る８本の出力線から成る出力端子３１ｂ、ならびに制御
端子３１ｃがある。

アナ［■グ・ディジタル変換器３１は入力端子３１ａの
アナログ輝度信号をその出）ｊ端子３１ｂのディジタル
輝度信号に変換する。輝度信号の各ラインは制御端子３
１ｃに加えられた４Ｘ３．５８ＭＨｚのクロック信号に
応動して９１０のエレメント即ち値に分割される。多値
の分解能は８ビツトによって表わされる２５６レベルで
ある。１ライン遅延回路３２には、８チヤンネルのシフ
ト・レジスタ、８本の線から成り各線が各チャンネルの
入力に接続された入力端子３２ａ、８木の線から成り各
線が各チャンネルの出力に接続された出力端子３２ｂ、
ならびに８本の線から成り各線が各チャンネルに接続さ
れた制御端子即ちクロック端子３２０が含まれ−Ｃいる
。加算器３３には、各々８本の人力線から成る一対の入
力端子３３ａａ３よび３３ｂ、８木の出力線から成る出
ノｊ端子３３ｃ、ならびに制御端子３３ｄがある。減粋
器３４には、各々８本の入力線から成る一対の入力端子
３４ａおよび３４ｂ　、８本の線から成る出力端子３４
ｃ、ならびに制御端子３４ｄがある。第１のスイッチ３
５には、８木の線から成る極端子３５ａ、８木の線から
成る第１の接点端子３５ｂ、８本の線から成る第２の接
点端子３５ｃ、ならびに接続されずに後Ｃ説明Ｊるよう
にスイッチ３５を非接続位置にりる第３の接点端子３５
ｄがある。第２のスイッチ３６には、８木の線から成る
極端子３６ａ、８木の線から成る第１の接点端子３６ｂ
、８木の線から成る第２の接点端子３６ｃ、ならびに後
で説明覆るようにスイッチ３６を非接続位置にする第３
の接点端子３６ｄがある。第１のシフト・レジスタ３７
には、８個のチャンネル、８本の線から成り各線が各チ
ャンネルの入力に接続された入力端子３７ａ、８木の出
力線から成り各線が各チャンネルの出力に接続された出
力端子３７ｂ、８本の線から成り各線が各チャンネルに
接続されて１つの速度４Ｘ３．５８ＭＨｚでチャンネル
をりＵツク動作させる制御端子即ちり［１ツク端子３７
Ｃ１ならびに８本の線から成り各線が各チャンネルに接
続されてもう１つの速度２ｘ３．５８ＭＨｚでチャンネ
ルをクロック動作させる制御端子即ちりＵツク端子３７
ｄが含まれている。第２のシフト・レジスタ３８は第１
のシフト・レジスタ３７と同一で、入力端子３８ａ１出
力端子３８ｂ、ならびに一対のクロック又は制御端子３
８ｃおよび３８ｄがある。第３のシフト・レジスタ３９
は第１のシフト・レジスタと同一で、人力端子３９ａ、
出力端子３９ｂ１ならびに一対のクロック又は制御端子
３９ｃおよび３９ｄがある。第４のシフ１−・レジスタ
４０は第１のシフト・レジスタ３７と同一で、入力端子
４０ａ、出力端子４０ｂ。

ならびに一対のクロック端子４０ｃおよび４０ｄがある
。第３のスイッチング４１には、８本の線から成る極端
子４１ａ　、８本の線から成る極端子４１ａ、８本の線
から成る第１の接点４１ｂ、ならびに８木の線から成る
第２の接点端子４１ｃがある。第４のスイッチ４２には
、８本の線から成る極端子４２ａ、８本の線から成る第
１の接点端子４２ｂ、ならびに８本の線から成る第２の
接点端子４２ｃがある。第１の出力ディジタル・アナし
１グ変換器４３には、８本の線から成る入力端子４３ａ
、出力端子４３ｂ、ならびにり［１ツク制御端子４３ｃ
がある。第２の出力ディジタル・アナ１１グ変換器４４
には、８木の一線がら成る人力端子４４ａ、出力端子４
４ｂ、ならびにクロック制御端子／１４Ｇがある。

装置１０には逓倍器４７も含まれており、これには入力
端子４７ａならびに一対の出力端子４７ＩＴ　Ｊ５よび
４７ｃがある。この人力端子４７ａは入力端子１９に接
続され−Ｃおり、入力端子１９には３．５８ＭＨｚの色
搬送波信号が現われる。端子４７ｂには色副搬送波信号
の４倍の周波数のりＵツク信号が送出され、出力端子４
７ｃには色副搬送波信号の２倍の周波数の信号が送出さ
れる。端子４７ｂはアナログ・ディジタル変換器３１の
端子３１ｃ、１ライン遅延回路３２の端子３２Ｃ１加算
器３３の端子３３ｄ１減算器３４の端子３４ｄ、ならび
にシフト・レジスタ制御回路５０の端子５０Ｃにそれぞ
れ接続されている。端子４７０はシフト・レジスタ制御
回路５０の端子５０ｄ、ディジタル・アナログ変換器４
３の端子４３Ｃ１ならびにディジタル・アナログ変換器
４４の端子４４Ｃにそれぞれ接続されている。装置１０
には第１のスイッチ制御回路４８も含まれＣおり、これ
は入力端子４８ａおよび４８ｂと、スイッチ３５および
３６の接極子を連結してそれらの位置を制御するための
点線４８０で示したリンク装置とをそなえている。装置
１０には第２のスイッチ制御回路４９も含まれており、
これは一対の入力端子４９ａおよび４９ｂと、スイッチ
４１および４２の接極子を連結してそれらの位置を制御
づるための点線４９０で示したリンク装置とをそなえて
いる。端子４８ａおよび４９ａは端子１７に接続されて
おり、この端子１７に垂直同期信号が現われる。装置１
０にはシフト・レジスタ制御回路５０も含まれており、
これには入力端子５０ａｑ５０ｂ　、５０Ｃおよび５０
ｄと、出力端子５０ｅ１５０ｆ、５０（］および５０ｈ
とがある。入力端子５０ａおよび５０ｂならびに５０Ｃ
および５０ｄは、同期発生器１５の端子１７および１８
ならびに乗停器４７の端子４７ｂおよび４７Ｇにイれぞ
れ接続され−（いる。出力端子５０ｅおよび５０１なら
びに５０（ｌおよび５０ｈは、シフ１−・レジスタ３７
の端子３７ｃおよび３７ｄならびにシフト・レジスタ３
８の端子３８Ｃおよび３８ｄにそれぞ゛れ接続され（い
る。また図面を簡単にするため図示しＣいないが、出力
端子５０ｅおよび５（Ｎならびに５０（＋および５０ｈ
は、シフ１−・レジスタ３９の端子３９ｃおよび３９ｄ
ならびにシフト・レジスタ４０の端子４０ｃおよび４０
ｄにもそれぞれ接続されＣいる。

アナ［１グ・ディジタル変換器３１の入力端子３１ａは
カメラ１１の端子１２に接続されている。

アナＩ」グ・ディジタル変換器３１の出力端子３１ｂは
１ライン遅延回路３２の入力端子３２８に接続されでい
る。アナログ・ディジタル変換器３１の出）ｊ端子３１
ｂはまた加算器３３の入力端子３３ｂおよび減算器３４
の入力端子３４ａにも接続されている。１ライン遅延回
路３２の出力は加算器３３の入力端子３３ａおよび減算
器３４の入力端子３４ａに接続されている。加算器３３
の出力端子３３ｃはスイッチ３５の極端子３５ａに接続
されている。減算器３４の出力端子３４ｃはスイッチ３
６の極端子３６ａに接続されている。スイッチ３５の第
１の接点端子３５ｂは第１のシフ１〜・レジスタ３７の
入力端子３７ａに接続されている。スイッチ３５の第２
の接点端子３５ｃは第２のシフト・レジスタ３８の入力
端子３８ａに接続されでいる。スイッチ３５の第３の接
点端子３５ｄは接続されていない。スイッチ３６の第１
の接点端子３６ｂは第３のシフト・レジスタ３９の入力
端子３９ａに接続されている。スイッチ３６の第２の接
点端子３６０は第４のシフト・レジスタ４０の入力端子
４０ａに接続されている。シフト・レジスタ３７の出力
端子３７ｂはスイッチ４１の第１の接点端子４１ｂに接
続され゛（いる。シフト・レジスタ３８の出力端子３８
ｂはスイッチ４１の第２の接点端子４１ｃに接続され−
（いる。第３のシフト・レジスタ３９の出力端子３９１
〕はスイッチ４２の第１の接点端子４２ｂに接続されＣ
いる。第４のシフト・レジスタ４０の出力端子４０　ｂ
はスイッチ４２の第２の接点端子／１２ｃに接続されて
いる。スイッチ４１の極端子４１ａはディジタル・アナ
［１グ変換器４３の入力端子４３ａに接続されＣいる。

スイッチ４２の極端子４２ａはディジタル・アナログ変
換器４４の入力端子４／Ｉａに接続されＣいる。ディジ
タル・アブログ変換器４３の出力端子４３ｂは出力端子
２６に接続されＣいる。ディジタル・アナログ変換器４
４の出力端子４４ｂは出力端子２７に接続されている。

（送信輝度チャンネルの動作） 第１図の輝度チ１？ンネル２１の動作を第３Δ図乃至第
３Ｆ図により説明り−る。第３△図乃至第３Ｆ図は第１
図のシステム内の種々の点０発生りる信号について、振
幅を記号的に表わした、共通時間軸に対して描いた時間
線図である。第１図では、第３Ａ図乃至第３Ｆ図の信号
の発生点をこれらの図の英文字に対応する英文字で表わ
しである。端子１２に現われるアナログ信号を第３Ａ図
に承り。

第３Ａ図にはビデオ信号の数個の相次ぐスイッチ１乃至
１１ｏが示しである。ここで、ｐｌ乃至ｊ！　１０は各
ラインの振幅をも記号的に表わしているものとする。ラ
インＡ’　Ｉ　、Ｉ’　３　、Ｉ　５　、Ｊ！　７．１
９等は１つ置きのラインの第１の組を構成している。ラ
イン１２　、Ｊ４　、Ｊｅ　、Ｉ８、Ｒｈａ等は１つ置
きのラインの第２の組を構成している。第３Ａ図のビデ
オ信号はアナログ・ディジタル変換器３１によってディ
ジタル・フォーマツ１−に変換される。このビデオ信号
は１ライン遅延回路３２によっＣ１ライン期間だけ遅延
される。第３Ｂ図の遅延信号は加算器３３の一方の端子
３３ａおよび減算器３４の一方の端子３４ａに与えられ
る。

第３Ａ図に示す非遅延ビデオ信号は加算器３３の他方の
端子３３ｂおよび減算器３４の他方の端子３４　ｂに勺
えられる。したがっＣ１加樟器３３の出力としＣディジ
タル・フォーマツｌ−′ｃｕ−７られる信号はビデオ信
号の相次ぐライン対の和であり、同様に減算器３４の出
力としＣディジタル・フォーマツ１〜で得られる信号は
相次ぐライン対の差ひある。和の列はＲ＋　＋Ｊ２　、
Ｒ２＋Ｒ３、Ｒ３十ｐ、＜等であり、同様に差の列はｊ
！　１１２　、り２−Ｉ！３、ア３−ｐ４等ひある。本
発明によれば、れ １＋　　ト１！２、ｉ！３４−１！、ｔ　、　ｉｊｓ＋
←等の列ならびにｊＪ−１！２、Ｉ！３−ｐａ　、Ｊｓ
−１！ｓ等の列か使用される。これらの列を選択的に得
る方法は以下に述べる第１、第２、第３ならびに第４の
シフ１−・レジスタの動作から容易に理解できよう。

ぞれぞれスイッチ制御回路４８ｄ３よび４９によるスイ
ッチ３５およびスイッチ４１の作動ならびに第１および
第２のシフト・レジスタ３７および３８へのり（二」ツ
ク・イン・パルスおよびり〔Ｊツク・アラ］〜・パルス
の印加につい−（，４水平ラインＷｊ間ｔ１乃至ｔ４に
わたり、特に第８Ａ図および第８Ｂ図を参照し延説明り
る。第８Ａ図および第８Ｂ図はそれぞれシフト・レジス
タ３７および３８に対するクロック・イン・パルスおよ
びタロツク・アウト・パルスの印加時点を示している。

ビデオ・データの第１水平ラインの時間【１中はスイッ
チ３５はその第１の位置にあり、端子３５ａは端子３５
ｂに接続される。また時間ｔｉ中は４Ｘ３．５８ＭＨｚ
のパルスがシフト・レジスタ３７の端子３７ｃに印加さ
れ、これにより第８Ａ図に承りようにシフト・レジスタ
３７内にビデＡ・データの１ラインがクロック・インさ
れる。また、時間ｔ１中は、スイッチ４１はその第２の
位置にあって端子４１ａが端子４１ｃに接続される。更
に時間ｔｉ中は、２Ｘ３．５８ＭＨｚのパルスがシフト
・レジスタ３８の端子３８ｄに印加される。

これにより第８Ｂ図に示すように、前にシフト・レジス
タ３８にクロック・インされたビデオ・データの１ライ
ンの半分がこのシフト・レジスタ３８から端子４１ａに
クロック・アウトされる。

ビデオ・データの第２の水平ラインの時間ｔ２中に、ス
イッチ３５はその第３の位置に動かされで、端子３５ａ
が端子３５ｄに接続されるので、第１および第２のシフ
ト・レジスタ３７および３８の入力端子３７ａおよび３
８ａから切り離される。まｔ＝　＋ｔ、を間［２中は、
シフ１−・レジスタ３７の端子３７ｃ、３７ｄのいずれ
にもクロック・パルスは印加されない。また時間ｔ２中
は、スイッチ４１はその第２の位置にとどまり、２Ｘ３
．５８Ｍ　Ｈｚのパルスがシフト・レジスタ３８の端子
３８ｄに印加され続けるのぐ、前にシフ１−・レジスタ
３８にりｌ」ツク・インされたビデＡ・データのライン
の他の半分がこのシフト・レジスタ３８から端子４１ａ
にりＬＪラックアウトされる。

ビデＡ・データの第３の水平ラインの時間ｔ３中は、ス
イッチ３５はその第２の位置に動かされて、端子３５ａ
が端子３５ｃに接続される。また時間ｔ３中は、４Ｘ３
．５８Ｍ１−１ｚのパルスがシフト・レジスタ３８の端
子３８ｃに印加される。

これにより、ビデＡ・データの別のラインがシフト・レ
ジスタ３８にクロック・インされる。また時間ｔ３中は
スイッチ４１がその第１の位ｒにあリ、端子４１ａが端
子４１ｂに接続される。更に時間ｔ３中は、２Ｘ３．５
８ＭＨｚのパルスが端子３７ｄに印加される。これによ
り、時間ｔｌ中にクロック・インされたビデーオ・デー
タの１う°インの半分がシフト・レジスタ３７から極端
子４１ａにクロック・アウトされる。

ビデオ・データの第４の水平ラインの時間ｔ４中は、ス
イッチ３５はその第３の位置に動かされて端子３５ａが
端子３５ｄに接続されるのぐ、第１および第２のレジス
タ３７および３８の入力端子３７ａおよび３８ａから切
り離される。また、時間ｔ４中は、シフト・レジスタ３
８の端子３８Ｃ１３８ｄのいずれにもパルスが印加され
ない。

また、時間ｔ４中は、スイッチ４１はその第１の位置に
とどまっており、２Ｘ３．５８ＭＨｚのパルスがシフト
・レジスタ３７の端子３７ｄに印加され続ける。したが
って、時間ｔｌ中にクロック・インされたビデオ・デー
タの１ラインの他の半分がシフト・レジスタ３７から端
子４１ａにりＬ１ツク・アウトされる。次の４つの水平
ライン時間ｔ５乃至ｔ８等の間、この動作１ナイクルが
反復される。このようにし−Ｃ１ヒデＡ・データの１ラ
インが１ライン時間内に４Ｘ３．５８Ｍ１−ｌｚの速度
ぐシフ１〜・レジスタ３７にり１」ツク・インされた後
、２Ｘ３．５８Ｍ１−１ｚの速度でシフト・レジスタ３
７からりＬ１ツク・アウトされる。これにより、時間座
標が２倍に伸ばされる。２水平ライン時間後、同一の動
作がシフト・レジスタ３８で繰り返される。このように
しＣ１スイッチ４１の端子４１ａにビデオ・データの１
ラインが現われるが、その時間座標は２倍に引き伸ばさ
れている。

加算器３３の出力におけるビデオ・データの第１ライン
がその入力に印加されたビデオ信号の第１および第２の
ラインの和であれば、加褌器３３の出力におりるデータ
の第２ラインはその入力に印加されｌこ第２および第３
のラインの和となる。

本発明システムに従つＣビデオ・データの次のラインが
第３および第４のラインの和ぐあることが望ましいの０
１前記の方法でスイッチ３５の端子３５ａを端子３５ｂ
および３５０から切り＠づことによりこの結果が得られ
る。

このようにして、和信号としての（Ｌｓ）信号の一部＜
１＋　＋Ｊ２　）がシフト・レジスタ３７の端子３７ａ
に現われ、（Ｌｓ）＠号の次の部分（Ｊ３　＋１＜　＞
がシフト・レジスタ３８の端子３８ａに現われる。第３
Ｄ図に伸長和信号として示ず伸長された（Ｌｓ）信号が
端子４１ａｌｌ！？られる。ディジタル・アナログ変換
器４３はディジタル・フォーマットの伸長（Ｌｓ）信号
をアノ−ログ・フォーマットの伸長（Ｌｓ）信号に変換
し、この変換結果が第３Ｄ図に示すように端子４３ｂな
らびにチャンネル出力端子２６に現われる。

それぞれスイッチ制御回路４８および４９によるスイッ
チ３６およびスイッチ４２の作動、ならびに４つの水平
ラインの時間ｔｌ乃至ｔ４にわたる第３および第４のシ
フト・レジスタ３９Ｊ３よび４０に対するクロック・イ
ン・パルスおよびクロック・アウト・パルスの印加は、
それぞれスイッチ制御回路４８および４９によるスイッ
チ３５およびスイッチ４１の作動、ならびに４つの水平
ラインの時間ｔｌ乃至ｔ４にわ／ｊる第１および第２の
シフト・レジスタ３７および３８に対りるクロック・イ
ン・パルスおよびりｌ−１ツタ・アウト・パルスの印加
と同様である。しＩＣがつ（、差１５号としＣの（Ｌｄ
　）信号の一部（１’＋−１２＞がシフ］−・レジスタ
３９の端子３９ａに現われ、（Ｌｄ　）信号の次の部分
（Ｊ３−ｊ！’ａ）がシフト・レジスタ４０の端子４０
ａに現われる。伸長されたくＬｄ）信号が端子４２ａに
得られる。ディレタル・アナログ変換器４４はディジタ
ル・フＡ−マットの仲！（＋−ｄ）信号をアナログ・フ
ォーマツＩ・の伸長（Ｌｄ　）信号に変換づ−る。その
変換結果は第３１＝図に伸長差信号とじ−Ｃ示すように
端子４４ｂならびにチャンネル出力端子２７に現われる
。

（送信色相チャンネル） 次に色相チャンネル２２について説明づる。色相ヂレン
ネル２２には、入力アナＬ！グ・ディジタル変換器６１
．１ライン遅延回路６２、加算器６３、スイッチ６４、
シフト・レジスタ６５、別のシフＩ・・レジスタ６６、
別のスイッチ６７、および出力ディジタル・アナログ変
換器６８が含まれでる。入力アノ゛ログ・ディジタル変
換器６１には、入力端子６１ａ、２進ワードの８ピツ１
へに対応づる８本の出力線からなる出力端子６１ｂ１な
らびに制御端子６１Ｇがある。アナログ・ディジタル変
換器６１は入力端子６１ａにおけるアブ【−１グ色相信
号をその出力端子６１ｂにおけるディジタル色相信号に
変換する。色相信号の各ラインは制御端子６１Ｃに印加
される４Ｘ３．５８Ｍト（２のり【］ツク信号に応動し
て９１０のエレメント即し値に分割され、８値の分解能
は８ビツトによって表わされる２５６レベルである。１
ライン遅延回路６２には８チヤンネルのシフト・レジス
タが含まれていると共に、８本の線から成り各線が各チ
ャンネルの入力に接続された入力端子６２８，８本の線
から成り各線が各チャンネルの出力に接続された出力端
子６２ｂ、ならびに８本の線から成り各線が各チャンネ
ルに接続された制御即ちクロック端子６２ｃがある。加
算器６３には、各々８木の入力線から成る一対の入力端
子６３ａおよび６３　ｂ　、８木の出力線から成る出力
端子６３Ｃ１ならびに制御端子６３ｄがある。スイッチ
６４には、８木の線から成る極端子６４ａ　、８木の線
から成る第１の接点端子６４ｂ　、８本の線から成る第
２の接点端子６４Ｃ１ならびに後Ｃ説明するようにスイ
ッチ６４を非接続位置に慢るための接続され（いない第
３の接点端子６４ｄがある。シフト・レジスタ６５には
８つのチ１？ンネルが含まれてい（、そしでまた８木の
線から成り各線が各チャンネルの入力に接続された入力
端子６５ａ　、８本の出力線から成り各線が各チャンネ
ルの出力に接続された出力端子６５ｂ　、８本の線から
成り各線が各チャンネルに接続されＣ１つの速度４Ｘ３
．５８　Ｍ　ｌ−１ｚでチャンネルをクロック動作さけ
る制御即ちりＩｉ、ｌツク端子６５Ｃ１ならびに８木の
線から成り各線が各チャンネルに接続されて別の速度２
Ｘ　３　、５８Ｍｔ−１ｚでチャンネルをクロック動作
さける制御即らりＬ］ラック子６５ｄがある。シフト・
レジスタ６６はシフト・レジスタ６５と同様の構成であ
り、人ノＪ端子６６ａ１出力端子６６ｂ、ならびに一対
のクロック又は制御端子６６０および６６ｄがある。ス
イッチ６７には、８木の線から成る極端子５７ａ１８本
の線から成る第１の接点６７ｂ、ならびに８本の線から
成る第２の接点６７ｃがある。出力ディジタル・アナロ
グ変換器６８には、８本の線から成る入力端子６８ａ、
出力端子６８ｂ、ならびに制御端子６８０がある。

図面を簡潔にするために図示していないが、端子４７ｂ
はアナログ・ディジタル変換器６１の端子６１ｃ、１ラ
イン遅延回路６２の端子６２Ｃ１加算器６３の端子６３
ｄに接続される。また図示していないが、端子４７０は
ディジタル・ア±［１グ変換器６８の端子６８０に接続
されている。第１のスイッチ制御回路４８のリンク装置
４８Ｃはスイッチ６４の接極子に結合されて、その位置
を制御する。第２のスイッチ制御回路４９のリンク装置
４９０はスイッチ６７の接極子に結合されＣ１その位置
を制御する。また図示していないが、シフト・レジスタ
制御回路５０の出力端子５　Ｑ　Ｂおよび５０ｆならび
に５０ｇおよび５０ｈは、それぞれシフ１〜・レジスタ
６５の端子６５　Ｃおよび６５ｄならびにシフＩ・・レ
ジスタ６６の端子６６ｃおよび６６ｄに接続され（いる
。

アナ［１グ・ディジタル変換器６１の入力端子６１ａは
カメラ１１の端子１３に接続され〔いる。

アノ−１］グ・ディジタル変換器６１の出力端子６１１
）は１ライン「延回路６２の入力端子６２ａに接続され
Ｃいる。アナ［１グ・ディジタル変換器６１の出力端子
６１ｂは加算器６３の入力端子６３ｂにも接続されてい
る。１ライン遅延回路６２の出力は加算器６３の入力端
子６３ａに接続されている。加算器６３の出力端子６３
０はスイッチ６４の極端子６４ａに接続され−Ｃいる。

スイッチ６４の第１の接点端子６４ｂはシフト・レジス
タ６５０入力端子６Ｅ）ａに接続されている。スイッチ
６４の第２の接点端子６４ｃはシフト・レジスタ６６の
入力端子６６ａに接続されている。シフト・レジスタ６
５の出力端子６５ｂはスイッチ６７の第１の接点端子＆
　７　ｂに接続され−〔いる。シフト・レジスタ６６の
出力端子６６ｂはスイッチ６７の第２の接点端子６７ｃ
に接続されＣいる。スイッチ６７の極端子６７ａはディ
ジタル・アナｌコグ変換器６８の入力端子６８ａに接続
され−Ｃいる。

ディジタル・アナログ変換器６８の出力端子６８ｂは出
力端子２８に接続されている。

（送信色相チャンネルの動作） 次に第１図の色相チャンネル２２の動作を第３Ａ図乃至
第３Ｄ図を参照して説明する。第３Ａ図乃至第３Ｄ図に
おいてスイッチ１乃至ｐ　ｔｏは色相信号の相次ぐライ
ンを表わしているものとＪる。

色相チャンネル２２の動作は、輝度チャンネルのうち加
算機能に関係Ｊ−る構成品だけを含む部分、即ちアナロ
グ・ディジタル変換器３１．１ライン遅延回路３２、加
算器３３、スイッチ３５、シフト・レジスタ３７および
３８、スイッチ４１ならびにディジタル・アナログ変換
器４３を含む部分の動作と同一である。端子１３に現わ
れるアナログ色相信号を第３Ａ図に示しである。第３Ａ
図の色相信号はアナログ・ディジタル変換器６１により
ディジタル形式に変換される。色相信号は１ライン遅延
回路６２により１ライン時間だ【ノ匠延させられる。第
３Ｂ図の遅延色相信号は加算器６３の−ｈの端子６３ａ
に印加される。第３Ａ図に示した遅延しくいない色相イ
ハ号は加算器６３の他りの端子６３ｂに印加される。こ
のようにして加算器６３の出力に信号がディジタル・フ
ォーマットで得られ、これは色相信号の相次ぐライン対
の和になつＣいる。和の列はｊ！＋　＋Ｉ！２、ｉ！２
＋Ｉ！３、Ｒ３＋ｆ！ａ等となる。本発明に従つＵ、ｐ
＋−１ｆ！２、Ｉ！３−ト１４、ｆ！５−１ｊ！６等の
列が色相チャンネルに使用される。この列を選択的に得
る方法は以下に述べるシフト・レジスタ６５および６６
の動作から容易に理解されよう。

それぞれスイッチ制御回路４８および４９によるスイッ
チ６４ｄ３よびスイッチ６７の作動ならびにシフト・レ
ジスタ６５および６６に対づるりＵツク・イン・パルス
およびりし１ツク・アウト・パルスの印加について４つ
の水平ライン時間ｔ１乃至ｔ４にわたっ−（説明する。

特に第８Ａ図および第８Ｂ図を参照しＣ説明覆る。第８
Ａ図および第８Ｂ図はそれぞれシフト・レジスタ６５お
よび６６に対するクロック・イン・パルスおよびクロッ
ク・アウト・パルスの印加時間を示したものである。ビ
デオ・データの第１水平ラインの時間Ｃ１中は、スイッ
チ６４はその第１位置にあり、端子６４ａが端子６４ｂ
に接続される。また時間Ｃ１中は、４Ｘ３．５８ＭＨｚ
のパルスがシフ１−・レジスタの端子６５ｃに印加され
、これにより色相データの１ラインが第８Ａ図に承りよ
うにシフト・レジスタ６５にクロック・インされる。ま
た、時間Ｃ１中は、スイッチ６７はその第２の位置にあ
り、端子６７ａが端子６７ｃに接続されている。

更に時間ｔｌ中に、２Ｘ３．５８ＭＨｚのパルスがシフ
ト・レジスタ６６の端子６６ｄに印加され、これにより
前にシフト・レジスタ６６にタロツク・インされていた
ビデオ・データの１ラインの半分が第８Ｂ図に示すよう
にこのシフト・レジスタから端子６７ａにクロック・ア
ウトされる。

色相データの第２水平ライン時間ｔ２中は、スイッチ６
４がその第３の位置に動かされて端子６４８が端子６４
ｄに接続されるのＣ１端子６４ａはシフ］・・レジスタ
３７および３８の入力端子６５ａおよび６６ａから切り
離される。また、時間Ｃ２中は、シフト・レジスタ６４
の端子６４ｃ、６４ｄのいずれにもりＵツク・パルスは
印加されない。また時間Ｃ２中は、スイッチ６７は第２
の位置にとどまり、２Ｘ３．５８Ｍｔ−１ｚのパルスが
ジノ１〜・レジスタ６６の端子６６６に印加され続（）
る。その結果、前にシフト・レジスタ６６にり１−１ツ
タ・インされＣいた色相データのラインの他の半分がこ
のシフ：へ・レジスタから端子６７ａにり１」ツタ・ア
ウトされる。

色相データの第３水平ライン時間Ｌ３中は、スイッチ６
４がその第２の位置に移動し、端子６４ａが端子６４ｃ
に接続される。また時間Ｃ３中は、４Ｘ３．５８ＭＨｚ
のパルスがシフト・レジスタ６６の端子６６ｃに印加さ
れるので、色相データの別のラインがシフト・レジスタ
６６にクロック・インされる。また時間Ｃ３中は、スイ
ッチ６７がその第１位置にあり、端子６７ａが端子６７
ｂに接続される。更に時間ｔ３中は、２Ｘ３．５８Ｍ　
ｌ−１ｚのパルスが端子６５ｄに印加されるので、時間
ｔ１中にりＯツク・インされていた色相データの１ライ
ンの半分がシフト・レジスタ６５がら極端子６７ａにク
ロック・アウトされる。

ビデオ・データの第４水平ラインの時間ｔ４中は、スイ
ッチ６４はその第３の位置に動がされＣ１端子６４ａが
端子６４ｄに接続されるので、レジスタ６５および６６
の端子６５ａおよび６６ａから切り離される。また時間
ｔ４中は、シフ］〜・レジスタ６６の端子６６ｃまたは
６６（１のいずれにもパルスが印加されない。また時間
側４中は、スイッチ６７はその第１位置にとどまり、ス
イッチ６７の極端子６７ａが第１接点端子６７ｂに接続
されＣいる。そして２　Ｘ　３　、５８　Ｍ　Ｈｚのパ
ルスがシフト・レジスタ６５の端子６５ｄに印加され続
けるので、時間ｔｉ中にクロック・インされたビデオ・
データのラインの他の半分がシフト・レジスタ６５から
端子６７ａにり０ツク・アウトされる。

次の４つの水平ライン時間ｔ５乃至１８等の間、この動
作リイクルが繰り返される。このようにしＣ１１ライン
時間の間に４Ｘ３．５８ＭＨｚの速度ぐ色相データの１
ラインがシフ１−・レジスタ６５にり１１ツク・インさ
れた後、これは２ライン時間の間に２　Ｘ　３　、５８
　Ｍ　Ｉ−１ｚの速度でシフト・レジスタ６５からり１
１ツク・アウトされる。これにより、色相ｒ−夕の時間
座標は２倍に引き伸ばされる。２水平ライン時間の後、
同一の動作がシフト・レジスタ６６において繰り返され
る。このＪ、うにして、スイッチ６７の端子６７ａに色
相データの１ラインが現われ、その時間座標は２倍に引
き伸ばされている。

加算器６３の出力の色相データの第１ラインが、該加陣
器の入力に印加されるビデオ・データの第１ラインａ３
よび第２ラインの和である場合には、加算器６３の出力
のデータの第２ラインは、該加算器の入力に印加された
第２ラインと第３ラインの和となる。本発明システムに
従って色相データの次のラインが第３ラインと第４ライ
ンとの和であることが望ましいので、前に説明した方法
でスイッチ６４の端子６４ａを端子６４ｂおよび６４Ｃ
から切り離すことによりこの結果が得られる。

このようにして、（トＩｓ　）信号の一部分（ｐ１＋　
Ｒ２等）がシフト・レジスタ６５の端子６５ａに現われ
、（Ｈｓ　）信号の次の部分（Ｉ！３＋１！４等）がシ
フト・レジスタ６６の端子６６ａに現われる。ディジタ
ル・アナログ変換器６８はディジタル・フォーマットの
伸長された（Ｉ」ｓ）信号をアナログ・フォーマットの
伸長された（Ｈｓ　）信号に変換し、この変換結果は端
子６８ｂ、したがってチャンネル出力端子２８に現われ
る。

（送信飽和度チャンネル） 次に色飽和度チャンネル２３についで説明する。

色飽和度チャンネル２３の構成および動作は色相チャン
ネル２２の構成および動作と同一である。

色飽和度チャンネル２３には、入力アナ【］グ・ディジ
タル変換器７１．１ライン遅延回路７２、加算器７３、
スイッチ７４、シフト・レジスタ７５、別のシフｌ−・
レジスタ７６、別のスイッチ７７、ならびに出力ディジ
タル・アノ−１グ変換器７８が含まれ−Ｃいる。人カア
ノーＬ１グ・ゲイジタル変換器７１には、入力端子７１
ａ、２進ワードの８ピツ１へに対応づる８木の出力線か
ら成る出力端′ｆ−７１ｂ、ならびに制御端子７１ｃが
ある。アナログ・ｊコイジタル変換器７１は入力端子７
１ａのアナ［１グ飽和度（ｉｊ号をその出力端子７１ｂ
のディジタル飽和度信号に変換する。飽和度（ｆｉ号の
各ラインは制御端子７１ｃに印加された４Ｘ３．５８Ｍ
１−１ｚのりＵツク信号に応動して９１０の：１−レメ
ン１〜即ら値に分割される。多値は８ビツトで表わされ
る２５６レベルの分解能を有する。１ライン遅延回路７
２には８チトンネルのシフト・レジスタが含まれ−Ｃお
り、更に８木の線から成り各線が各チャンネルの人力に
接続された入力端子７２ａ、８木の線から成り各線が各
ヂＶンネルの出力に接続された出力端子７２ｂ、ならび
に８木の線から成り各線が各ヂ１１ンネルに接続された
制御即ちりＬ１ツク端子７２ｃがある。加算器７３には
、各々８木の人力線から成る一対の入力端子７３ａおよ
び７３ｂ、８本の出力線から成る出力端子７３Ｃ，なら
びに制御端子７３ｄがある。スイッチ７４には、８木の
線から成る極端子７４ａ、８木の線から成る第１の接点
端子７４ｂ、８本の線から成る第ンの接点端子７４Ｃ１
ならびに後述のようにスイッチ７４を非接続位置にする
だめの接続されＣいない第３の接点端子７４ｄがある。

シフト・レジスタ７５は８チヤンネルを有し、更に８本
の線から成り各線が各チャンネルの入力に接続された入
力端子７５ａ、８本の出ツノ線から成り各線が各チャン
ネルの出力に接続された端子７５ｂ、８木の線から成り
各線が各チャンネルに接続されて１つの速度４Ｘ３．５
８Ｍ１−１ｚでチャンネルをり【コック動作させる制御
即ちクロック端子７５Ｃ，ならびに８木の線から成り各
線が各チャンネルに接続され°Ｃ別の速度２Ｘ３．５８
ＭＨｚでチャンネルをクロック動作さける制御即ちクロ
ック端子７５ｄがある。シフト・レジスタ７６はシフト
・レジスタ７５と同様の構成で、入力端子７６ａ、出力
端子７６ｂ１ならびに一対のクロック制御端子７６Ｃお
よび７６ｄを右する。スイッチ７７には、８本の線から
成る極端子７７ａ、８木の線から成る第１の接点７７ｂ
、ならびに８木の線から成る第２の接点端子７７ｃがあ
る。出力ディジタル・アナログ変換器７８には、８本の
線から成る入力端子７８ａ、出力端子７８ｂ、ならびに
制御端子７８Ｃがある。

図面を筒中にりるため図示し−Ｃいないが、端子４７ｂ
がアナ１」グ・ディジタル変換器７１め端子７１ｃ、１
ライン遅延回路７２の端子７２Ｃ１加瞳器７３の端子７
３ｄに接続されＣいる。また図示しＣいないが、端子４
７ｃがディジタル・アナ１」グ変換器７８の端子７８ｃ
に接続されＣいる。

第１のスイッチ制御回路４８のリンク装＠４８０はスイ
ッチ７４の接極子に結合されてその位置を制御でる。第
２のスイッチ制御回路４９のリンク装置４９　Ｃはスイ
ッチ７７の接極子に結合されてその位置を制御ｌ？ｌる
。また図示していないが、シソｉ〜・レジスタ制御回路
５０の出力端子５０ｅおよび５０［ならびに５０ｇおよ
び５０ｈは、シフ１−・レジスタ７５の端子７５ｃおよ
び７５ｄならびにシフト・レジスタ７６の端子７６Ｃお
よび７６ｄに接続されている。

アナログ・ディジタル変換器７１の入力端子７１ａはカ
メラ１１の端子１４に接続され−Ｃいる。

アナログ・ディジタル変換器７７の出力端子７１ｂは１
ライン遅延回路７２の入力端子７２ａに接続されている
。アナログ・ディジタル変換器７１の出力端子７１ｂは
加算器７３の入力端子７３ｂにも接続されている。１ラ
イン遅延回路７２の出力は加算器７３の入力端子７３ａ
に接続されでいる。加算器７３の出力端子７３ｃはスイ
ッチ７４の極端子７４ａに接続されでいる。スイッチ−
７４の第１の接点端子７４ｂはシフト・レジスタ７５の
入ツノ端子７５ａに接続されている。スイッチ７４の第
２の接点端子７４ｃはシフト・レジスタ７６の入力端子
７６ａに接続されている。シフト・レジスタ７５の出力
端子７５ｂはスイッチ７７の第１の接点端子７７ｂに接
続されている。シフト・レジスタ７６の出力端子７６ｂ
はスイッチ７７の第２の接点端子７７ｃに接続されＣい
る。スイッチ７７の極端子７７ａはディジタル・アナＬ
Ｊグ変換器７８の入力端子７８８に接続されＣいる。

ディジタル・アナログ変捉器７８の出力端子７８ｂは出
力端子２９に接続されでいる。

（送信飽和度チャンネルの動作） 次に第１図の色飽和度チャンネル２３の動作を第３Δ図
ノリ至第３Ｄ図により説明りる。第３Ａ図乃至第３Ｄ図
では、ラインｊ！＋乃至ｐ１ｏは飽和度信号の相次ぐラ
インを表ねりものと−する。飽和度チＩ７ンネル２３の
動作は色相チＶンネル２２の動作ど同じｅある。端子１
４に現われるアナログ飽和度信号を第３Ａ図に示しであ
る。第３Ａ図の飽和度信号がアノーＬ１グ・ディジタル
変換器７１によっＣディジタル形式に変換される。この
飽和度信号は１ライン遅延回路７２により１ライン期間
だり「延される。第３Ｂ図の遅延した飽和度信号が加ｎ
器７３の−ｈの端子７３ａに与えられる。第３Ａ図に示
づ遅延していない飽和度信号が加算器７３の他りの端子
７３ｂに与えられる。したがっ−Ｃ加算器７３の出力に
は、飽和度信号の相次ぐライン対の和を表わす信号がデ
ィジタル・フォ・−マットで得られる。前に色相チャン
ネル６４および６７、ならびにシフト・レジスタ６５お
よびｉ６について説明したのと同様に、それぞれスイッ
チ制御回路４８および４９による飽和度チャンネルのス
イッチ７４および７７の作動、ならびにり［１ツク・イ
ン・パルスおよびクロック・アウト・パルスのシフト・
レジスタ７５および７６への印加により伸長された（Ｓ
ｓ　）信号が得られる。伸長された（Ｓｓ　＞信号の一
部分＜Ｉｌ＋＋１２、Ｉ５＋Ｊ６Ｗ）がシフト・レジス
タ７５の端子７５ｂに現われ、伸長された（Ｓｓ　）信
号の次の部分（１３＋Ｉ！ａ　、Ａｙ　＋Ｉ！ｇ等）が
シフト・レジスタ７６の端子７６ｂに現われる。第３Ｄ
図に伸長和信号として示す伸長された（Ｓｓ　）信号が
端子７７ａに得られる。ディジタル・アナ［１グ変換器
７８はディジタル・フォーマットの伸長（Ｓｓ　）信号
をアナログ・フォーマットの伸長（Ｓｓ）信号に変換し
、この変換結果が端子７８ｂしたがっＣヂ１７ンネル出
力端子２９に現われる。

（送　信　機） Ａさ 送７局１０には送信機３０が含まれている。端子２６．
２７．２８および２９にそれぞれ規われるアノ［Ｉグの
伸長された（Ｉｓ）信号、アブ【二１グの伸長された（
ｌｒｌ）信号、伸長された（Ｈｓ）しく受信局ｔこ送出
される。第４図は送信機３０をブロック図の形式Ｃ示し
たものである。送信機３０には、０°輝度搬送波発生器
１５１．９０°輝度搬送波発生器１５８．９０°クロマ
搬送波発生器１５３、ならびにＯｏり［１７搬送波発生
器１５４が含まれＣいる。送信機３０にはまた、変調器
１・５・５．１５６．１５７および１５８が含まれＣい
る。送信機３０には低域通過ろ波器（Ｌ　Ｐ　Ｆ　）１
６１．１６２．１６３および１６４も含まれ−Ｃいる。

送信機には更に、結合器又は加算器１６５．１６６およ
び１６７が含まれ−Ｃいる。端子２６に現われる伸長さ
れた（Ｌｓ）信号は低域ろ波器１６１を介して変調器１
５５の一方の端子に与えられる。変調器１５５の他方の
端子にはＯ°輝度搬送波が与えられるので、伸長されＩ
Ｃ（Ｌｓ）信号で振幅変調されたＯ°輝度搬送波が変調
器の出ツノに得られる。端子２６に現われる伸長された
くＬｄ）信号は低域ろ波器１６２を介しＣ変調器１５６
のハ方の端子に与えられる。変調器１５６の他りの端子
には９０’輝度搬送波が与えられるので、伸長された（
Ｌｄ）信号により振幅変調された９０°輝度搬送波が変
調器１５６の出力に得られる。

この２つの変調された搬送波が加算器１６５で組み合わ
される。端子２８に現われる伸長された（Ｈｓ　）信号
は低Ｖｉ、　＃Ｐ波器１６３を介して変調器１５７０片
方の端子に与えられる。変調器１５７の他方の端子には
９０°クロマ搬送波が発生器１５３から与えられるので
、変調器１５７の出力には伸長された（Ｈｓ　）信号に
よって振幅変調された９０°クロマ搬送波が得られる。

端子２９に現われる伸長された（Ｓｓ）信号は低域通過
ろ波器１６４を介して変調器１５８の片方の端子に与え
られる。変調器１５８の他方の端子にはＯｏり［１７搬
送波が与えられるので、その出力には伸長された（Ｓｓ
）１ｉｌ；号によつＵｍ幅変調された０°り［１７搬送
波が得られる。この２つの変調された搬送波は加算器１
６６で組み合わきれる。加算器１６５の出力に現われる
変調された搬送波と加帥器１６６の出力に現われる変調
された搬送波は加算器１０７で組み合わされ、帯域通過
ろ波器１６８でろ波され（、伝送回線、無線中継システ
ム等の適当な伝送チャンネルに送出される。単一搬送波
を２つの独立な信号によって変Ｆ１４りる他のどの手法
を使っＣもよい。たとえば搬送波の振幅を第１の信号【
こよつＣ変調し、搬送波の位相を第２の信号によって変
調りる変調方法を使ってもよい。

ｉ戸波器′１６１．１６２．１６３　Ｊｊよび１６４の
カットオフ周波数はそれぞれｆｃ、ｒｅ／３、ｒｅ　／
　１２、ａ３よびｆｃ／１２である。これらのろ波器は
信号の帯域幅を所定の値に制限りるために設けられＣい
る。これにより、信号を伝送りるため伝送デセンネルに
必要な帯域幅が制限される。

送信１３０が必要とする輪帯域幅はその人力信号の帯域
幅の和にほぼ等しい。輪帯域幅を効率よく割り当てるた
め、これらの信号はろ波器１６１．１６２．１６３およ
び１６４により別個に帯域制限されて、特定の輪帯域幅
に対す−る画像品質を最適にし−Ｃいる。輝度和信号に
比べて狭い帯域幅を輝度差信号に割り当でたとき画像品
質が最良になることがわかった。したがって、ろ波器１
６２のカットオフ周波数はろ波器１６１のそれより低い
。

一対のラインを別個に伝送する場合には、それらは等し
い帯域幅を必要とづる。しかし本発明では、アナログの
伸長された（Ｌｓ）信号どアナ１」グの伸長された（Ｌ
ｃｌ　）信号の合計帯域幅は１ラインの信号に必要な帯
域幅よりほんの少し広く覆ることが出来る。差信号は本
来、和信号に比べＣ帯域幅が狭い。と云うのは、最も尖
鋭な遷移（画像中の垂直のエツジ）によって最高周波数
成分が生じるが、垂直のエツジは１つのライン対におけ
る２つのラインが非常に類似していることを示しており
、ライン対の振幅差は零に近いと考えられるか（偽像）
を生じることなく予想よりずっと帯域幅を制限ｅきるこ
とがわかった。

（受　　信　　機〉 第２図に承りように、受信局８０には受信機８５が含ま
れている。受信機８５は送信機から送出された変調され
た搬送波を復調し、その出力端子９１．９２．９３およ
び９４ｃこそれぞれ１申長された（１ｓ）信号、伸長さ
れた（Ｌｄ　）信号、伸長された（１−１ｓ）信号、お
よび伸長された（Ｓｓ）信号を発生りる。この受信１８
’５のブｌ」ツク図を第５図に示しである。受信機８５
には、０°帥度局部発振器１７１．９０’輝度局部発撮
器１７２．９０°クロマ局部発振器１７３．０°りＬｊ
マ局部発振器１７４が含まれＣいる。これらの発振を（
ｊなう手段は従来技術の同期復調器で使用されているど
の１段ぐあってもよい。受信機８５には復調器１７５．
１７６．１７７および１７８が含まれ（いる。この受信
機には更に低域通過）Ｐ波器１　Ｂ１．１８２．１８３
および１８４が含まれＣいる。

第１図の送信機３０から伝送チャンネルを介しＣ受信し
１＝輝度変調搬送波およびりＵマ変調搬送波は復調器１
７５，１７６．１７７および１７８に与えられる。０°
輝度局部発振器１７１は輝度搬送波に現われる伸長され
た（Ｌｓ）信号を同期復調してその出力に伸長された（
Ｌｓ）信号を発生させ、これが低域通過ろ波器１８１で
ろ波されて端子９１に現われる。９０°輝度局部発娠器
１７２は輝度搬送波に現われる伸長された（Ｌｄ）信号
を同期復調してその出力に伸長された（Ｌｄ　）信号を
発生させ、これが低域通過ろ波器１８２ｒ低域通過ろ波
されて出力端子９２に現われる。

９０°クロマ局部発振器１７３から復調器１７７に与え
られた信号はクロマ搬送波の伸長された（１−１ｓ）信
号を同期復調してその出力に伸長された（ｌ−Ｉｓ）信
号を発生させ、これが低域通過ろ波器１８３でろ波され
て出力端子９３に現われる。

０°クロマ局部発振器１７４から復調器１７Ｂに与えら
れる信号はクロマ搬送波を復調して復調器ｌ、これが低
域通過ろ波器１８４ぐろ波され２ろ波出力が端子９４に
現われる。

（送受同期信号） 第１図の送信局１０には同期符号化器４５も含まれＣい
Ｃ１同期符号化器４５は垂直同期信号に応動して符号化
された出力を送出づる。この符号化された出力（コード
）は加算器４６Ｎ’伸長くＬＳ）信号と組み合わされる
がそれに汀線されて、伝送チャンネルを介しＣ受信局８
０に送出される。

受信局８０では同期復号器９５がこのコードに応動して
での出力９６．９７および９８にそれぞれ垂直同期信号
、水平同期信号、および３．５８Ｍ１−１７の信号を発
生し、受信局で使えるよう（こ゛する。

第６図に同期符号化器４５をブロック図Ｃ示しであるが
、これには：Ｊ−ド発生器１９１が含まれＣいる。コー
ド発生器１９１は垂直同期信号に応動じて特定の：：１
−ドを送出Ｊる。この」−ドは伸長された（Ｌｓ＞信号
と加粋器４６内で混合され、伸長された（ｌ−ｓ）信号
とともに受信局に送出さある。

（受　信　局） 次に第２図に示すように、受信局８０には出力端子９１
．９２．９３および９４をそなえた受信８１８５が含ま
れている。受信ｌｌ８５は第１図の送信器から送出され
た伝送情報を受信し、搬送波を復調して、端子９１に伸
長された（Ｌｓ）信号、端子９２に伸長された（Ｌｄ　
）信号、端子９３に伸長された（トＩｓ　）信号、端子
９４に伸長された（Ｓｓ　）信号を出力する。また同Ｗ
１復号器９５ち設けられており、その入力端子は受信Ｉ
ａ８５の出力端子に接続され、出ツノ端子９６．９７お
よび９８をそなえている。同期復号器回路のブ［ミンク
図を第７図に示しである。同期復号器９５には、検出器
１９３、位相ロック・ループ１９４．１３よびタイミン
グ発生器１９５が含まれている。受信機８５の端子９１
に輝度信号とともに現われるコードに応動して検出器１
９３は出力を出し、これが位相ロック・ループ１９４を
同期させるのに使用される。位相ロック・ループ１９４
の出力はタイミンク発生器１９５を制御し、タイミング
発生器１９５は端子９６に垂直同期信号、端子９７に水
平同期１５号、端子９８に３．５８Ｍｔ−１ｚのイエ号
を出力りる。これらの信号はリベ（送信局のそれぞれ端
子１７．１８ａ５よび１９の対応りる垂直同期１１４号
、水平同期信号、ならびに３．５８Ｍ１−１ｚの信号に
同期している。

装置８０には４つの処理チャンネル８１．８２．８３Ｊ
３よび８４が含まれでいる。チャンネル８１は端子９１
−の伸長され１〔（「Ｓ）信号を処理して第３に図に示
づ復元された輝度（Ｌ　）信号の一部（第３１図に承り
）を端子８６に出力する。チせンネル８２は端子９２の
伸長された（Ｌｄ）（ｉ４号を復元された輝度信号の残
り部分（第３　Ｊ図に承り）を出力づる。チャンネル８
３は端子９３の伸長され１＝　（Ｌｉ　ｓ　）信号を処
理し−（、端子８７に復元された色相（１」）信号を出
力する。チャンネル８４は端子９４の伸長された（Ｓｓ
　）信号を処理して端子８８に復元された飽和度（Ｓ）
信号を出力する。

（受信輝度チャンネル） まず、輝度チャンネル８１および８２につｌ＋）−Ｕ説
明りる。輝度チャンネル８１にぼ、入力アブ−ログ・デ
ィジタル変換器１０１、スイッチ１０２、第１のシフト
・レジスタ１０３、第２のシフト・レジスタ１０４、ス
イッチ１０５、演算装置１０６、スイッチ１０８、なら
びに出力ディジタル・アナｌ」グ変換器１０７が含まれ
ている。入力アシログ・ディジタル変換器１０１には、
入力９罎子１０１ａ、２進ワードの８ビツトに対応りる
８本の出力線から成る出力端子１０１ｂ、ならびに制御
端子１０１Ｃがある。アナログ・ディジタル変換器１０
１は入力端子１０１ａのアナ［１グ伸長（ＬＳ）信号を
その出力端子１０１ｂのディジタル信号に変換する。輝
度信号の各ラインは制御端子１０１ｃに印加された２　
Ｘ　３　、５８　Ｍ　ｌ−ｌ　ｚのり目ツク信号に応動
して９１０のエレメント即ち値に分割され、８愉は８ビ
ツトで表わされる２５６レベルの分解能を有する。スイ
ッチ１０２には、８本の線から成る極端子１０２ａ、８
本の線から成る第１の接点端子１０２１）、ならびに８
木の線力翫ら成る第２の接点端子１０２Ｃがある。シフ
ト・レジスタ１０３には８チ（ｌンネルあり、史（こ８
本の線から成り各線が各チｔシンネルの人力に接続さ１
１１こ入力端イ１０３ａ、８木の出力線から成り各線が
各チレンネルの出力に接続された出力端子１０３Ｌ＋、
８木の線から成り各線が各チャンネルに接続されＵ　１
　ツの速度２　Ｘ　３　、５８　Ｍ　Ｈｚ　Ｃ′ｆＤン
ネルをクロック動作さける制御即ちりＬ−＋ツク端子１
０３Ｃ，ならびに８本の線から成り各線が各チせンネル
に接続されＣ別の速度４Ｘ３．５８ＭＨｚ　ｔ”チャン
ネルをクロック動作させる制御即ちり［−１ツタ端子１
０３ｄが含まれている。第２のシフト・レジスタ１０４
は第１のシフト・レジスタ１０３と同様の構成であり、
入力端子１４０ａ、出力端子１４０ｂ、ならびに一対の
り１］ツタ制御７子１０４Ｃおよび１０４ｄを有する。

スイッチ１０５には、８本の線から成る後端子１０ｂａ
、８木の線から成る第１の接点端子１０５ｂ、ならびに
８木の線から成る第２の接点端子１０５Ｃがある。演算
装置１０６には、各々８木の入力線から成る一対の入力
端子１０６ａおよび１０６ｂ、８本の出力線から成る出
力端子１０６Ｃ１ならびに３つの制御端子１０６ｄ　、
１０６ｅおよび１０６［がある。スイッチ１０８には、
極端子１０８ａ、第１の接点端子１０８ｂ、ならびに第
２の接点端子１０８０がある。出力ディジタル・アナ「
１グ変換器１０７には、８本の線から成る入力端子１０
７ａ、出力端子１０７ｂ、ならびにり１」ツタ制御端子
１０７Ｃがある。次に、輝度チャンネル８２には、入力
アナログ・ディジタル変換器１１１、スイッチ１１２、
第３のシフト・レジスタ１１３、第４のシフト・レジス
タ１１４、ならびにスイッチ１１５が含まれている。入
力アナログ・ディジタル変換器１１１には、入力端子１
１１ａ、２進ワードの８ビツトに相当する８本の出力線
から成る出力端子１１１ｂ、ならびに制御端子１１１Ｃ
がある。アナログ・ディジタル変換器１１１は入力端子
１１１ａのアナログ伸長（Ｌｄ　）信号をその出力端子
１１１ｂのディジタル信号に変換する。

輝度（５号の各ラインは制御端子１１１Ｃに印加される
２Ｘ３．５８Ｍ１−（ｚのクロック信号に応動しＣ９１
０のルメント即ら値に分割され、各ＩＫｉは８ピツ１へ
ぐ表わされる２５６レベルの分解能を持つ。スイッチ１
１２には、８木の線から成る極端イ１１２ａ、８木の線
から成る第１の接点端子１１２ｂ、ならびに８木の線か
ら成る第２の接点端子１１２Ｃがある。第３のシフト・
レジスタ１１３は第１のシフト・レジスタ１０３と同様
の構成Ｃ゛あり、入力端子１１３ａ、出力端子１１３ｂ
、ならびに一対のりしｌツク制御端子１１３Ｃ７１３よ
び１１３ｄをそなえＣいる。第４のシフ］へ・レジスタ
１１４は第１のシフト・レジスタ１０３と同様の構成【
゛あり、入力端子１１４ａ、出力端子１１４１’　、４
Ｌらびに一対のクロック端子コ１４ｃおよび１１４ｄを
ぞなえ（いる。スイッチ１１５には、８木の線から成る
極端子１１５ａ、ε３木の線から成る第１の接点端子１
１５ｂ、ならびに８木の線から成る第２の接点端子１１
５ｃがある。

受信装置（受信局）８０には逓倍器１２１も含まれてお
り、これに入力端子１２１ａならびに一対の出力端子１
２１　ｂ　４３よび１２１Ｃをそなえている。入力端子
１２１ａは入力端子９８に接続されており、ここに３．
５８ＭＨｚの信号が現れる。

端子１２１ｂには４Ｘ３．５８ＭＨｚのりＥｌ　ツク信
号が与えられ、出力端子１２１Ｃには２×３゜５８ＭＨ
ｚの信号が与えられる。端子１２１ｂはシフト・レジス
タ制御回路１２５の端子１２５Ｃに接続されている。端
子１２１Ｃはアナログ・ディジタル変換器１０１の端子
１０１Ｃ、アナ【」グ・ディジタル変換器１１１の端子
１１１ｃ　、シフト・レジスタ制御回路１２５の端子１
２５ｄ、演算装置１０６の端子１０６ｆ、ならびにディ
ジタル・アナログ変換器１０７の端子１０７Ｃに接続さ
れている。受信装置には第１のスイッチ制御回路１２２
と第２のスイッチ制ｔ１１１回路１２３も含まれている
。第１のスイッチ制御回路１２２には、入力端子１２２
ａおよび１２２ｂ、ならびにスイッチ１０２および１１
２の接極子を結合してそれらの位置を制御する点１ｉ４
１２２ｃで示したリンク装置がある。第２のスイッチ制
御回路１２３には、一対の入力端子１２３ａおよび１２
３ｂならびに勉 スイッーｆ１０５ｄ３よび１１５の接極子を結合してそ
れらの位置を制御する点線１２３Ｃで示したリンク装置
がある。装置には第３のスイッチ制御回路１２４も含ま
れＣいる。第３のスイッチ制御回路１２４には、入力端
子１２４ａおよび１２４ｂ、出力端子１２４ｃ、ならび
にスイッチ１０８の接極子に結合されてその位置を制御
（る点線１２４（１で示したリンク装置がある。端子１
２２ａおよび１２３ａは端子９６に接合され、この端子
９６に垂直同期信号が現われる。端子１２２ｂおよび１
２３ｂは端子９７に接続され、この端子９７に水平同期
信号が現われる。端子１２４Ｃはスイッチ１０８の極端
子１０８ａに接続されＣいる。接点端子１０８ｂおよび
接点端子１０８ｃはそれぞれ演算装置１０６の加算端子
１０６ｄおよび減算端子１０６ｅに接続されている。受
信装置８０にはシフト・レジスタ制御回路１２５も含ま
れ（おり、これは入力端子１２５ａ、１２５ｂ、１２５
Ｃおよび１２５ｄ、ならびに出力端子１２５０．１２５
ｆ　、１２５Ｑおよび１２５ｈをそなえている。入力端
子１２５ａおよび１２５ｂならびに１２５ｃおよσ１２
５ｄは、同期復号器９５の端子９６および９７ならびに
乗算器１２１の端子１２１ｂｔ３よび１２１Ｃにそれぞ
れ接続されている。

出力端子１２５ｅおよび１２５ｆならびに１２５ｇおよ
び１２５１は、シフト・レジスタ１０３の端子１０３ｃ
および１０３ｄならびにシフ１−・レジスタ１０４の端
子１０４Ｃおよび１０４ｄにそれぞれ接続されている。

また図面を簡単にづる目的で図示してないが、出力端子
１２５ｅＪ３よび１２５ｆならびに１２５ｇおよび１２
５ｈは、シフト・レジスタ１１３の端子１１３Ｃ７ｉ３
よび１１３ｄならびにシフト・レジスタ１１４の端子１
１４Ｃおよび１１４ｄにも接続されている。

アナ１ｊグ・ディジタル変換器１０１０入力端子１０１
ａは受信機８５の端子９１に接続されＣいる。アナログ
・ディジタル変換器１０１の出力端子１０１ｂはスイッ
チ１０２の極端子１０２ａに接続きれ（いる。スイッチ
１０２の第１接点端子１０２　ｂは第１のシフト・レジ
スタ１０３の入力端子１０３ａに接続され（いる。スイ
ッチ１０２の第２接点端子１０２Ｃは第２のシフト・レ
ジスタ１０４の入力端子１０４ａに接続されている。

シフト・レジスタ１０３の出〕Ｊ端子１０３ｂはスイッ
チ１０５の第１接点端子１０５ｂに接続され（いる。シ
フＩ・・レジスタ１０４の出力端子１０４ｂはスイッチ
１０５の第２接点端子１０５ｃに接続され（いる。アナ
［１グ・ディジタル変換器１１１の入力端子１１１ａは
受信１８５の端子９２に接続されている。アナ上１グ・
ディジタル変換器１１１の出）Ｊ端子１１］ｂはスイッ
チコ１２の極端子１１２ａに接続されＣいる。スイッチ
１１２の第１接点端子１１２ｂは第３のシフＩ−・レジ
スタ１１３０人ノＪ　ＯＮ子１１３８に接続されＣいる
。

スイッチ１１２の第２接点端子１１２ｏは第４のシフト
・レジスタ１１４の入力端子１１４ａに接続されＣいる
。第３のジノ１〜・レジスタ１１３の出力端子１１３ｂ
はスイッチ１１５の第１接点端子１１５ｂに接続されて
いる。第４のシフト・レジスタ１１４の出力端子１１４
ｂはスイッチ１１５の第２の接点端子１１５Ｃに接続さ
れている。

スイッチ１０５の極端子１０５ａは演算装置１０６の入
力端子１０６ａに接続されている。スイッチ１１５の極
端子１１５ａは演算装置１０６の入力端子１０６ｂに接
続されている。演算装置１０６の出力端子１０６ｃはデ
ィジタル・アナログ変換器１０７の入力端子１０７ａに
接続され−Ｃいる。

ディジタル・アナログ変換器１０７の出力端子１０７ｂ
は出力端子８６に接続されている。

（受信輝度チャンネルの動作） 次に第２図の輝度チャンネル８１および８２の動作を第
３０図乃至第３に図により説明する。第３Ｄ図乃至第３
に図は第２図のシステム内の種々の点′Ｃ発生する信号
の、振幅を記号的に表示した共通時間軸に引いた時間線
図である。第３Ｄ図乃至第３に図の信号の発生点は第２
図では第３Ｄ−３に図の英文字に対応する英文字で示し
Ｃある。

端子９１に現われるアナログ信号を第３Ｄ図に示しくあ
る。第３Ｄ図のアノ１１グ信号はアリ−ログ・ディジタ
ル変換器１０１によりディジタル・フォーマットに変換
される。アナログ・ディジタル変換器１０１の出力はス
イッチ１０２の極端子１０２ａに与えられる。端子９２
に現われるアナログ信号を第３Ｆ図に示し−Ｃある。第
３Ｆ図のアナＩＬＩゲ信号はアナ［１グ・ディジタル変
換器１１１によリア゛イジタル・フォーマツ１へに変換
される。アナログ・ディジタル変換器１１１の出力はス
イッチ１１２の極端子１１２ａに与えられる。第３Ｄ図
に示りような時間ｔ３　＋　　ｔ４の間に発生りる輝度
データの１ラインＪ！＋　＋Ａ２が２Ｘ３．５８Ｍ）（
２の速度で第１のシフト・レジスタ１０３に読み込まれ
、時間ｔｓ　　［−ｔ６の間に４　Ｘ　３　、５８　Ｍ
　Ｈ２の速Ｉｆｆ　ｒ　２回読み出される。第３Ｄ図に
示１ような時間ｉｓ　十ｔ６の間に発生する輝度データ
の別のライン１３＋Ｒａが２　Ｘ　３　、５８　Ｍ　Ｈ
ｚの速度℃゛第２のシフト・レジスタ１０４に読み込ま
れ、時間Ｌ７　＋ｔＢの間に４Ｘ３．５８ＭＨｚの速度
ｒ２回読み出される。シフト・レジスタ１０３および１
０４の組み合わせ出力が第３Ｇ図に示しである。第３Ｇ
図の信号を得る方法は下記の第１および第２のシフト・
レジスタ１０３および１０４の動作から容易に理解し得
る。

それぞれスイッチ制御回路１２２Ｊ３よび１２３による
スイッチ１０２およびスイッチ１０５の作動ならびにク
ロック・イン・パルスおよびり［１ツク・アウト・パル
スの第１および第２のシフト・レジスタ１０３および１
０４への印加を、特に第９Ａ図および第９Ｂ図を参照し
て４水平ライン期間［１乃至ｔ４にわたって説明する。

第９Ａ図４３よび第９Ｂ図はそれぞれシフト・レジスタ
１０３および１０４へのクロック・イン・パルスＪ５よ
びりＥ」ツク・アウト・パルスの印加時点を示したもの
である。第３Ｄ図に示すようなビデオ・データの１ライ
ンＩｌ＋＋Ｊｚの時間１．　＋１２の間は、スイッチ１
０２はその第１位置にあり端子１０２ａは端子１０２ｂ
に接続される。また時間ｔｌ　＋１２の間は、２Ｘ３．
５８ＭＨｚのパルスがシフ１〜・レジスタ１０３の端子
コ０３ｃに与えられる。

したかっ（ビデオ・データのラインｐ１→ｉ！２が第９
Δ図に示づようにシフト・レジスタ１０３にり（１ツク
・インされる。また時間ｔ、　＋ｔ２中はスイッチ１０
５がその第２の位置にあり、端子１０５ａが端子１０５
　Ｃに接続される。また時間ｔｌ　＋　ｔ２中は４Ｘ３
．５８Ｍ１−１ｚのパルスがシフト・レジスタ１０４の
端子１０４ｄに印加される。これにより第９Ｂ図および
第３Ｇ図に承りように、前にシフｌ〜・レジスタ１０　
／Ｉにり［−１ツク・インされたビデＡ・データのライ
ンが相次いで２回このシフ１〜・レジスタから端子１０
５ａにり［１ツク・アウトされる。

第３１）図に示−りようなビデオ・データの第２のライ
ンｐ３＋ｐ、Ｉの時間ｔ３　＋　　ｔ４中は、スイッチ
１０２がその第２の位置に動かされ、端子１０２ａが端
子１０２ｃに接続される。また時間ｔ３＋　　Ｌ＋中は
、２　Ｘ　３　、５８　Ｍ　Ｈｚのパルスがシフト・レ
ジスタ１０４の端子１０４ｃに与えられる。

したがつＣ第９［３図に示すようにビデオ・データのラ
インｆｉ３＋ｊ！ａがシフト・レジスタ１０４にクロッ
ク・インされる。更に時間ｔ３　＋　　（Ａ中は、スイ
ッチ１０５はその第１の位置にあり、端子１０５８が端
子１０５ｂに接続される。更に時間ｔ３　＋　ｊａ中は
、４Ｘ３．５８Ｍｌ−１ｚのパルスが端子１０３ｄに印
加されるので、第９Ａ図および第３Ｇ図に示ずように時
間ｔ、　＋　ｔ２中にシフト・レジスタ１０３にクロッ
ク・インされたビデＡ°データのラインＲ＋＋１２がこ
のシフト・レジスタ、から相次いで２回極端子１０５ａ
にタロツク・アウトされる。このサイクルは次の４ライ
ン時間ｔ５乃至１８等の間、繰り返される。このように
して、ビデオ・データの１ライン（Ｊ＋　　１Ｊ２）が
時間ｔ＋　＋　　ｔ２中に２Ｘ３．５８Ｍｌ−１ｚの速
度でシフト・レジスタ１０３にクロック・インされ、時
間ｔ３＋ｔ４中に１４度（映像）データのライン１１＋
　４−Ｊ２が４Ｘ３．５８ＭＨｚの速度でシフト・レジ
スタ１０３から２度クロック・アウトされる。これによ
り、輝度データｉ＋＋１２の時間座標が１／２に圧縮さ
れる。２ライン時間　ｔ３　＋１４後に、シフト・レジ
スタ１０４で同一の動作が繰り返される。このようにし
くスイッチ１０５の端子１０５ａに輝度データのライン
、即らｐｌ−ｔ　ｆ　２　、ｉ’　＋　＋Ｉ！　２．１
３→Ｊａ　、１３　＋１’４等が現われる。第３Ｇ図に
示１ように、これらの各ラインの時間座標は１／２に圧
縮されＣ１反復されＣいる。

それぞれスイッチ制御回路１２２および１２３によるス
イッチ１１２およびスイッチ１１５０作動ならびに４水
平ライン明間ｔ１乃至１４の第３および第４のシフ］−
・レジスタ１１３および１１４に対りるり【］ニックイ
ン・パルスどりｆ」ツク・アウト・パルスの印加は、そ
れぞれスイッチ制御回路１２２および１２３によるスイ
ッチ１０２およびスイッチ１０５の作動ならびに４ライ
ン期間ｔＩｌｌＪ至ｔ４の第１および第２のシフ１−・
レジスタ１０３および１０４に苅りるクロック・イン・
パルスとり［ニック・アラ１〜・パルスの印加と同様に
行なわれる。したがつＣスイッチ１１５の端子１１５ａ
に輝度データの一連のライン、即ちｐｌ−ｉ！２、ｉ＋
−１２、ｉ！３−１４、Ｉ！３−Ａ４等が現われる。第
３Ｈ図に示すように、これらの各ラインの時間座標は１
／２に圧縮されて反復されている。

第３Ｇ図の信号が演算装置１０６の端子１０６ａに印加
され、第３Ｈ図の信号が演算装置１０６の端子１０６ｂ
に印加される。１ライン時間の間に第３のスイッチ制御
回路１２４からスイッチ１０８を介して加算端子１０６
ｄに与えられる制御信号に応動して、ラインｆ！＋　＋
ＪｚおよびＲ＋　＝１２が加算されて第３１図に示すよ
うにライン２Ｘｆ＋を生ずる。続くライン時間の間に第
３のスイッチ制御回路１２４からスイッチ１０８を介し
て減ｎ＠子１０６ｅに与えられる制御信号に応動して、
ラインＪ１＋Ｒ２およびＡ＋−１！２の減律が行なわれ
て第３Ｊ図に示り゛ようにライン２×１２を生ずる。第
３Ｉ図および第３Ｊ図の信号は演算装置１０６内で組み
合わされてその出力端子１０６Ｃに現われる。ディジタ
ル・アブログ変換器１０７はディジタル・フォーマット
の組み合わけ信号を第３に図に示したようなアナログ・
フォーマットの復元されＩごビデオ信号に変換りる。

シフ１へ・レジスタ１０３からの２つの続出し結果を得
る／、：めに、シフ１〜・レジスタ１０３は第１０Δ図
に示づように２つのシフ１〜・レジスタ１０３′おにび
１０３″、ならびにスイッチ１０９から構成される。シ
フ１〜・レジスタ１０３’　、１０３″の各々は前述の
シフト・レジスタと同様の構成になっＣいる。第１０Ａ
図の構成要素Ｃ゛第２図の構成要素と同一のものは同一
の表示にし°Ｃある。

シフト・レジスタ１０３′には、入力端子１０３ａ、出
力端子１０３’ｌｌ、’Ｊらびにタロツク端子１０３’
ＣＪ５よび１０３’ｄがある。シフ１〜・レジスタ１０
３″には入力端子１０３″ａ、出力端子１０３″ｂ、な
らびにクロック端子１０３″ｃ　４３よヒ１０３　”　
ｄがある。スイッチ１０９には極端子１０９ａ、第１接
点端子１０９ｂ、ならびに第２接点端子１０９Ｃがある
。入力端子１０３′ａと１０３″ａは一緒に結合さ、ｉ
ｔ　’ｃ端子１０３ａに接続されＣいる。出力端子１０
３’ｂは端子１０９ｂに接続されている。出力端子１０
３″ｂは端子１０９ｃに接続されでいる。端子１０３′
Ｃおよび１０３”Ｃは端子１０３０に接続されＣいる。

端子１０３’ｄおよび１０３”ｄは端子１０３ｄに接続
されている。端子１０９ａは端子１０３ｂに接続されて
いる。第２のスイッチ制御回路１２３のリンク素子１２
３ｄはスイッチ１０９の接極子と結合されていてスイッ
チ１０９の位置を制御！′ｌＩりる。

また、シフト・レジスタ１０４から２回読み出しを行な
うため、シフト・レジスタ１０４は第１０Ａ図に示り°
ように２つのシフト・レジスタ１０４′および１０４″
、ならびにスイッチ１１０ぐ構成されている。２つのシ
フト・レジスタ１０４′および１０４″の各々は既述の
シフト・レジスタと同様の構成である。シフト・レジス
タ１０４′には、入力端子１０４′ａ、出力端子１０４
′ｂならびにクロック端子１０４’Ｃおよび１０４′ｄ
がある。シフト・レジスタ１０４″には、入力端子１０
４″ａ、出力端子１０４″ｂ、ならびにクロック端子１
０４″Ｃおよび１０４″ｄがある。スイッチ１１０には
、極端子１１０ａ、第１の接点端子１１０ｂ、ならびに
第２の接点端子１１０ｃがある。入力端子１０４’ａお
よび１０４ｈ　ａは一緒に結合され−Ｃ端子１０４ａに
接続され（いる。出力端子１０４’ｂは端子１１０ｂに
接続されている。出力端子１０４”ｂは端子１１０Ｃに
接続されている。端子１０４’Ｃと端子１０４″Ｃは端
子１０４ｃに接続されている。端子１０４’ｄと端子１
０４″（ｌは端子１０４ｄに接続されＣいる。端子１１
０ａは端イ１０４ｂに接続されＣいる。第２のスイッチ
制御回路１２３のリンク素子１２３ｅはスイッチ１１０
の接極子に結合されてスイッチ１１０の位置を制御Ｉｒ
Ｊる。

第１０Δ図のシフト・レジスタ回路１０３　Ｊ３よひ１
０４の動作においし−、スイッチ１０２がその第１位置
にあって極端子１０２ａが第１の端子１０２１）に接続
されている場合、同一のビデオ・データがシフト・レジ
スタ１０３′および１０３　″に読み込まれる。スイッ
チ１０５がその第２位置にあつη極端子１０５ａが第２
接点端子１０５Ｃに接続されている場合、スイッチ１１
０をその第１位置にセットして極端子１１０ａを第１接
点端子１１０ｂに接続した後、スイッチ１１０をモの第
２位置にセットして極端子１１０ａを第２接点端子１１
０Ｃに接続することにより、前にシフ！〜・レジスタ１
０４′および１０４　″に読み込まれていた同一のビデ
オ・データがまずシフト・レジスタ１０４′から、続い
てシフト・レジスタ１０４″から読み出される。次のサ
イクル（こはスイッチ１０２がその第２位置にセットさ
れて極端子１０２ａが第２端子１０２ｃに接続され、ス
イッチ１０５がその第１位置にセットされて極端子１０
５ａが第１端子１０５ｂに接続され−（、シフト・レジ
スタ１０３′および１０３″の内容が同様に２回読み出
され、同一のビデオ・データがシフト・レジスタ１０４
′および１０４”に読み込まれる。

第１０Ｂ図のシフト・レジスタ１１３および１１４の回
路構成および動作は第１０Ａ図のシフト・レジスタ１０
３および１０４の回路構成および動作と同−Ｃある。シ
フト・レジスタ１１３の２回の読み出しを行なうため、
シフト・レジスタ１１３は第１０［３図に承りように各
々前記シフト・レジスタと同様の構成の２つのシフト・
レジスタ１１３′および１１３″、ならびにスイッチ１
３７から構成され−Ｃいる。第１０Ｂ図の構成葭素で第
２図の構成要素と同一のちのは同一の表示にしＣある。

更に、シフｌ〜・レジスタ１１４の２回の読み出しを１
ｊなうため、シフト・レジスタ１１４は第１０Ｂ図に承
りように各々前記のシフト・レジスタと同様の構成の２
つのシフＩ−・レジスタ１１４’Ｊ５よび１１４″、な
らびにスイッチ１３８から構成されＣいる。第１０Ｂ図
の構成要素で第２図の構成要素と同一のものは同じ表示
にしＣある。

上述する第２図および第１０Ｃ図のシフト・レジスタ１
３３および１３４の回路構成および動作は第１０Δ図の
各シフ１−・レジスタ１０３　ａ３よび１０４の回路構
成および動作と同一である。上述する第１０Ｄ図および
第２図のシフ１〜・レジスタ１４３および１４４の回路
構成および動作は第１０Ａ図の各シフト・レジスタ１０
３および１０４の回路構成および動作と同一である。

（受信色相チャンネル） 次に、色相チャンネル８３についＣ説明する。

色相チャンネル８３には、入力アナログ・ディジタル変
換器１３１、スイッチ１３２、シフト・レジスタ１３３
、シフト・レジスタ１３４、スイッチ１３５、ならびに
出ツノディジタル・アナログ変換器１３６が含まれてい
る。入力アナログ・ディジタル変換器１３１には、入力
端子１３１ａ、２進ワードの８ビツトに対応する８木の
出力線から成る出力端子１３１ｂ　、ならびに制御端子
１３１Ｃがある。アナログ・ディジタル変換器１３１は
入力端子１３１ａのアナログの伸長された（１−１ｓ）
信号を出力端子１３１ｂのディジタル信号に変換する。

色相信号の各ラインは制御端子１３１Ｇに印加された２
Ｘ３．５８ＭＨｚのりＬ１ツク信号に応動して９１０の
エレメント即ち値に分割される。

８伯の分解能は８ビツトで表わされる２５６レベルぐあ
る。スイッチ１３２には、８木の線から成る極端子１３
２　ａ　、８本の線から成る第１接点端′−ｆ１３２ｂ
、ならびに８本の線から成る第２接点端子１３２０があ
る。シフ］・・レジスタ１３３３には８ヂヤンネルがあ
り、更に８本の線から成り各線が各チャンネルの人力に
接続された入力端子１３３ａ、８木の線から成り各線が
各チャンネルの出力に接続された出力端子１３３ｂ、８
木の線から成り各線が各チャンネルに接続され（１つの
速度２　Ｘ　３　、５８　Ｍ　Ｈｚ　Ｆチャンネルをり
［」ツク動作さｌる制御即ちタロツク端子１３３Ｇ１．
ならびに８木の線から成り各線が各チャンネルに接続さ
れＣ別の速度４Ｘ３．５８ｆｖｌＨｚ　Ｕ：チャンネル
をりＬｌツク動作さける制御即ちりＬニック端子１３３
ｄがある。シフト・レジスタ１３４は第１のシフ１−・
レジスタ１３３と同様の構成Ｃあり、入）ｊ端子１３４
ａ、出力端子１３４ｂ、ならびに一対のりＬ１ツク制御
端子１３４ｃおよび１３４ｄをそなえ（いる。スイッチ
１３５には、８本の線から成る極端子１３５ａ、８本の
線から成る第１の接点１３５ｂ、ならびに８本の線から
成る第２の接点端子１３５Ｃがある。出力ディジタル・
アナログ変換器１３６には、８本の線から成る入力端子
１３６ａ、出力・端子１３６ｂ、ならびにりａツク１ｉ
ｊｌｊ御端子１３６ｃがある。

図面を簡単にするため図示していないが、乗界器１２１
の端子１２１ｃはアナログ・ディジタル変換器１３１の
端子１３１ｃに接続され、端子１２１ｂはディジタル・
アナログ変換器１３６の端子１３６Ｃに接続されている
。第１のスイッチ制御回路１２３のリンク装置１２２ｃ
はスイッチ１３２の接極子に結合されてその位置を制御
りる。

第２のスイッチ制御回路１２３のリンク装置１２３Ｃは
スイッチ１３５の接極子に結合され【その位置を制御す
る。また図示していないが、出力端子１２５ｅおよび１
２５ｆならびに１２５ｇおよび１２５ｈは、それぞれシ
フト・レジスタの端子１３３Ｃおよび１３３ｄならびに
シフト・レジスタ１３４の端子１３４ｃおよび１３４ｄ
にも接続されている。

１す１−１グ・ディジタル変換器１３１の入力端子１３
１ａは受仁機８５の端子９３に接続され（いる。アノー
ＬＩグ・ディジタル変換器の出力端子１３１ｂはスイッ
チ１３２の極端子１３２ａに接続されＣいる。スイッチ
１３２の第１の接点端子１３２ｂはシフト・レジスタ１
３３０入力端子１３３ａに接続されＣいる。スイッチ１
３２の第２接点喘子１３２Ｃはシフ１−・レジスタ１３
４の入力端子１３４ａに接続されている。シフ１−・レ
ジスタ１３３の出力端子１３３ｄはスイッチ１３５の第
１接点端子１３５　ｔ）に接続されＣいる。シフｌ−・
レジスタ１３４の出力端子１３４ｂはスイッチ１３５の
第２接点端子１３５０に接続されている。

スイッチ１３５の極端子１３５ａはディジタル・ＩすＵ
グ変換器１３６の入力端子１３６ａに接続されＣいる。

ディジタル・アナ［−１グ変換器１３６の出力端子１３
６ｂは出力端ｆ”８７に接続されている。

（受信色相チャンネルの動作） 次に第２図の色相チャンネル８３の動作を第３Ｄ図およ
び第３Ｇ図により説明する。こ）ｒニラインク１乃至ｊ
’　ｔｏは色相信号の相次ぐラインを表わづものとする
。端子９３に現われるアナログ色相信号を第３Ｄ図に示
しである。第３Ｄ図のアナログ色相信号はアナログ・デ
ィジタル変換器１３１によってディジタル・フォーマッ
トに変換される。

アナログ・ディジタル変換器１３１の出力はスイッチ１
３２の極端子１３２ａに与えられる。第３Ａ図の１水平
ライン期間を【とした場合、時間２ｔの間に発生する色
相データのラインｉ’＋＋Ｊ２が２Ｘ３．５８ＭＨｚの
速度でシフト・レジスタ１３３内に読み込まれ、次の時
間２ｔの間に４×３．５８ＭＨｚの速度で２回読み出さ
れる。第３Ｄ図に示１ような時間２ｔの間に発生りるビ
デオ・データの別のラインｊ！　３　＋　ｉ）　４　ｈ
＜　２　Ｘ　３　、５８Ｍ　Ｈｚの速度でシフト・レジ
スタ１３４内に読み込まれ、次の時間２［の間に４Ｘ３
．５８Ｍ１−１ｚの速度で２回読み出される。シフト・
レジスタ１３３および１３４の組み合わゼ出力を第３Ｇ
図に示しである。このようにして、再椛成された色相１
８号は第３１）図のライン列の各ラインを肚縮、反復し
たものになる。第３Ｇ図の信号をＩＦＩるｈ法は下記の
第１および第２のシフ１−・レジスタ１３３および１３
４の動作から容易に理解し冑る。

次に４水平ライン期間劃１乃至ｔ４にＪｊＧノるそれぞ
れスイッチ制御回路１２２および１２３によるスイッチ
１３２８３よびスイッチ１３５の作動ならびにシー７１
〜・レジスタ１３３および１３４へのりＬ１ツク・イン
・パルスとりＬ１ツク・アウト・パルスの印加につい−
Ｃ１特に第９Δ図および第９Ｂ図により説明する。第９
Ａ図および第９Ｂ図はそれぞれシフト・レジスタ１３３
および１３４へのり【］ツク・イン・パルスおよびり０
ツク・アウト・パルスの印加時点を示したものである。

第３Ｄ図に承り色相データのラインＩ！１　トＩ１２の
時間１、　　ト１２の間は、スイッチ１３２がその第１
の位置にあり、端子１３２ａが端子１３２ｂに接続され
る。また時間ｔ、　＋　　ｔ２中は、２Ｘ３．５８Ｍ　
Ｈｚのパルスがシフト・レジスタ１３３の端子１３３Ｃ
に印加される。したがって第９Ａ図に示づように色相デ
ータのラインｊ！＋　」−１２がシフ］−・レジスタ１
３３にクロック・インされる。更に時間ｔ、　＋　　ｔ
２中は、スイッチ１３５がその第２の位置にあり、端子
１３５ａが端子１３ｂにに接続される。更に時間ｔ、　
＋　ｔ２中は、４Ｘ３．５８ＭＨｚのパルスがシフト・
レジスタ１３４の端子１３４ｄに与えられる。これによ
り第９Ｂ図および第３Ｇ図に示づように、シフト・レジ
スタ１３４に前にクロック・インされていた色相データ
のラインが、２回続けてこのシフト・レジスタから端子
１３５ａにクロック・アウトされる。

第３Ｄ図に示す色相データの第２のラインｊ！３＋ｉ’
ａの時間ｔ３　＋　ｔ４中は、スイッチ１３２がその第
２位置にあり、端子１３２ａが端子１３２Ｃに接続され
る。また時間ｔ３　＋　　ｔ４中は、２×３．５８ＭＨ
ｚのパルスがシフト・レジスタ１３４の端子１３４Ｃに
印加される。したがって、第９Ｂ図に示すように色相デ
ータのライン１３→ｉ！４がシフト・レジスタ１３４に
クロック・インされる。また時間ｔ、　＋　ｔ４中は、
スイッチ１３５はその第１の位置にあり、端子１３５ａ
が端子１３５ｂに接続される。更に時間ｔ３　トｔ４中
は、４　ｘ　３．　ｂ　’８　Ｍ　Ｈｚのパルスが端子
１３３ｄに印加される。これにより第９Ａ図および第３
Ｇ図に承りように、時間１１　＋　　７２中にシフト・
レジスタ１３３内に９１ツク・インされＣいた色相デー
タのライン　Ｉ！ｌ＋１！２が、このシフト・レジスタ
から極端子１３５ａに続りＣ２回クロック・アウトされ
る。このサイクルは次の４ライン時間ｔ５乃’Ｉ＝　　
ｊｓ等の間反復される。このようにして、色相データの
１ライン（Ｉ！＋＋１’２）が時間ｔ１＋ｔ２中に２Ｘ
３．５８Ｍ１−１ｚの速度ぐシフト・レジスタ１３３に
クロック・インされる。そしＣ時間ｔ３　トｔ４中に色
相データのラインｆ！１＋ｐ２が４Ｘ３．５８Ｍ１−１
２の速度ｒ２回シフ１−・レジスタ１３３からクロック
・アウトされる。これにより色相データ１１＋ｆ１２の
時間座標が１／２に圧縮される。２水平ライン時間後に
、シフト・レジスタ１３４ｅ同一の動作が繰り返される
。

このようにし〔、スイッチ１３５の端子１３５ａに色相
データの一連のラインが現われる。その各ラインの時間
座標が第３Ｇ図に示されるように１／２に圧縮されて反
復される。ディジタル・アナログ変換器１３６はディジ
タル・フォーマットの組み合わせ色相信号を変換して復
元された色相信号にする。

（受信飽和度チャンネル） 次に飽和度チャンネル８４につい−Ｃ説明する。

この飽和度チャンネル８４には、入力アナ［Ｊグ・ディ
ジタル変換器１４１、スイッチ１４２、シフト・レジス
タ１４３、シフト・レジスタ１４４、スイッチ１４５、
ならびに出力ディジタル・アナログ変換器１４６が含ま
れている。入力アノ−ログ・ディジタル変換器１４１に
は入力端子１４１ａ、２進ワードの８ビツトに対応する
８本の出ツノ線から成る出力端子１４１ｂ、ならびに制
御端子１４１Ｃがある。アナログ・ディジタル変換器１
４１は入力端子１３１ａのアナログの伸長されたくＳＳ
）信号をその出ツノ端子１３１ｂのディジタル俺号に変
換する。飽和度信号の各ラインは制御端子１３１Ｃに与
えられる２　Ｘ　３　、５８　Ｍ　ｔｌ　ｚのり１１９
１６号に応動して９１０の」−レメント即ち値に分割さ
れる。６値の分解能は８ビットＣ表わされる２５６レベ
ルＣある。スイッチ１４２には、８木の線から成る極端
子１４２ａ、８木の線から成る第１の接点端子１４２ｂ
、ならびに８本の線から成る第２の接点端子１４２Ｃが
ある。シフト・レジスタ１４３には８ヂヤンネルあり、
更に８木の線から成り各線が各チＶンネルの入力に接続
された入力端子１４３ａ、８木の線から成り各線が各チ
ャンネルの出力に接続された出力端子１４３ｂ、８木の
線から成り各線が各チレンネルに接続されＣ１つの速度
２Ｘ３．５８Ｍｔ−１ｚ　ｔ”チャンネルをりＬ１ツク
動作させる制御即ちり１」ツク端子１４３Ｃ，ならびに
８木の線から成り各線が各チャンネルに接続されて別の
速度４Ｘ３．５８Ｍｌ−１ｚＣヂＶンネルをりＵツク動
作さ゛せる制御即ちクロック端子１４３ｄをそなえてい
る。シフト・レジスタ１４４は第１のシフト・レジスタ
と同様の構成であり、入力端子１４４ａ、出力端子１４
４ｂ、ならびに一対のクロック制御端子１４４ｃおよび
１４４ｄをそなえている。スイッチ１４５には、８本の
線から成る極端子１４５ａ、′８木の線から成る第１の
接点１４５ｂ、ならびに８本の線がら成る第２の接点端
子１４５ｃがある。出力ディジタル・アナ【二１グ変換
器１４６には、８木の線から成る入力端子１４６ａ、出
力端子１４６ｂ、ならびにクロック制御端子１４６ｃが
ある。

図面を簡単にするため図示していないが、乗粋器１２１
の端子１２１ｃはアナログ・ディジタル変換器１４１の
端子１４１ｃに接続され、端子１２１ｂはディジタル・
アナログ変換器１４６の端子１４６Ｃに接続されている
。第１のスイッチ制御回路１２２のリンク装置１２２ｃ
はスイッチ１４２の接極子１４２ａに結合されてその位
置を制御する。第２のスイッチ制御回路１２３のリンク
装置１２３Ｃはスイッチ１４５の接極子に結合されＣそ
の位置を制御する。また図示し°Ｃいないが、出力端子
１２５ｅおよび１２５丁ならびに１２５ｇおよび１２５
ｈは、それぞれシフト・レジスタ′１４３の端子１４３
ＣｉＪ３よび１４３ｄならびにシフ１〜・レジスタ１４
４の端子１４４Ｃおよび１４４ｄにも接続され−Ｃいる
。

アナ１−１グ・ディジタル変換器１４１の入力端子１４
１ａが受信１８５の端子９４に接続され（いる。アブ−
１１グ・ディジタル変換器１４１の出力端子１４１ｂは
スイッチ１４２の極端子１４２８に接続され−Ｃいる。

スイッチ１４２の第１接点端子１４２１３はシフト・レ
ジスタ１４３の入力端子１４３ａに接続されている。ス
イッチ１４２の第２接点端了１４２Ｃはシフ１へ・レジ
スタ１４４の入力端子１４４ａに接続され−Ｃいる。ジ
ノ１〜・レジスタ１４３の出ツノ端子１４３ｄはスイッ
チ１４５の第１接点端子１４５ｂに接続されＣいる。シ
フト・レジスタ１４４の出力端子１４４ｂはスイッチ１
４５５の第２接点端子１４５０に接続され（いる。スイ
ッチ１４５の極端子１４５ａはディジタル・アナログ変
換器１４６の入力端子１４６ａに接続され゛（いる。デ
ィジタル・アリログ変換器１４６の出力端子１４６ｂは
出力端子８８に接続されＣいる。

（受信飽和度チャンネルの動作） 次に第２図の飽和度チャンネル８４の動作を第３０図お
よび第３Ｇ図により説明Ｊる。こ）ぐ、ｐｌ乃至１１０
が飽和度信号の相次ぐラインを表わしているものとする
。飽和度チャンネル８４の動作は色度チャンネル８３の
動作と同一ぐある。端子９４に現われるアナログ飽和度
信号を第３Ｄ図に示しである。第３Ｄ図のアナ上１グ飽
和度信号はアナログ・ディジタル変換器１４１によって
ディジタル・フォーマットに変換される。アナログ・デ
ィジタル変換器１４１の出力はスイッチ１４２の極端子
１４２ａに与えられる。第３Ａ図の水平ライン期間を１
とした場合、第３Ｄ図に承りように時間２（の間に発生
づる飽和度データのラインｉ！ｌ−１１２が２Ｘ３．５
８ＭＨｚの速度でシフト・レジスタ１４３に読み込まれ
、続く時間２ｔの間に４Ｘ３．５８ＭＨｚの速度で２回
読み出される。第３Ｄ図に示すように時間２ｔの間に発
生りる飽和度データの別のライン１３→−！４が２×３
゜５８　Ｍ　ｌ−１ｚの速度でシフ１〜・レジスタ１４
４内に読み込まれ、続く時間２先の間に４Ｘ３．５８Ｍ
Ｌｌ　ｚの速度Ｃ２回読み出される。ジノＩ〜・レジス
タ１４３および１４４の組み合わせ出力を第３Ｇ図に示
しＣある。このようにしく、４１ｊ構成された飽和庶信
号は第３Ｄ図のライン列の各ラインを圧縮、反復したも
のになっ（いる。第３Ｇ図の信号を得るｈ法は下記の第
１および第２のシフ１−・レジスタ１４３おＪ、び］４
４の動作から容易に理解されよう。

次に４水平ライン期間ｔ１乃至ｔ４にＪｊＧノるそれぞ
れスイッチ制御回路１２２および１２３によるスイッチ
１４２およびスイッチ１４５の作！１１ならびにシフト
・レジスタ１４３および１４４へのり目ツク・イン・パ
ルスｄ３よびりＵツク・アウト・パルスの印加についＣ
１特に第９八図および第９Ｂ図を参照し−Ｃ説明する。

第９Δ図および第９Ｂ図はそれぞれシフト・レジスタ１
４３および１４４へのクロック・イン・パルスおよびり
１−１ツタ・アラ１−・パルスの印加時点を示したもの
て゛ある。

第３Ｄ図に示すような飽和度データのラインｉ！＋＋　
１！　２の存在する時間ｔ１→　Ｃ２の間は、スイッチ
１４２はその第１位置にあり、端子１４２ａが端子１４
２ｂに接続される。また時間ｔ、　＋　　Ｃ２中に、２
Ｘ３．５８ＭＨｚのパルスがシフト・レジスタ１４３の
端子１４３ｃに印加される。このため、第９Ａ図に示１
ように飽和度データのラインＪ＋＋ｆ２がシフト・レジ
スタ１４３にり［］ツタ・インされる。また時間ｔ、　
＋　　Ｃ２中は、スイッチ１４５がその第２位置にあり
、端子１４５ａが端子１４５Ｃに接続される。更に時間
ｔ＋十１２中は、４Ｘ３．５８ＭＨｚのパルスがシフト
・レジスタ１４４の端子１４４ｄに印加され、このため
第９Ｂ図および第３Ｇ図に示づように、シフト・レジス
タ１４４に前にクロック・インされていた飽和度データ
のラインが該シフト・レジスタから端子１４５ａに続け
て２回クロック・アウトされる。

第３Ｄ図に示すような飽和度データの第２のライン１３
＋１ａの存在する時間ｔ３　＋　　Ｃ４の間は、スイッ
チ１４２はその第２の位置にあり、端子１７１２ａが端
子１４２ｃに接続される。また時間ｔ３　）−Ｃ４中に
、２Ｘ３．５８ＭＨｚのパルスがシフ１〜・レジスタ１
４４の端子１４４ｃに与えられる。したがっ（、第９Ｂ
図に承りよ）に飽和度ｊ２−夕のラインＪ３＋１！４が
シフト・レジスタ１４４にり【１ツク・インされる。ま
た時間（３（［４中は、スイッチ１４５がその第１位置
にあり、端子１４５ａが端子１４５ｂに接続される。更
に時間ｔ３　＋　　Ｃ４中は、４　Ｘ　３　、５８　Ｍ
　Ｌｌ　ｚのパルスが端子１４３ｄに印加される。これ
により第９Δ図および第３Ｇ図に承りように、時間ｔｌ
−１［２の間にシフト・レジスタ１４３にクロック・イ
ンされＣいた飽和度データのライン１１１１−１１２が
シフト・レジスタ１４３から極端子１４５ａに続けて２
回り［１ツク・アウトされる。次の４ライン時間ｔ５乃
至Ｃ８等の間このザイクルは反復される。このようにし
Ｃ１飽和度データの１ライン（Ｊ＋４−１！２）が時間
ｔ、　＋　　Ｃ２の間に２×３゜５８　Ｍ　Ｈｚの速度
ぐシフト・レジスタ１４３にり［１ツク・インされ、そ
して時間ｔ３　＋ｔａの間に飽和度データのラインｉｔ
　＋Ｒｚが４Ｘ３．５８Ｍ　Ｈｚの速度でシフ１−・レ
ジスタ１４３から２回クロッ−り・アウトされる。これ
により飽和度データＪ＋　−１２の時間座標が１／２に
圧縮される。

２水平ライン時間後、シフト・レジスタ１４４で同一の
動作が繰り返される。このようにして、スイッチ１４５
の端子１４５ａには飽和度データのライン列が現われ、
その各ラインの時間座標は第３図に示づように１／２に
圧縮、反復されている。

ディジタル・アナログ変換器１４６はディジタル・フォ
ーマットの組み合わされた飽和度信号を復元された飽和
度信号に変換する。

（ディスプレイ） 端子８６．８７および８８にそれぞれ現われた輝度信号
Ｌ１色相信号Ｉ」および飽和度信号Ｓは同期復号器９５
からの３．５８ＭＨｚ信号、垂直同期信号および水平同
期信号とともに適当なディスプレイ機器９９に与えられ
て、テレビジョン信号によっ−Ｃ表わされる画像を表示
する。このディスプレイ機器９９には、節電信号、色相
信号、飽和度信号、垂直同期信号、水平同期信号および
３゜５８　Ｍ　Ｌｌ　ｚ信号を合成テレビジョン信号に
符号化りるＩこめのＮｌ５ＣＦＩ号化器、ならびにこの
合成テレビジョン信号をカラー画像に変換りるためのカ
ラー受像機を含めることがで゛きる。

第１図の送信局Ｃはスイッチ動作タイミング用の重重同
期パルスおよび水平同期パルスに応動しＣ第２のスイッ
チ制御回路４９によって作動されるスイッチ４１等の機
械的スイッチによつ−Ｃ所要のスイッチング動作が行な
われＣいるが、このような機能は種々の論理回路を使う
ことによつＣ完全に実／！　１Ｊることかぐきる。

送信局１０および受信局８０には加算器、減算器、スイ
ッチ、シフ１−・レジスタ、遅延線、およａそれらのた
めの種々の制御回路等のような物理的に回路構成した部
品が含まれ−Ｃいるが、１つの］ンピュータで送信局の
動作を１ミユレートするようにブ［１グラミングし、別
のコンピュータＣ受イに局の動作を１ミユレートづるよ
うにブ１−１グラミングできることは明らかである。

送信局の各チャンネルはその入力のアナログ信号をディ
ジタル的な手段によって処°理しその出力にアナログ信
号を送出しているが、各チャンネル全体でアナログ信号
処理を維持すること（こよっ−Ｃディジタル処理をなく
して部品数と複雑さを低減することもできる。例えば、
チャンネル２１ぐはアナし１グ・ディジタル変換器３１
をなくし、１ライン遅延回路３２を電荷結合遅延線にし
−で、ディジタル遅延回路３２０８チヤンネルを省くこ
とができる。加算器３３および減算器３４は演詐増幅器
および差動増幅器に置きかえることができる。

スイッチ３５および３６のスイッチ機能はグーＩ−回路
によって行なうことができる。シフト・レジスタ３７お
よび３８は各々単一チャンネルの電伺結含シフｌ〜・レ
ジスタに置き換えることがひきる。

スイッチ４１はゲート回路に置きかえることができる。

ディジタル・アナログ変換器４３は不要になる。このよ
うにして、入力端子１２がら出力端子２６までのチャン
ネル全体でアナログ信号処理が維持される。同様に仙の
伝送チ１７ンネル２２および２３はチャンネル全体でア
ナログ信号処理を１−１なうように変換できる。また受
信局の種々のヂ髪・ンネＪｌ、８１．８２．８３ａ３よ
び８４Ｇ同様ニチャンネル全体でアナし］グ信号処理を
行なうように変換りることもできる。

本発明のシスアムＣ利用しＣいる事実は、ラスター走査
型のテレビジョン・システムでは一対の隣接ラインの輝
度信号間の相関性が大きいということで゛ある。この相
関性のため、２つのラインの輝度信号間の差は両方の輝
度信号単独よりもずっと小さく、帯域幅が狭くなる。し
たがって単一搬送波を隣接した２ラインの平均値または
いずれかのラインＣ′撮幅変調し、搬送波の位相を差信
号によつＣ変調したとき、得られる信号の帯域幅は申−
のラスターラインによっＵ　Ｊｉ幅変調された搬送波の
帯域幅とほぼ同等である。しかし２つの情報ラインを伝
送りるので、単一のラインだけを伝送づ−る場合の２倍
の時間がかかることがある。このように時間軸を引き伸
ばリ−と、約１／２に減少する。

本発明システムにおいては送信局で輝度、色相および色
飽和度信号のラインの時間を２倍に引き伸ばし受信局で
時間を１／２に圧縮しているが°、他の伸長比と圧縮比
にすることもできる。これは、システムのシフト・レジ
スタのり［１ツク・インおよびり（」ツク・アウトの速
度比を変更し、更に勿論システムの他の部品のクロック
速度も適当に変更づることにより行なえる。

本発明システムにおいては送信局で輝度ライン列ｐｔ　
−１−ｊ！２　、り３＋β４、ｊ！ｓ＋ｕｅ等を形成し
−Ｃ時間伸長し、また輝度ライン列Ｒ＋−１！２、ｉ！
３−ρ４　、ｆ１５−１１６等も形成し℃時間伸長する
。受信局では伸長されたライン列の時間圧縮を行なって
反復し、加算と減算を行なって再構成された輝度列ｊ！
ｔ　、　ｊ！ｚ　、ＩＩ４、ｊ！ｓ　、ｊ！ｓ等を得る
。本発明のこの実施例は精度を最高にする上で好ましい
。伸長された輝度信号列ρ１、ｐ２．１！　３　、ｆ！
４、ｊ’　Ｓ　、！６等と伸長された輝度信号列１！＋
　−１）ｚ　、Ｒａ　−Ｉ！＜　、ｊ！ｓ−１！ｅ等を
送信ｊ；ｉｔ　Ｃ形成しＣもよい。受信量ぐこの２つの
列を時間圧縮しＣ反復ぐぎる。２つの列を加算りると１
１、Ｊ３　、Ｊｓ等が得られ、２つの列を減算するとｆ
！２、ｉ！４、Ｂ６等が得られる。後者の２つの列を組
み合わびれば復元されｌこ輝度（ｉ３　＋４列ｐ１、！
！２、ｐ３、ｉａ、１５．１６等が得られる。本弁明の
この実施例はコストを最低にする上Ｃ好ましい。

上述の２つの例はそれぞれ粕疾、筒中さ′の点０好まし
いが、線形的に独立な２画像ラインの任意の１対の線形
組み含わμを送信に選択し［、これを復元づる際適当な
逆の線形組み合わせを使うこともＣきる。

眼のり１−１７情報に対する分解能は比較的低いのＣ′
、第１図に示づよう（ご平均クロマ信号（Ｓｓ　）およ
び（１−（ｓ）を使う必要は実際上ない。そのかわりに
２つのラインの中のいずれか１つからのり［１７信号を
使うことがＣきる。あるいは何か他の便利な方法′ｃ２
つのクロマ信号から得ることができる。

第１図のシステムでは、同期符号化器４５がらの符号化
同期信号を伴なった伸長された（Ｌｓ）信号、伸長され
た差信号、伸長された（Ｉ−１ｓ）信号、ならびに伸長
された（Ｓｓ　）信号が送信ｖｓ３０に与えられて伝送
される。伝送チャンネルは磁気テープ等の録音媒体であ
ってもよく、その場合信号は、後で再生されて第２図の
受信局８ｏの端子９１．９２．９３および９４に与えら
れる。伝送チャンネルは放送チャンネルであってもよく
、その場合受信局８０の端子９１ノリ至９４は遠隔位置
に置くことができる。

本発明を特定の実施例について説明しできたが、上記の
如き変形を当業者が行ない得ることは明らかである。請
求範囲は本発明の趣旨と範囲内にあるこのような変形や
変更をすべて包含するものと解りへきである。

【図面の簡単な説明】

第１図は輝度成分とクロマ成分を含むビデオ信号を処理
して狭帯域幅の信号を得て、これを狭帯域幅の伝送チャ
ンネルで伝送する装置のブ□ツク図Ｃある。４１２図は
第１図の装置から伝送された信号を受イ５し、これを処
理してもとのビデオ信号の復元処理を行なう装置のブロ
ック図Ｃ゛ある。第３Δ図はビデオ信号の輝度成分の数
個の相次ぐラインｐ１乃至１ｌＩＩｏを示ｇ１時間線図
、第３Ｂ図は第３Ａ図のじデＡ信号を１ライン期間だり
Ｒ延さヒたものを小り時間線図、第３Ｃ図は第３Δ図の
ビデＪ−（、’ｉ号と第３Ｂ図のビデオ信号を使つＣ求
めた相次ぐライン対の振幅用を示１もので、相次ぐライ
ンが１ラインの期間に等しいブランク期間Ｃ゛隔Ｃられ
ていることを示す時間線図、第３Ｄ図は第３０図の和信
号の各ラインを伸長して第３Ａ図のビデｌに号の２ライ
ン期間に等しい期間を占めるようにしたものを示す時間
線図、第３Ｅ図は第３Ａ図のじデＡ信号と第３Ｂ図のビ
デオ信号とを使って求めた相次ぐライン対の振幅差を示
したちのＣ１相次ぐラインが１ライン期間に等しいブラ
ンク期間によって隔Ｃられていることを示づ時間線図、
第３］−図は第３Ｅ図の差信号の各ラインを伸長しＣ第
３Ａ図のビデオ信号の２ライン期間に等しい期間を占め
るようにしたものを示１時間線図、第３Ｇ図は第３Ａ図
のビデオ信号の２ライン期間を占めている第３Ｄ図の伸
長和信号の各ラインを圧縮して第３Ａ図のビデオ信号の
１ライン期間に等しい期間を占めるようにして反復した
ものを示９時間線図、第３Ｈ図は第３Ａ図のビデオ信号
の２ライン期間を占めている第３Ｅ図の伸長差信号の各
ラインを圧縮して第３Ａ図のビデオ信号の１ライン期間
に等しい期間を占めるようにして反復したものを示す時
間線図、第３１図は第３Ｇ図の和信号と第３Ｅ図の差信
号との和を示したもので、第３Ａ図のライン列の奇数番
のラインが復元され、各々振幅が２倍になっていて、相
次ぐ奇数番のラインが１ライン期間に等しいブランク期
間によって隔てられていることを示す時間線図、第３Ｊ
図は第３Ｇ図の和信号と第３Ｈ図の差信号との差を示し
たもので、第３Ａ図のライン列の偶数番のラインが復元
され、各々振幅が２倍になつ−（いて、相次ぐ偶数番の
ラインが１ライン期間に等しいブランク期間によって隔
てられていることを小寸時間線図、第３に図は第３１図
の和１号と第３Ｊ図の差イ、；号とを組み合わせ−Ｃ得
られる第３Δ図のビデオ信号の復元を示１時間線図であ
る。第４図は第１図の送信機の１形式のブ【、１ツク図
である。第５図は第２図の受信機の１形式のブ［１ツク
図である。第６図は第１図の同期符号化器の１Ｂフッタ
Ｃ′ある。第７図は第２図の同期復号器のブ［ｌツク図
である。第８Δ図および第８Ｂ図は第１図の送信局の第
１および第２のシフト・レジスタに対りるタイミング線
図である。第９Ａ図および第９Ｂ図は第２図の受信局の
第１および第２のシフト・レジスタに対づるタイミング
線図Ｃ′ある。第１０八図乃至第１０Ｄ図はｆｆ１２図
のシフト・レジスタの構成をより詳細に示した１１．１
７９図Ｃある。 主な符号の説明 １１・・・・・・カメラ、 ３２．６２．７２・・・・・・１ライン遅延回路、３３
．６３．７３・・・・・・加算器、３４・・・・・・減
粋器、 ３５．３６．４１．４２．６４．６７．７４、７７．１
０２．１０５．１０８．１１２．１１５、１３２、１３
５、１４２、１４５、・・・・・・スイッチ、 ３７．３８．３９．４０．６５．６６．７５．７６．１
０３．１０４．１１３．１１４．１３３．１３４．１４
３．１４４・・・・・・シフト・レジスタ １０６・・・・・・演粋装置、 １２４・・・・・・スイッチ制御回路、１５１・・・・
・・Ｏ°輝度搬送波発生器、１５２・・・・・・９０’
輝度搬送波発生器、１５３・・・・・・９０°りＤマ搬
送波発生器、１５４・・・・・・０°クロマ搬送波発生
器、１５５．１５６．１５７．１５８・・・・・・変調
器、１６１．１６２．１６３．１６４・・・・・・低域
通過シＰ波器、 １６８・・・・・・帯域通過ろ波器、 １７１・・・・・・０°輝度局部発娠器、１７２・・・
・・・９０°輝度局部発振器、１７３・・・・・・９０
°クロマ局部発振器、１７／ｌ・・・・・・ＯｏりＩＮ
マ局部発撮器、１７５．１７６．１７７．１７８・・・
・・・復調器。 特許出願人 ゼネラル・エレクトリック・カンパニイ代理人　（７６
３０）　　生　沼　徳　ニ／Ｘ傳／、＾＋？１ Ａｌ老４＾−Ｉ−アク Ｉう７月４ ｆグア蕃５ 石５．− ＦＴ＋７　　、ｙど

Claims (1)

1. 【特許請求の範囲】 （１）各ラインの継続時間が第１の所定時間である第１
   組の１つ置きのラインと第２組の１つ置きのラインで構
   成された複数の相次ぐラインから成る輝度信号を供給す
   る手段、 上記第１組の１つ置きのラインの内の各ラインを上記第
   １の所定時間だけ遅延させたものと上記第２紺の１つ置
   きのラインの内の次に続くラインとの第１゛の線形組み
   合わせから成る複数のラインの第１の信号を形成する手
   段、 上記第１組の１つ置きのラインの内の各ラインを上記第
   １の所定時間だけ遅延さｔ！ｌ〔ものと上記第２組の１
   つ置きのラインの内の次に続くラインとの第２の線形組
   み合わせから成る複数のラインの第２の信号を形成する
   手段であって、該第２の信号の該第２の線形組み合わせ
   が上記第１の信号の上記第１の線形組み合わせとは独立
   である手段、上記第１の信号の各ラインの継続時間を上
   記第１の所定時間Ｊ、り長い第２の所定時間の継続時間
   に伸長し、もつＣその帯域幅を狭める手段１、［記伸長
   された第１の信号の帯域幅を第一１の所定値に更に制限
   りる手段、 上記第２の信号の各ラインの継続時間を上記第２の所定
   時間の継続時間に伸長し、もつ−Ｃその帯域幅を狭める
   手段、 上記伸長された第２の信号の帯域幅を上記第１の所定値
   より狭い第２の所定値に更に制限りる手段、 上記帯域幅制限され伸長されｌこ第１の信号の各ライン
   を伝送チ１７ンネルに送出づ−る手段、ならびに上記帯
   域幅制限され伸長された第２の信号の各ラインを上記伝
   送チャンネルに送出覆る手段の組み合Ｕから成るシステ
   ム。 （２、特許請求の範囲第（１）項記載のシステムにおい
   Ｃ１上記第１の線形組み合わけが上記第１の１つ置きの
   ラインの内の各ラインを上記第１の所定時間だけ遅延さ
   せたものと上記第２の１つ置きのラインの内の次に続く
   ラインとの代数和であり、上記第２の線形組み合わ仕が
   それらの代数差であるシステム。 （３）特許請求の範囲第（２）項記載のシステムにおい
   て、上記第１の線形組み合わせの項の中の１つの係数が
   零であるシステム。 （４）特許請求の範囲第（１）項記載のシステムにおい
   ゛Ｃ１上記伝送チャンネルが記憶媒体であり、上記帯域
   幅制限され伸長された第１の信号を上記記憶媒体に書き
   込む手段、上記伸長され帯域幅制限された第２の信号を
   上記記憶媒体に書き込む手段、上記伸長され帯域幅制限
   された第１の信号および上記伸長され帯域幅制限された
   第２の信号を上記記憶媒体から取り出す手段、上記伸長
   され帯域幅制限された第１の信号の各ラインの継続時間
   を上記第１の所定時間の継続時間にまで圧縮しＣ１上記
   圧縮された各ラインを反復する手段、上記伸長され帯域
   幅制限された第２の信号の各ラインの継続時間を上記第
   １の所定時間の継続時間にまで圧縮して、上記圧縮され
   た各ラインを反復する手段、」二記圧縮され反復された
   第１の信号の第１組の１つ置きのラインの内の各ライン
   と上記圧縮され反復された第２の信号の第２組の１つ置
   きのラインの内の対応する各ラインとの第３の線形組み
   合わせを形成りることにより、上記輝度信号の上記第１
   組の１つ置きのラインの各ラインを復元づ゛る手段、な
   らびに１記圧縮され反復（された第′１の信号の第２組
   の１つ置きのラインの内の各ラインと上記圧縮され反復
   された第２の信号の第１組の１つ置きのラインの内の対
   応するラインとの第４の線形組み合わＵを形成すること
   により、上記輝度信号の上記第２組の１つ置きのライン
   の各ラインを復元する手段を含むシステム。 （５）特許請求の範囲第（１）項記載のシステムに４３
   いて、上記伝送チャンネルが放送チャンネルであり、上
   記伝送チャンネルから上記伸長され帯域幅制限された第
   １の信号の各ラインを受信する手段、上記伝送チャンネ
   ルから上記伸長され帯域幅制限された第２の信号の各ラ
   インを受信する手段、上記伸長され帯域幅制限された第
   １の信号の各ラインの継続時間を上記第１の所定時間の
   継続時間に圧縮して該圧縮された各ラインを反復覆る手
   段、上記伸長され帯域幅制限された第２の信号の各ライ
   ンの継続時間を上記第１の所定時間の継続時間に圧縮し
   て該圧縮された各ラインを反復リ−る手段、上記圧縮さ
   れ反復された第１の信号の第１組の１つ置きのラインの
   内の各ラインと上記圧縮され反復された第２の信号の第
   ２組の１つ置きのラインの内の対応するラインとの第３
   の線形組み合わけを形成することにより、上記輝廓信号
   の上記第１組の１つ置きのラインの各ラインを復元づる
   手段、ならびに上記圧縮され反復された第１の信号の第
   ２組の１つ置きのラインの内の各ラインと上記圧縮され
   反復された第２の信号の第１絹の１つ置きのラインの内
   の対応するラインとの第４の線形組み合わせを形成する
   ことにより、上記輝度信号の上記第２組の１つ置きのラ
   インの各ラインを復元する手段を含むシステム。 （６）特許請求の範囲第（１）項記載のシステムにおい
   て、上記第２の所定時間が上記第１の所定時間の２倍で
   あるビデＡ信号符復号化システム。 （７）特許請求の範囲第（１）項記載のシステムにＪ５
   いで、上記伸長され帯域幅制限され１＝第１の信号を上
   記伝送チャンネルに送出する−１−記手段は−に記伸長
   され帯域幅制限された第１の信号により１つの位相ｅＷ
   Ｊ送波を変調する手段を含み、上記伸長され帯域幅制限
   された第２の信号を上記伝送ヂＩ７ンネルに送出す゛る
   上記手段は上記伸長され帯域幅制限された第２の信号に
   より直角位相で上記搬送波を変調づる手段を含み、上記
   伸長され帯域幅制限された第１の信号を受信りる上記手
   段は上記伸長され帯域幅制限された第１の信号を得るた
   めに上記変調された搬送波を同期復調する手段を含み、
   そして上記伸長され帯域幅制限された第２の信号を受信
   りる上記手段は上記伸長され帯域幅制限された第２の信
   号を得るために上記変調された搬送波を同期復調する手
   段を含んでいるシステム。 （８）各ラインの継続時間が第１の所定時間である第１
   組の１つ置きのラインと第２の１つ置ぎのラインで構成
   された複数の相次ぐラインから成る輝度信号を供給する
   手段、 上記第１組の１つ置きのラインの内の各ラインを上記第
   １の所定時間だけ遅延させたものと上記第２組の１つ置
   きのラインの内の次に続くラインとの第１の線形組み合
   わせから成る複数のラインの第１の信号を形成する手段
   、 上記第１組の１つ置きのラインの内の各ラインを上記第
   １の所定時間だけ遅延させたものと上記第２の１つ置き
   のラインの内の次に続くラインとの第２の線形組み合わ
   せから成る複数のラインの第２の信号を形成する手段で
   あって、該第２の信号の該第２の線形組み合わせが上記
   第１の信号の上記第１の線形組み合わせとは独立である
   手段、上記第１の信号の各ラインの継続時間を上記第１
   の所定時間より長い第２の所定時間の継続時間に伸長し
   、もってその裕域幅を狭める手段、上記伸長された第１
   の信号の帯域幅を第１の所定値に更に制限する手段、 上記第２の信号の各ラインの継続時間を上記第２の所定
   時間の継続時間に伸長し、もってその帯域幅を狭める手
   段、 上記伸長された第２の信号の帯域幅を上記第１の所定値
   よりかなり狭い第２の所定値に更に制限する手段、 上記帯域幅制限され伸長された第１の信号の各ラインを
   伝送チャンネルに送出する手段、上記帯域幅制限され伸
   長されｌこ第２の１５号の各ラインを上記伝送チャンネ
   ルに送出する手段、各ラインの継続時間が上記第１の所
   定時間である第１組の１つ置きのラインと第２組の１つ
   置きのラインＣ構成された複数の相次ぐラインから成る
   色信号を供給する手段、 上記色信号の上記第１組の１つ置きのラインの内の各ラ
   ー（ンを上記第１の所定時間ｌどり遅延さけたものと上
   記色信号の上記第２組の１つ置きのラインの内の次に続
   くラインとから各々導き出した複数のラインの第３の信
   号を形成する手段、上記第３の信号の各ラインの継続時
   間を上記第２の所定時間の継続時間に伸長し、もつＣぞ
   の帯域幅を狭める手段、 上記伸長された第３の信号の帯域幅を上記第２の所定値
   よりかなり小さい第３の所定値に更に制限する手段、 ならびに上記伸長され帯域幅制限された第３の信号の各
   ラインを伝送チャンネルに送出づる手段の組み合せから
   成るシステム。 （９）特許請求の範囲第（８）項記載のシステムにおい
   て、上記第１の線形組み合わせが輝度信号の上記第１組
   の１つ置きのラインの内の各ラインを上記第１の所定時
   間だけ遅延させたものとその上記第２組の１つ置きのラ
   インの内の次に続くラインとの代数和であり、上記第２
   の線形組み合わせがそれらの代数差であるシステム。 （１０）特許請求の範囲第（９）項記載のシステムにお
   いて、上記第１の線形組み合わけの項の中の１つの係数
   が零であるシステム。 （１１）特許請求の範囲第（９）項記載のシステムにお
   いて、上記伝送チャンネルが記憶媒体であり、そして上
   記伸長され帯域幅制限された第１の信号を上記記憶媒体
   に書き込む手段、上記伸長され帯域幅制限された第２の
   信号を上記記憶媒体に古き込む手段、上記伸長され帯域
   幅制限された第３の信号を上記記憶媒体に占き込む手段
   、上記伸長され帯域幅制限された第１の信号を上記記憶
   媒体から取り出゛り手段、上記伸長され帯域幅制限され
   た第２の信号を上記記憶媒体から取り出Ｊ手段、上記伸
   長され帯域幅制限された第３の信号を上記記憶媒体から
   取り出づ手段、上記伸長され帯域幅制限された第１の信
   号の各ラインの継続時間を上記第１の所定時間の継続時
   間にまで圧縮しく該圧縮された各ラインを反復りる手段
   、上記伸長され帯域幅制限された第２の信号の各ライン
   の継続時間を上記第１の所定時間の継続時間にまで圧縮
   し継続時間を上記第１の所定時間の継続時間にまで圧縮
   しく該圧縮された各ラインを反復りる手段、上記圧縮さ
   れ反復された第１の信号の第１組の１つ置ぎのラインの
   内の各ラインと上記圧縮され反復された第２の信号の第
   ２組の１つ貿きのラインの内の対応するラインとの第３
   の線形組み合わＵを形成することにより、上記輝度信号
   の上記第１組の１つ置きのラインの各ラインを復元する
   手段、ならびに上記圧縮され反復された第１の信号の第
   ２組の１つ置きのラインの内の各ラインと上記圧縮され
   反復された第２の信号の第１組の１つ置きのラインの内
   の対応するラインとの第４の線形組み合わせを形成づる
   ことにより、上記輝度信号の上記第２組の１つ置きのラ
   インの各ラインを復元する手段を含むシステム。 （１２、特許請求の範囲第（８）項記載のシステムにお
   いて、上記伝送チ１シンネルは放送チャンネルであり、
   更に上記伝送チャンネルから上記伸長され帯域幅制限さ
   れた第１の信号の各ラインを受信づる手段、上記伝送チ
   ャンネルから上記伸長され帯域幅制限された第２の信号
   の各ラインを受信する手段、上記の伸長され帯域幅制限
   された第１の信号の各ラインの継続時間を上記第１の所
   定時間の継続時間にまで圧縮して該圧縮された各ライン
   を反復Ｊる手段、上記伸長され帯域幅制限された第２の
   信号の各ラインの継続時間を上記第１の所定時間にまぐ
   圧縮して該圧縮された各ラインを反復する手段、上記圧
   縮され反復された第１の信号の第１組の１つ置きのライ
   ンの内の各ラインと上記１縮され反復された第２の信号
   の第２組の１つ置ぎのラインの内の対応づるラインとの
   第３の線形組み合わけを形成りることにより、上記輝度
   信号の上記第１組の１つ置きのラインの各ラインを復元
   りる手段、上記圧縮され反復された第１の信号の第２組
   の１つ置きのラインの内の各ラインと上記圧縮され反復
   された第２の信号の第１組の１つ置きのラインの内の対
   応するラインとの第４の線形組み合わせを形成すること
   により、上記輝度信号の上記第２紺の１つ置きのライン
   の各ラインを復元りる手段、上記伝送チャンネルから上
   記伸長され帯域幅制限された第３の信号の各ラインを受
   信する手段、ならびに上記伸長され帯域幅制限された１
   １３の信号の各ラインの継続時間を上記第１の所定時間
   にまで圧縮して該圧縮された各ラインを反復する手段を
   含むシステム。 （１３）特許請求の範囲第（８）項記載のシステムにお
   いて、上記第２の所定時間が上記第１の所定時間の２倍
   であるシステム。 （１４）特許請求の範囲第（８）項記載のシステムにお
   いて、上記伸長され帯域幅制限された第３の信号を上記
   伝送チャンネルに送出りる上記手段が上記伸長され帯域
   幅制限された第３３の信号により１つの位相で搬送波を
   変調する手段を含み、上記伸長され帯域幅制限された第
   ３の信号を受信づる上記手段が上記伸長され帯域幅制限
   された第３の信号を得るために上記変調された搬送波を
   同期復調する手段を含んでいるシステム。 （１５〉各ラインが輝度信号の第１組の１つ置きのライ
   ンの内の１つのラインを第１の所定時間だけ遅延させた
   ものと上記輝度信号の第２組の１つ置きのラインの内の
   次に続くラインとの第１の線形組み合わせであって、か
   つ上記第１の所定時間より長い第２の所定時間の継続時
   間に伸長されて、帯域幅が制限されたものである帯域幅
   制限され伸長されｌこ第１の信号の各ラインを供給する
   手段、各ラインが上記輝度信号の上記第１組の１つ置き
   のラインの内の１つのラインを上記第１の所定時間だり
   遅延させたものと上記輝度信号の一ト記第２絹の１つ置
   きのラインの内の次に続くラインとの第２の線形組み合
   わせであっ“Ｃ１かつ上記第２の所定時間に伸長されて
   、帯域幅が制限されたもの′Ｃある帯域幅制限され伸長
   された第２の信号の各ラインを供給する手殺ぐあって、
   上記第２の信号の上記第２の線形組み合わせが上記第１
   の信号の上記第１の線形組み合わせとは独立で′ある手
   段、上記伸長され帯域幅制限された第１の信号の各ライ
   ンの継続時間を上記第１の所定時間にまＣ圧縮しＣ該圧
   縮された各ラインを反復りる手段、−１記伸長され帯域
   幅制限された第２の信号の各ラインの継続時間を上記第
   １の所定時間の継続時間にま（゛圧縮して該圧縮された
   各ラインを反復りる手段、 上記圧縮され反復された第１の信号の第１組の１つ置き
   のラインの内の各ラインと上記圧縮され反復された第２
   の信号の第２組の１つ置きのラインの内の対応するライ
   ンとの第３の線形組み合わせを形成することにより、上
   記輝度信号の上記第１組の１つ置きのラインの各ライン
   を復元する手段、 ならびに上記圧縮され反復された第１の信号の第２組の
   １つ置きのラインの内の各ラインと上記圧縮され反復さ
   れた第２の信号の第１紺の１つ置きのラインの内の対応
   するラインとの第４の線形組み合わせを形成することに
   より、上記輝度信号の上記第２組の１つ置きのラインの
   各ラインを復元りる手段の組み合せから成るシステム。 （１６）特許請求の範囲第（１５）項記載のシステムに
   おいて、上記第１の線形組み含わけが上記第１紺の１つ
   置きのラインの内の各ラインを上記第１の所定時間だけ
   遅延させたちのど上記第２組の１つ置きのラインの内の
   次に続くラインとの代数和であり、上記第２の線形組み
   合わせがそれらの代数差であるシステム。 （１７）特許請求の範囲第（１６）項記載のシステムに
   おいＣ１上記第１おにび第２の線形組み含わせの項の中
   の１つの係数が零であるシステム。 （１８）特許請求の範囲第（１５）項記載のシステムに
   おい（、上記第２の所定時間が・上記第１の所定時間の
   ２倍であるシステム。 （１９）特許請求の範囲第（１５）項記載のシステムに
   おい−Ｃ１各ラインが色信号の第１紺の１つ置きのライ
   ンの内の１つのラインを上記第１の所定時間だけ遅延さ
   せｌｃものと上記色信号の第２組の１つ置きのラインの
   内の次に続くラインとの和であっ（、かつ上記第２の所
   定時間の継続時間にまで伸長されで、帯域幅が制限され
   たものである帯域幅制限され伸長された第３の信号の各
   ラインを供給づ−る手段、ならびに上記帯域幅制限され
   伸長されＩＣ第３の信号の各ラインの継続時間を上記第
   １の所定時間の継続時間にまで圧縮して該圧縮された各
   ラインを反復する手段を含むシステム。 （２０）各ラインの継続時間が第１の所定時間である第
   １組の１つ首きのラインと第２組の１つ置きのラインで
   構成された複数の相次ぐラインから成る輝度信号を供給
   する手段、 上記第１組の１つ置きのラインの内の各ラインを上記第
   １の所定時間だけ遅延さ往たものと上記第２組の１つ置
   きのラインの内の次に続くラインとの第１の線形組み合
   わばから成る複数のラインの第１の信号を形成する手段
   、 上記第１組の１つ置きのラインの内の各ラインを上記第
   １の所定時間だけ遅延さけたものと上記第２紺の１つ置
   きのラインの内の次に続くラインとの第２の線形組み合
   わせから成る複数のラインの第２の信号を形成する手段
   であって、該第２の信号の該第２の線形組み合わせが上
   記第１の信号の上記第１の組み合わせとは独立である手
   段、上記第１の信号の各ラインの継続時間を上記第１の
   所定時間より長い第２の所定時間の継続時間に伸長し、
   もってその帯域幅を狭める手段、ならびに上記第２の信
   号の各ラインの継続時間を上記第２の所定時間の継続時
   間に伸長し、もつでその帯域幅を狭める手段の組み合せ
   から成るシステム。 （２、特許請求の範囲第＜　２０　）　０１記載のシス
   テムにａ３いで、上記伸長され帯域幅制限されｌご第１
   の信号の各ラインを伝送チャンネルに送出する手段、な
   らびに上記伸長され帯域幅制限された第２のｉＢ　Ｆ’
   ｉの各ラインを上記伝送チ１７ンネルに送出する手段を
   含むシステム。 （２、特許請求の範囲第（２１）項記載のシステムにお
   い−（、上記伸長され帯域幅制限された第１の信号の各
   ラインを上記伝送チャンネルから受信する手段、上記伸
   長され帯域幅制限された第２の信号の各ラインを上記伝
   送チャンネルから受信りる手段、上記伸長され帯域幅制
   限された第１の（８号の各ラインの継続時間を上記第１
   の所定時間に１１縮しＣ該圧縮された各ラインを反復り
   る手段、上記伸長され帯域幅制限された第２の信号の各
   ラインの継続時間を上記第１の所定時間に圧縮して該圧
   縮された各ラインを反復する手段、上記圧縮され反復さ
   れた第１の信号の第１紺の１つ置きのラインの内の各ラ
   インと上記圧縮され反復された第２の信号の第２組の１
   つ置きのラインの内の対応するラインとの第３の線形組
   み合わせを形成することにより、上記輝度信号の上記第
   １組の１つ置きのラインの各ラインを復元する手段、な
   らびに上記圧縮され反復された第１の信号の第２組°の
   １つ置きのラインの内の各ラインと上記圧縮され反復さ
   れた第２の信号の第１組の１つ置きのラインの内の対応
   するラインとの第４の線形組み合わせを形成することに
   より、上記輝度信号の上記第２組の１つ置きのラインの
   各ラインを復元する手段を含むシステム。 （２、特許請求の範囲第（２２）項記載のシステムにお
   いて、上記伸長され帯域幅制限された第１および第２の
   信号を送出する上記手段が、上記伸長され帯域幅制限さ
   れた第１および第２の信号で単一搬送波を同時に変調す
   る手段、上記搬送波を上記伝送チャンネルに送出する手
   段、上記伝送チャンネルから上記搬送波を受信する手段
   、ならびに上記伸長され帯域幅制限された第１および第
   ２の信号の各々を別々に復元する手段を含んでいるシス
   テム。