JPS592904B2 - デイスプレイ装置 - Google Patents

デイスプレイ装置

Info

Publication number
JPS592904B2
JPS592904B2 JP11131876A JP11131876A JPS592904B2 JP S592904 B2 JPS592904 B2 JP S592904B2 JP 11131876 A JP11131876 A JP 11131876A JP 11131876 A JP11131876 A JP 11131876A JP S592904 B2 JPS592904 B2 JP S592904B2
Authority
JP
Japan
Prior art keywords
parallel
time
serial converter
stop oscillator
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11131876A
Other languages
English (en)
Other versions
JPS5337334A (en
Inventor
憲司 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP11131876A priority Critical patent/JPS592904B2/ja
Publication of JPS5337334A publication Critical patent/JPS5337334A/ja
Publication of JPS592904B2 publication Critical patent/JPS592904B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 記憶装置における各異なるアドレス位置に記憶されてい
る1語が2ビツト以上となるように構成された記憶情報
を、読出しアドレスレジスタからのアドレス信号により
指定して記憶装置から語単位に読出し、前記の記憶装置
から語単位に読出された情報に直接に並列直列変換器に
供給して時系列信号に変換し、それを映像信号として陰
極線管の表示面(螢光面)上へ所要の再生画像として表
示させたり、あるいは、前記の記憶装置から語単位に読
出された情報を、例えば、いわゆるキャラクタ・ジエネ
レータ、その他のようなコンバータによつて変換した後
に並列直列変換器に供給して時系列信号に変換し、それ
を映像信号として陰極線管の表示面上へ所要の再生画像
として表示させたりすることができるように構成された
走査型デイスプレイ装置は、陰極線管の表示面上へ人間
のパターン認識機能に合致した各種の表示形態での表示
を可能とするために、マン・マシーンのインターフエー
スとして極めて有効なものである。
第1図は、上記した走査型デイスプレイ装置の従来の一
例のものとして、記憶装置から語単位に読出された記憶
情報を直ちに並列直列変換器に与えて時系列信号に変換
し、これを陰極線管へ供給するようにした形態のデイス
プレイ装置の概略構成を示すプロツク図であつて、この
第1図において、1は基準クロツクの発振器、2は分周
器、3はタイミング発生器、4は水平方向のアドレスカ
ウンタの制御回路、5はゲート回路、6は水平方向のア
ドレスカウンタ、7は記憶装置、8は並列直列変換器、
9は書込み情報の入力回路、及び書込みアドレスレジス
タ、ならびに書込み制御回路などを含む情報の書込み機
能を備えたプロツクを示す。前記した基準クロツクの発
振器1からの発振波は分周器2へ与えられると共に、並
列直列変換器8に対してそのタイムベースクロツク入力
としても与えられていて、記憶装置7から語単位に読出
されて並列直列変換器8に与えられた複数ビットの情報
を、並列直列変換器8から時系列信号として送出するた
めにも用いられているから、この基準のクロツクの発振
器1からの発振波は、その1周期が、前記した並列直列
変換器8からの時系列信号が映像信号として陰極線管に
供給された際に、陰極線管の表示面上に再生される再生
画像における1絵素の水平走査方向の長さと対応する時
間長と等しいものとなされていることが必要とされる。
なお、上記した再生画像における1絵素の水平方向の長
さは、陰極線管の表示面上に映出すべき再生画像に必要
とされる水平方向の解像度や、陰極線管の偏向系に適用
されるべき走査方式の基準などに応じて定まることはい
うまでもない。前記した分周器2は、基準のクロツク発
振器1の発振波を適当な分周比を以つて分周して、分周
出力をタイミング発生器3に与え、タイミング発生器3
では、水平方向のアドレスカウンタの制御回路4へ与え
るタイミングパルス、及び記憶装置7へ与えるメモリタ
イミング信号、ならびに並列直列変換器8へ与えるメモ
リ読出しタイミング信号などを発生する。前記した水平
方向のアドレスカウンタ4は、タイミング発生器3から
のタイミングパルスによつて、水平同期信号の時間位置
に対して特定な時間位置から所要のパルス巾を有するゲ
ートパルスを発生してゲート回路5へ与えて、前記のゲ
ート回路5から前記したゲートパルスの期間中に基準の
クロツク発振器1からの発振波(クロツクパルス)が水
平方向のアドレスカウンタ6に与えられるようにする。
水平方向のアドレスカウンタ6は、それに供給された前
記したクロツクパルスによつて、陰極線管の表示面上に
表示させるべき再生画像における水平方向に並ぶ各絵素
と対応する記憶装置7中の記憶晴報のアドレス位置を指
定するための水平方向のアドレス信号を作つて記憶装置
7に与える。なお、記憶装置7中における所定のアドレ
ス位置の情報を読出すためには、前記した水平方向のア
ドレス信号の他に垂直方向のアドレス信号が必要とされ
るのであり、これは垂直方向のアドレスカウンタによつ
て作られて記憶装置7に与えられるのであるが、上記し
た第1図示のデイスプレイ装置中では垂直方向のアドレ
スカウンタの図示記載を省略している(この点は後述す
る第2図示の回路配置についても同様である)。
上記した第1図示の従来例のデイスプレイ装置において
、アドレス信号の指定により記憶装置7から語単位で順
次に読出された記憶情報は、並列直列変換器8において
、それに基準のクロツク発振器1から供給されているク
ロツクパルスの制御の下に、既述のように時系列信号に
変換されて陰極線管へ映像信号として送出されるのであ
るが、前記の並列直列変換器8から送出された時系列信
号による再生画像が、陰極線管の表示面上へ乱れずに表
示されるためには、水平方向のアドレスカウンタ6から
の水平方向のアドレス信号と、陰極線管の偏向系の動作
を規制する水平同期信号とが互に特定な時間関係に保持
されていることが必要とされるから、基準のクロツク発
振器1の発振波を分周する分周器2の分周比は、必らず
、基準のクロツク発振器1の発振周波数値と水平走査周
波数値との比の値でなければならず、前記の分周器2の
分周比は常に整数となる。
したがつて、第1図示の従来例の走査型ディスプレイ装
置においては、基準のクロツク発振器1として、その発
振周波数値が水平走査周波数値の整数倍の周波数値を有
するものを用いなければならないという制約があるため
に、基準のクロツク発振器1からタイムベースクロツク
が供給される並列直列変換器8における並列直列変換動
作のタイムベースを任意に設定することができないとい
う問題点があつた。
本発明は少なくとも2ビツト以上で1語が構成されてい
る記憶情報が各アドレスに記憶されている記憶装置より
語単位に読出された2ビツト以上の記憶情報が、そのま
ま、あるいはコンバータを介して後に並列直列変換器に
与えられることにより、前記した並列直列変換器から時
系列信号が得られるようになされたデイスプレイ装置に
おいて、前記の時系列信号によつて陰極線管の表示面上
に再生される再生画像における1絵素に対する水平方向
の走査時間を周期とするような周波数で発振し、かつ、
外部制御の可能なスタート・ストツプ発振器を備え、前
記のスタート・ストツプ発振器からの出力を分周して記
憶装置に対する水平方向のアドレス信号とすると共に、
前記のスタート・ストツプ発振器の出力によつて並列直
列変換器における並列直列変換動作を規制するようにし
た走査型デイスプレイ装置(以下、単にデイスプレィ装
置という)により、前記した従来例装置における問題点
を解消すると共に、従来例装置では得られなかつた諸機
能の付加されたデイスプレイ装置を得たものであり、以
下、添付図面を参照してその内容を具体的に説明する。
第2図は本発明のデイスプレイ装置の一実施態様のもの
の概略構成を示すプロツク図であつて、この第2図にお
いて既述した第1図示の回路配置における構成部分と対
応する構成部分には、第1図中で使用した図面符号と同
一の図面符号を付している。
第2図示の本発明のデイスプレイ装置において1は基準
のクロツク発振器、2は分周器、3はタイミング発生器
であつて、基準のクロツク発振器1からの発振波は分周
器2により分周されて、陰極線管の偏向系を同期するた
めの同期信号(水平、垂直同期信号)が導線群15を介
して送出されると共に、タイミング発生器3に対しても
所要の出力が与えられる。
タイミング発生器3は、水乎同期信号Ph{第図a図}
から所定の時間間隔τを隔てた時間位置にタイミングパ
ルスP1{第3図b図}を発生してこれを発振制御器1
0に与え、発振制御器10からスタート・ストツプ発振
器11に供給すべき発振制御信号P2{第3図C図}の
立上がりの時点TOを定める。
発振制御信号P2の立上がりの時点TOは、タイミング
発生器3におけるタイミングパルスP1の発生の時点、
すなわち、タイミング発生器3において設定されるべき
水平同期信号Phに対する時間間隔τの定め方によつて
時間軸上で任意の時点となしうるのであり、上記した発
振制御信号P2の立上がりの時点TOの時間軸上での変
更は、陰極線管の表示面上における再生画像の表示位置
の左右方向への移動を生じさせるから、タイミング発生
器3におけるタイミングパルスP1の発生の時点TOを
調整することにより、陰極線管の表示面上における再生
画像の水平方向での位置を調整することができるのであ
る。前記した発振制御器10としては、例えばフリツプ
フロツプを用いてもよく、発振制御器10は前記したタ
イミング発生器3からのタイミングパルスP1によつて
セツトされ、また、後述するタイミング信号発生器12
から与えられるりセツト信号によつてりセツトされるこ
とにより、既述した所要のパルス巾の発振制御信号P2
をスタート・ストツプ発振器11に与えてその発振状態
を制御する。スタート・ストツプ発振器11は、前記し
た発振制御器10から送出された発振制御信号P2が印
加されている期間だけに所定の発振周波数での発振を行
なうような発振器であつて、このスタート・ストツプ発
振器11からの発振波P3{第3図d図}は、水平方向
のアドレスカウンタ6と並列直列変換器8とに対して供
給されているから、水平方向のアドレスカウンタ6にお
ける水平方向のアドレス信号の更新動作と、並列直列変
換器8における並列直列変換動作とは、スタート・スト
ツプ発振器11がどのような周波数で発振している場合
であつても常に同期した状態で行なわれる。
また、本発明のデイスプレイ装置においては、前記した
タイミング発生器3において所要のように設定された時
点から発振動作を行なうようになされたスタート・スト
ツプ発振器11の発振波によつて、水平方向のアドレス
カウンタ6と並列直列変換器8とを動作させるようにし
ているから、スタート・ストツプ発振器11はその発振
周波数が水平走査周波数に対して無関係な任意の周波数
値のものとされていてもよいのであり、これにより既述
した従来例装置における問題点は良好に解決されるので
ある。そして、上記したスタートストツプ発振器11か
らの発振波の1周期と対応する時間長は、並列直列変換
器8から送出される時系列信号中の1絵素当りの時間長
であるから、スタート・ストツプ発振器11の発振周波
数を可変とすることにより、陰極線管の表示面上におけ
る再生画像の水平方向の表示巾が可変となされるのであ
る。
このように、本発明のデイスプレイ装置においては、ス
タート・ストツプ発振器11における発振開始の時点の
変更制御ならびに発振周波数の変更制御を行なうことに
より、陰極線管の表示面上における再生画像の水平方向
の位置ならびに水平方向の表示巾の調節が極めて容易に
行なわれるため、例えば、外部モニタ受像機に対して時
系列信号を係給して再生画像を映出させるなどの場合に
、デイスプレイ装置側における上記の制御によつて、モ
ニタ受像機の表示面中の所望の位置に所望の大きさの再
生画像を簡単に映出させることもできるのであり、これ
は、例えばセニタ受像機側において高圧系及びまたは偏
向系を調節し、再生画像が陰極線管の表示面中の所望の
位置に所望の大きさで映出されるようにする場合よりも
著るしく簡単にできるのである。
すなわち、モニタ受像機において、高圧系と偏向系とは
動作が互に関連していることが多く、また、偏向系にお
ける振幅調整と直線性調整なども互いに動作が関連して
いることが多いから、モニタ受像機側で表示面中におけ
る再生画像の水平方向の位置や水平方向の表示巾を所望
のように調整するのに著るしい困難さを伴なうからであ
る。
前記した水平方向のアドレスカウンタ6は、ス′フ タート・ストツプ発振器11から与えられた発振波を計
数し、その計数値な水平方向の読出しアドレス信号とし
て記憶装置7に与えると共に、タイミング信号発生器1
2にも与える。
前記タイミング信号発生器12では、記憶装置7の動作
を制御するためのメモリタイミング信号や、記憶装置7
から並列直列変換器8に記憶情報を読出すために並列直
列変換器8に与えるメモリ読出し信号、及び、ゲート制
御信号発生回路13を制御するためのタイミング信号な
どが作られる。第3図は、図示説明の簡単化のために陰
極線管の表示面上へ1水平走査期間の一部を占めるよう
に表示されるべき再生画像が、水平方向に8語(ただし
1語が4ビツトで構成されている)で構成されている場
合を例として、デイスプレイ装置における各構成部分の
動作のタイミング関係を示した波形図であり、既述した
ように、スタート・ストツプ発振器11は、第3図c図
示の発振制御信号P2の印加の時点TOから発振動作を
開始する。
前記したスタート・ストツプ発振器11が発振動作を開
始すると、水平方向のアドレスカウンタ6がスタート・
ストツプ発振器11の発振波の計数を開始し、4ビツト
毎に1語のアドレス信号WAを構成する。
第3図e図において、符号WAO,WAl・・・・・・
WA7,WAOなどにおける添字の数字011・・・・
・・7、0などは、各語のアドレスを区別するために付
したものであり、各語のアドレスWAO,WAl・・・
・・・などは、それぞれ4つのビツトアドレスBAl〜
BA4で構成されている(図示の煩雑さから逃れるため
に、第3図中にはピツトアドレスBAl〜BA4の表示
を行なつてはいない)。第3図e図示の水平方向の読出
しアドレス信号によつて、記憶装置7から順次に読出さ
れるべき記憶情報のアドレスが次々に指定されるが、記
憶装置7からの記憶情報の読出しが正確に行なわれるた
めには前記したアドレス信号が記憶装置7に供給されて
から後に一定の時間経過が必要とされるから、記憶装置
7から並列直列変換器8に対する語単位による記憶情報
の読出しは、使用されている記憶装置7の性能に応じて
それぞれ定まつている前記の一定の時間の経過後に行な
れうるようなタイミング信号P4をタイミング信号発生
器12から並列直列変換器8に与えるのである。
第3図f図は、上記したタイミング信号P4の1例波形
図である。ところで、前記のように、水平方向のアドレ
ス信号が記憶装置7に供給された時点TOと、記憶情報
が記憶装置7から並列直列変換器8に読出される時点t
1との間には、時間的なずれが存在するが、一方、並列
直列変換器8に対しては、時刻TOにおけるスタート・
ストツプ発振器11の発振動作の開始の時点から直ちに
並列直列変換動作用のタイムベースクロツクパルスが供
給されているから、並列直列変換器8では、時刻t1に
記憶装置7からそれに所要の記憶情報が与えられる以前
の時刻T。
からすでに並列直列変換動作を行なつているので、時刻
T。から時刻t1までの期間には並列直列変換器8から
内容の不定な出力信号が送出されてしまうことになる。
第3図g図は、前述のようにして並列直列変換器8から
送出される時系列信号をモデル化して表示したものであ
り、図中の符号WAIO,WAI,・・・・・・などは
、それぞれ水平方向のアドレス信号WAO,WAl・・
・・・・によつて指定された記憶装置7中の記憶情報と
対応する情報内容を有する時系列信号であり、第3図g
図示のように、時刻T。
から時刻t1までの間に並列直列変換器8から送出され
る時系列信号の内容は既述のように不定である。そこで
、本発明のデイスプレイ装置においては、論理積回路(
アンドゲート)14を用いて前記した時刻T。
から時刻t1までの間の不定な内容の時系列信号が送出
されないようにして上記の問題点を解消している。すな
わち、アンドゲート14の一方入力として並列直列変換
器8からの出力信号を与えておき、また、アンドゲート
14の他方入力としては、正常な時系列信号が出現する
時刻t1から時系列信号の終了する時刻T2までの期間
にわたるパルス巾を有するゲート信号{第3図h図}P
5をゲート制御信号発生回路13から供給することによ
り、並列直列変換器8から送出される時系列信号は、第
3図1図示のように、不定な情報内容部分が無効なもの
となされ、したがつて、再生画像の左端が不定な情報内
容によつて乱れたものになるというような不都合なこと
は起こらない。
1水平走査期間における時系列信号が並列直列変換器8
より送出され終つた時点T2において、タイミング信号
発生器12から送出されるりセツトパルスP6{第3図
j図}によつて、発振制御器10及びゲート制御信号発
生回路13がりセツトされることにより、既述した発振
制御信号P2及びゲート信号P5は、時刻T2において
ローレベルとなる。
上記のような実施態様のデイスプレイ装置における水平
方向のアドレスカウンタ6は、時刻T2と次の水平同期
信号Phの時間位置よりτだけ時間の遅れた時点との間
の任意の時刻にりセツトすればよく、このようにりセツ
トされた場合における水平方向のアドレスカウンタ6は
、各水平同期信号Phの時間位置からτだけ時間の遅れ
た時点において、その計数内容が常に零となされている
のである。このことは、図示の例において時刻T。から
時刻T2までの間にスタート・ストツプ発振器11から
発振された発振波の数は、記憶装置7から1水平走査期
間内に読出されるべき32個のビツト数よりも、既述し
た理由によつて設けられた時刻T。から時刻t1までの
期間中に発振された発振波の数だけ多いものとなつてい
るから、時刻T2における水平方向のアドレスカウンタ
6の計数値は、Oではなく、第3図示例においては語の
アドレスはOでもビツトアドレスが2の状態となされて
おり、このままの状態で次のサイクルが開始された場合
には次々の水平走査期間に現われるべき画像が正しく再
生されないからである。上記の説明においては、各読出
しのサイクルの開始の時点TOにおいて、水平方向のア
ドレスカウンタ6の計数値を常に零にするというような
記載を行なつたが、一般的な表現としては各読出しのサ
イクルの開始の時点TOにおける水平方向のアドレスカ
ウンタ6の計数値が常にある特定な値を示すようになさ
れていてもよいのである(ある特定な値がOであつても
よいし、他の数値であつてもよい)。
上記の実施例においては、各読出しのサイクルにおいて
、水平方向のアドレスカウンタの計数値は必らずある特
定な値にするようにしていたが、他の実施例として、水
平方向のアドレスカウンタの最大計数値と1水平走査期
間内における画像の最大絵素数N(既述の設例では32
個)とを等しくし、すなわち、スタート・ストツプ発振
器11の発振波をN進カウンタによつて構成された水平
方向のアドレスカウンタで分周して水平方向のアドレス
信号を得るようにし、また、水平方向における最後のア
ドレス信号(第3図中ではWA7)によつて指定された
記憶装置7中の情報と対応する時系列信号(第3図中で
はWA[7)が並列直列変換器8より送出され終つた時
点(第3図中ではT2)でスタート・ストツプ発振器1
1の発振動作を停止させると共に、この時点(第3図中
ではT2)におけるN進カウンタよりなる水平方向のア
ドレスカウンタ6の計数状態及びタイミング信号発生器
12の状態などが、次の水平走査周期においてスタート
・ストツプ発振器11が再び起動される迄の期間中にわ
たつて保持されるようにし、さらに、前記のスタート・
ストツプ発振器11が起動されて発振を開始した際には
、前記したN進カウンタよりなる水平方向のアドレスカ
ウンタ6及びタイミング信号発生器12の状態が、それ
までの期間中に保持されていた状態に引続く状態となる
ように動作を続行するような構成のものとしてもよいの
である。
以上、詳細に説明したところから明らかなように、本発
明のデイスプレィ装置においては、水平同期信号の周波
数値との関連を必要としない周波数値で発振するスター
ト・ストツプ発振器を用いて水平方向のアドレスカウン
タ及び並列直列変換器などを駆動するようにしたので、
既述した従来例装置におけるような問題点を良好に解消
でき、また、陰極線管上の表示面上における再生画像の
位置や表示巾などを極めて簡単にしかも大巾に調整でき
るために、デイスプレイ装置の利用価値を著るしく高め
得るなどの利点が得られる。
【図面の簡単な説明】
第1図は従来のデイスプレイ装置の1例のもののプロツ
ク図、第2図は本発明のデイスプレイ装置の一実施態様
のもののプロツク図、第3図a〜j図は動作説明用の波
形図である。 1・・・・・・基準のクロツク発振器、2・・・・・・
分周器、3・・・・・・タイミング発生器、4・・・・
・・水平方向のアドレスカウンタの制御回路、5・・・
・・・ゲート回路、6・・・・・・水平方向のアドレス
カウンタ、7・・・・・・記憶装置、8・・・・・・並
列直列変換器、10・・・・・・発振制御器、11・・
・・・・スタート・ストツプ発振器、12・・・・・・
タイミング信号発生器、13・・・・・・ゲート制御信
号発生回路、14・・・・・・アンドゲート。

Claims (1)

  1. 【特許請求の範囲】 1 少なくとも2ビット以上で1語が構成されている記
    憶情報が各アドレスに記憶されている記憶装置より語単
    位に読出された2ビット以上の記憶情報が、そのまま、
    あるいはコンバータを介した後に並列直列変換器に与え
    られることにより、前記した並列直列変換器から時系列
    信号が得られるようになされたディスプレイ装置におい
    て、前記の時系列信号によつて陰極線管の表示面上に再
    生される再生画像における1絵素に対する水平方向の走
    査時間を周期とするような周波数で発振し、かつ、外部
    制御の可能なスタート・ストップ発振器を備え、前記の
    スタート・ストップ発振器からの出力を分周して記憶装
    置に対する水平方向のアドレス信号にすると共に、前記
    のスタート・ストップ発振器の出力によつて並列直列変
    換器における並列直列変換動作を規制するようにしたデ
    ィスプレイ装置。 2 少なくとも2ビット以上で1語が構成されている記
    憶情報が各アドレスに記憶されている記憶装置より語単
    位に読出された2ビット以上の記憶情報が、そのまま、
    あるいはコンバータを介した後に並列直列変換器に与え
    られることにより、前記した並列直列変換器から時系列
    信号が得られるようになされたディスプレイ装置におい
    て、前記の時系列信号によつて陰極線管の表示面上に再
    生される再生画像における1絵素に対する水平方向の走
    査時間を周期とするような周波数で発振し、かつ、外部
    制御の可能なスタート・ストップ発振器を備え、前記の
    スタート・ストップ発振器からの出力を分周して記憶装
    置に対する水平方向のアドレス信号にすると共に、前記
    のスタート・ストップ発振器の出力によつて並列直列変
    換器における並列直列変換動作を規制するようにし、ま
    た、前記のスタート・ストップ発振器の発振周波数値を
    変化させることによつて、陰極線管の表示面上の再生画
    像における水平方向の表示巾を変化させるようにする手
    段を備えたディスプレイ装置。 3 少なくとも2ビット以上で1語が構成されている記
    憶情報が各アドレスに記憶されている記憶装置より語単
    位に読出された2ビット以上の記憶情報が、そのまま、
    あるいはコンバータを介した後に並列直列変換器に与え
    られることにより、前記した並列直列変換器から時系列
    信号が得られるようになされたディスプレイ装置におい
    て、前記の時系列信号によつて陰極線管の表示面上に再
    生される再生画像における1絵素に対する水平方向の走
    査時間を周期とするような周波数で発振し、かつ、外部
    制御の可能なスタート・ストップ発振器を備え、前記の
    スタート・ストップ発振器からの出力を分周して記憶装
    置に対する水平方向のアドレス信号にすると共に、前記
    のスタート・ストップ発振器の出力によつて並列直列変
    換器における並列直列変換動作を規制するようにし、ま
    た、前記のスタート・ストップ発振器の発振開始の時点
    を水平同期信号の時間位置を基準として変化させること
    により、前記の時系列信号によつて陰極線管の表示面上
    に再生される再生画像の表示位置を水平方向に調整でき
    るようにしたディスプレイ装置。 4 少なくとも2ビット以上で1語が構成されている記
    憶情報が各アドレスに記憶されている記憶装置より語単
    位に読出された2ビット以上の記憶情報が、そのまま、
    あるいはコンバータを介した後に並列直列変換器に与え
    られることにより、前記した並列直列変換器から時系列
    信号が得られるようになされたディスプレイ装置であつ
    て、前記の時系列信号によつて陰極線管の表示面上に再
    生される再生画像における1絵素に対する水平方向の走
    査時間を周期とするような周波数で発振し、かつ、外部
    制御の可能なスタート・ストップ発振器を備え、前記の
    スタート・ストップ発振器からの出力を分周して記憶装
    置に対する水平方向のアドレス信号にすると共に、前記
    のスタート・ストップ発振器の出力によつて並列直列変
    換器における並列直列変換動作が規制されるようになさ
    れているディスプレイ装置において、前記のスタート・
    ストップ発振器が水平方向のアドレス信号を示す分周器
    の出力がある特定な値を示しているときに起動して発振
    を開始し、その後に記憶装置からの記憶情報の読出し動
    作と並列直列変換器における並列直列変換動作とが行な
    われて行く際に、前記のスタート・ストップ発振器にお
    ける発振の開始の始点に分周器の出力で示されていた水
    平方向のアドレス信号によつて指定された記憶装置中の
    記憶情報が、並列直列変換器より時系列信号として出力
    され始めるまでの期間における並列直列変換器からの出
    力を無効なものにするようにし、また、前記の並列直列
    変換器からの出力が無効にされる期間を経過時点とその
    時点以後でその水平走査期間に属すべき情報の最後のも
    のまでの間の並列直列変換器から時系列信号として送出
    されるようにし、前記したその水平走査期間に属すべき
    情報の最後のものが時系列信号として並列直列変換器よ
    り送出され終つた時点において、前記したスタート・ス
    トップ発振器の発振を停止させると共に、このスタート
    ・ストップ発振器が次に起動されて発振を開始するまで
    の期間における前記した水平方向のアドレス信号を示す
    分周器の出力は前記したある特定な値を示すようにされ
    てなるディスプレイ装置。 少なくとも2ビット以上で1語が構成されている記憶
    情報が各アドレスに記憶されている記憶装置より語単位
    に読出された2ビット以上の記憶情報が、そのまま、あ
    るいはコンバータを介した後に並列直列変換器に与えら
    れることにより、前記した並列直列変換器から時系列信
    号が得られるようになされたディスプレイ装置であつて
    、前記の時系列信号によつて陰極線管の表示面上に再生
    される再生画像における1絵素に対する水平方向の走査
    時間を周期とするような周波数で発振し、かつ、外部制
    御の可能なスタート・ストップ発振器を備え、前記のス
    タート・ストップ発振器からの出力を分周して記憶装置
    に対する水平方向のアドレス信号にすると共に、前記の
    スタート・ストップ発振器の出力によつて並列直列変換
    器における並列直列変換動作を規制するようになされて
    いるディスプレイ装置において、陰極線管の表示面にお
    ける再生画像の水平方向の絵素数をNとする時には、水
    平方向のアドレス信号を得るための分周器としてN進カ
    ウンタを用い、また、水平方向における最後のアドレス
    信号によつて指定された記憶装置中の情報が並列直列変
    換器より時系列信号として出力され終つた時点でスター
    ト・ストップ発振器の発振を停止させると共に、この時
    点におけるN進カウンタの状態及び記憶装置などを制御
    するタイミング信号発生器の状態が、次の水平走査周期
    においてスタート・ストップ発振器が起動されるまでの
    期間中に保持されるようにし、また、前記のスタート・
    ストップ発振器が起動されて発振を開始した際には、前
    記したN進カウンタ及びタイミング信号発生器などが、
    それまでの期間中に保持されていた状態に引続く状態と
    なるように動作を続行し、さらに、並列直列変換器から
    の出力と、前記したスタート・ストップ発振器に対する
    発振制御信号との論理積を時系列信号として得るように
    したディスプレイ装置。
JP11131876A 1976-09-18 1976-09-18 デイスプレイ装置 Expired JPS592904B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11131876A JPS592904B2 (ja) 1976-09-18 1976-09-18 デイスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11131876A JPS592904B2 (ja) 1976-09-18 1976-09-18 デイスプレイ装置

Publications (2)

Publication Number Publication Date
JPS5337334A JPS5337334A (en) 1978-04-06
JPS592904B2 true JPS592904B2 (ja) 1984-01-21

Family

ID=14558170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11131876A Expired JPS592904B2 (ja) 1976-09-18 1976-09-18 デイスプレイ装置

Country Status (1)

Country Link
JP (1) JPS592904B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0733332B2 (ja) * 1985-11-19 1995-04-12 富山化学工業株式会社 痴呆症状改善・治療剤

Also Published As

Publication number Publication date
JPS5337334A (en) 1978-04-06

Similar Documents

Publication Publication Date Title
US4468662A (en) Display apparatus for displaying characters or graphics on a cathode ray tube
US4228433A (en) Information display position-defining circuit for a cathode ray tube
US5155477A (en) Video signal display apparatus with a liquid crystal display unit
JPS592904B2 (ja) デイスプレイ装置
JP3036210B2 (ja) 画像処理回路
EP0435256B1 (en) External synchronism control circuit
JPS6138473B2 (ja)
JPH0546134A (ja) 映像表示装置
JP2824518B2 (ja) パラレル/シリアル変換回路
JPH087547B2 (ja) 表示メモリアドレス装置
JPH0375897B2 (ja)
JP2801441B2 (ja) タイムベースコレクタ
JP2715179B2 (ja) マイクロコンピュータ
JPS63257785A (ja) 走査周波数変換方式
JPS63105513A (ja) 同期クロツクの変更方法およびその装置
JP2024125564A (ja) 映像表示装置及び映像表示方法
JPH0385012A (ja) パルス発生回路
JPH05257562A (ja) 表示回路
JPH02196572A (ja) 表示制御装置
JP2001013481A (ja) 液晶表示装置
JPS6114597B2 (ja)
JPH0677228B2 (ja) クロック信号発生回路
JPS6129885A (ja) 表示メモリのアクセス信号発生装置
JPH09186976A (ja) 周波数変換回路
JP2000181567A (ja) 4相クロック信号作成システム