JPS593068B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS593068B2 JPS593068B2 JP53112589A JP11258978A JPS593068B2 JP S593068 B2 JPS593068 B2 JP S593068B2 JP 53112589 A JP53112589 A JP 53112589A JP 11258978 A JP11258978 A JP 11258978A JP S593068 B2 JPS593068 B2 JP S593068B2
- Authority
- JP
- Japan
- Prior art keywords
- picture element
- film
- solid
- photoconductive film
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は光導電体膜を有する高感度、高密度固体撮像素
子に関するものである。
子に関するものである。
固体撮像素子は第１図ａに上面図、同ｂに同ＸＸ断面図
を示す様に、下地基板１上の中心部には例えば光学像を
感知するホトダイオード、光学信号を転送する電荷転送
素子等よりなる絵素部２（後述）を設け、この絵素部２
の周囲には絵素部を駆動するシフトレジスタ等の駆動部
３が設けられている。
を示す様に、下地基板１上の中心部には例えば光学像を
感知するホトダイオード、光学信号を転送する電荷転送
素子等よりなる絵素部２（後述）を設け、この絵素部２
の周囲には絵素部を駆動するシフトレジスタ等の駆動部
３が設けられている。
尚、駆動部３上には絶縁物が形成されている。この駆動
部３の端子と、絶縁膜の開孔を５ 介して接続され外部
配線用パッド部４に及ぷ金属配線５が設けられている。
また絵素部２上には光導電膜（ＺｎＳｅ−Ｚｎｌ−ｘＣ
ｄｘＴｅ）６、透明電極Ｔがそれぞれ設けられている。
さて、上記した固体撮像素子を製造する工程で、１０下
地基板１上に絵素部２と駆動部３及び金属配線５を形成
した後、光導電膜（れ象Ｈ弘１１口灯ｅ）６を装着する
際、一般の半導体装置の製造に用いるホトリングラフィ
ック法では、湿式であるために光導電膜６の光導電特性
が劣化してしまうので採１５用できず、従来は下地基板
１に形成された駆動部３の金属配線５部を蒸着マスクで
被い、絵素部２上に光導電膜６および透明電極７を蒸着
する（マスク蒸着方式という）方法が用いられている。
部３の端子と、絶縁膜の開孔を５ 介して接続され外部
配線用パッド部４に及ぷ金属配線５が設けられている。
また絵素部２上には光導電膜（ＺｎＳｅ−Ｚｎｌ−ｘＣ
ｄｘＴｅ）６、透明電極Ｔがそれぞれ設けられている。
さて、上記した固体撮像素子を製造する工程で、１０下
地基板１上に絵素部２と駆動部３及び金属配線５を形成
した後、光導電膜（れ象Ｈ弘１１口灯ｅ）６を装着する
際、一般の半導体装置の製造に用いるホトリングラフィ
ック法では、湿式であるために光導電膜６の光導電特性
が劣化してしまうので採１５用できず、従来は下地基板
１に形成された駆動部３の金属配線５部を蒸着マスクで
被い、絵素部２上に光導電膜６および透明電極７を蒸着
する（マスク蒸着方式という）方法が用いられている。
しかしながら、マスク蒸着方式を用いた場合、２０マス
ク合せ精度が数百ミクロン程度で非常に悪いので、合せ
ズレの許容範囲Ａ、すなわち絵素部２と配線５までの距
離が狭いと第２図に示す様に、光導電膜６や、その上に
付ける透明電極Ｔが所定部から著しくズレた場合、金属
配線５と光導電膜２５６との膨張率の違いにより、駆動
部３上の金属配線（たとえばＡｌ配線）５と重なつた光
導電膜６に割れＡが生じたりして、このひび割れ部Ａで
暗電流が増加する。また、透明電極Ｔがズレた場合には
、金属配線５間で短絡Ｂが生じる恐れがある。３０以上
のような欠点を除去するため、従来法では合せズレの許
容範囲Ａを大きく取ることで解決していた。
ク合せ精度が数百ミクロン程度で非常に悪いので、合せ
ズレの許容範囲Ａ、すなわち絵素部２と配線５までの距
離が狭いと第２図に示す様に、光導電膜６や、その上に
付ける透明電極Ｔが所定部から著しくズレた場合、金属
配線５と光導電膜２５６との膨張率の違いにより、駆動
部３上の金属配線（たとえばＡｌ配線）５と重なつた光
導電膜６に割れＡが生じたりして、このひび割れ部Ａで
暗電流が増加する。また、透明電極Ｔがズレた場合には
、金属配線５間で短絡Ｂが生じる恐れがある。３０以上
のような欠点を除去するため、従来法では合せズレの許
容範囲Ａを大きく取ることで解決していた。
しかしながら、合せズレの許容範囲Ａを大きく取る方法
では、当然のことながら固体撮像素子のチップサイズが
非常に大きくなつてしまう３５欠点がある。本発明は絵
素部周囲に設けられた金属配線上を光導電膜と同程度の
線膨張率を持つ絶縁膜で被うことにより、光導電膜形成
時のマスク合せズレによる不良発生を少なくしようとす
るものである。
では、当然のことながら固体撮像素子のチップサイズが
非常に大きくなつてしまう３５欠点がある。本発明は絵
素部周囲に設けられた金属配線上を光導電膜と同程度の
線膨張率を持つ絶縁膜で被うことにより、光導電膜形成
時のマスク合せズレによる不良発生を少なくしようとす
るものである。
以下本発明を図面を用いて実施例とともに説明する。第
３図は本発明の一実施例を示す断面図である。
３図は本発明の一実施例を示す断面図である。
シリコン基板１１上に、通常のＭＯＳプロセスを用いて
光学像を感知するホトダイオードと、ＢＢＤ素子とより
なる絵素部１２と、ＭＯＳ素子等により構成されたシフ
トレジスタ等よりなる駆動部１３を形成した後、前記Ｂ
ＢＤ素子の絵素部１２および駆動回路部１３の電極を取
り出す金属配線１４のパツド部１５を除いて絶縁膜１６
を形成してある。このとき、後の工程で形成する光導電
膜の線膨張係数と絶縁膜１６の線膨張係数が著しく異る
場合、たとえば、光導電膜としてＺｎＳｅ−Ｚｎｌ−Ｘ
ＣｄｘＴｅを用い、絶縁膜とし通常のＣＶＤ法、あるい
はＰＶＤ法によるＳｉＯ２を用いた場合には、ＺｎＳｅ
−Ｚｎｌ−ＸＣｄｘＴｅの線膨張係数（７０〜８０×１
０−７Ｄｅｇ−１）に比べて、ＳｉＯ２の線膨張係数（
５ｘ１０−７Ｄｅｇ−１）が非常に小さいので、ＳｉＯ
２に重つた部分でのＺｎＳｅ−Ｚｎｌ一ＸＣｄｘＴｅ膜
に従来のようにヒビ割れが生じる。従つて、光導電膜と
してＺｎＳｅ−Ｚｎｌ−ＸＣｄｘＴｅを用いる場合には
、線膨張係数が２０〜１３０×１０−７Ｄｅｇ−１程度
の絶縁膜、たとえぱ、Ｓｉ３Ｎ４（３９×１０−７），
Ａｌ２Ｏ３（７０×１０−７Ｄｅｇ−１），１０〜２０
％Ｐ２Ｏ５を含むリンガラス（約５０×１０−７Ｄｅｇ
−１），ＳｉＯ（４０×１０−７Ｄｅｇ）などを用いる
必要がある。ところで、絵素部１２およびパツド部１５
の絶縁膜１６を除去する方法としては第４図Ａ，ｂにそ
の工程を示すように絶縁膜形成面にエツチング防止膜１
７で絵素部１２およびパツド部１５を被つた後、ＰＶＤ
法あるいはＣＶＤ法を用いて、絶縁膜１６を全面に堆積
する（第４図ａ）。
光学像を感知するホトダイオードと、ＢＢＤ素子とより
なる絵素部１２と、ＭＯＳ素子等により構成されたシフ
トレジスタ等よりなる駆動部１３を形成した後、前記Ｂ
ＢＤ素子の絵素部１２および駆動回路部１３の電極を取
り出す金属配線１４のパツド部１５を除いて絶縁膜１６
を形成してある。このとき、後の工程で形成する光導電
膜の線膨張係数と絶縁膜１６の線膨張係数が著しく異る
場合、たとえば、光導電膜としてＺｎＳｅ−Ｚｎｌ−Ｘ
ＣｄｘＴｅを用い、絶縁膜とし通常のＣＶＤ法、あるい
はＰＶＤ法によるＳｉＯ２を用いた場合には、ＺｎＳｅ
−Ｚｎｌ−ＸＣｄｘＴｅの線膨張係数（７０〜８０×１
０−７Ｄｅｇ−１）に比べて、ＳｉＯ２の線膨張係数（
５ｘ１０−７Ｄｅｇ−１）が非常に小さいので、ＳｉＯ
２に重つた部分でのＺｎＳｅ−Ｚｎｌ一ＸＣｄｘＴｅ膜
に従来のようにヒビ割れが生じる。従つて、光導電膜と
してＺｎＳｅ−Ｚｎｌ−ＸＣｄｘＴｅを用いる場合には
、線膨張係数が２０〜１３０×１０−７Ｄｅｇ−１程度
の絶縁膜、たとえぱ、Ｓｉ３Ｎ４（３９×１０−７），
Ａｌ２Ｏ３（７０×１０−７Ｄｅｇ−１），１０〜２０
％Ｐ２Ｏ５を含むリンガラス（約５０×１０−７Ｄｅｇ
−１），ＳｉＯ（４０×１０−７Ｄｅｇ）などを用いる
必要がある。ところで、絵素部１２およびパツド部１５
の絶縁膜１６を除去する方法としては第４図Ａ，ｂにそ
の工程を示すように絶縁膜形成面にエツチング防止膜１
７で絵素部１２およびパツド部１５を被つた後、ＰＶＤ
法あるいはＣＶＤ法を用いて、絶縁膜１６を全面に堆積
する（第４図ａ）。
その後、前記エツチング防止膜１７の反転パターンを持
つホトレジストパターン１８を用いて、写真蝕亥１法に
より前記エツチング防止膜１７上の絶縁膜１６をエツチ
ング除去し、絶縁膜１６を形成する。
つホトレジストパターン１８を用いて、写真蝕亥１法に
より前記エツチング防止膜１７上の絶縁膜１６をエツチ
ング除去し、絶縁膜１６を形成する。
なお、このとき絶縁膜として、ＣＶＤ法により、Ｐ２Ｏ
５濃度が１０〜２０％のリンガラスを堆積したり、スパ
ツタ法でＡｌ２Ｏ３やＳｉ３Ｎ４を蒸着するのであれば
、厚さ１〜２ミクロンの通常のホトレジストパターンを
エツチング防止膜として用いることができる。また、ホ
トレジストパターンをエツチング防止膜として用いた場
合、ポストベーキングに、Ｎ２またはＡｒ２等の不活性
ガスプラズマを用いる方が、レジストパターンのエツヂ
流れが防げられる（第４図ｂ）。次に、エツチングに用
いたレジストパターン１８、およびエツチング防止膜１
７を除去することにより、第３図に示す素子が得られる
。尚、このときエツチング防止膜として、レジストパタ
ーンを用いた場合には、多少炭化されていたとしても、
エツチングに用いたレジストパターンとともに０２プラ
ズマで同時にエツチング除去できる利点がある。絵素部
１２のホトダイオードと光導電膜を接続するに際し、写
真蝕刻法を用いて絵素部１２の各ホトダイオード上の絶
縁物にそれぞれコンタクト窓を開口し（図示せず）、Ｍ
Ｏの電極を開孔部に形成した後（図示せず）、蒸着マス
クを用いて、光導電膜１９と透明電極２０を順次蒸着す
ることにより、第５図に示す光導電膜付の固体撮像素子
が得られる。
５濃度が１０〜２０％のリンガラスを堆積したり、スパ
ツタ法でＡｌ２Ｏ３やＳｉ３Ｎ４を蒸着するのであれば
、厚さ１〜２ミクロンの通常のホトレジストパターンを
エツチング防止膜として用いることができる。また、ホ
トレジストパターンをエツチング防止膜として用いた場
合、ポストベーキングに、Ｎ２またはＡｒ２等の不活性
ガスプラズマを用いる方が、レジストパターンのエツヂ
流れが防げられる（第４図ｂ）。次に、エツチングに用
いたレジストパターン１８、およびエツチング防止膜１
７を除去することにより、第３図に示す素子が得られる
。尚、このときエツチング防止膜として、レジストパタ
ーンを用いた場合には、多少炭化されていたとしても、
エツチングに用いたレジストパターンとともに０２プラ
ズマで同時にエツチング除去できる利点がある。絵素部
１２のホトダイオードと光導電膜を接続するに際し、写
真蝕刻法を用いて絵素部１２の各ホトダイオード上の絶
縁物にそれぞれコンタクト窓を開口し（図示せず）、Ｍ
Ｏの電極を開孔部に形成した後（図示せず）、蒸着マス
クを用いて、光導電膜１９と透明電極２０を順次蒸着す
ることにより、第５図に示す光導電膜付の固体撮像素子
が得られる。
なお、ここで、ホトダイオードの絶縁物にコンタクト窓
を開ける工程は、前記絶縁膜１６の形成工程前に行つて
おいてもよい。以上の様に、本発明は金属線部１４を光
導電膜１９と同程度の膨張係数を持つ絶縁膜１６で被つ
ているので１光導電膜１６が金属配線部１４に重つても
、膨張率の違いによる割れやハガレが起こらないので、
光導電膜１６のリーク電流が生じない。
を開ける工程は、前記絶縁膜１６の形成工程前に行つて
おいてもよい。以上の様に、本発明は金属線部１４を光
導電膜１９と同程度の膨張係数を持つ絶縁膜１６で被つ
ているので１光導電膜１６が金属配線部１４に重つても
、膨張率の違いによる割れやハガレが起こらないので、
光導電膜１６のリーク電流が生じない。
２金属配線１４が絶縁膜１６で被れているので透明電極
２０の合せズレが生じて、透明電極２０が金属配線１４
上に及んでも、配線１４間の短絡が起こらない。
２０の合せズレが生じて、透明電極２０が金属配線１４
上に及んでも、配線１４間の短絡が起こらない。
３金属マスクの合せズレが多少生じたとしても、光導電
膜１６の・・ガレや配線１４間シヨートの問題が生じな
いので、第５図に示す合せズレ許容範囲Ｂを広く取る必
要が無く素子面積を狭くでき、高集積化に適している。
膜１６の・・ガレや配線１４間シヨートの問題が生じな
いので、第５図に示す合せズレ許容範囲Ｂを広く取る必
要が無く素子面積を狭くでき、高集積化に適している。
４絵素部１２以外も光導電膜１９で被うことが出来るの
で、光導電膜１９をシフトレジスターやその他能動素子
を有する駆動部１３の光遮蔽膜としても利用できる。
で、光導電膜１９をシフトレジスターやその他能動素子
を有する駆動部１３の光遮蔽膜としても利用できる。
５絶縁膜１６形成工程であらかじめ絵素部１２およびパ
ツド部１５をエツチング防止膜１７で被つておくことに
より、絵素部がエツチング液で侵されることがないので
、歩留良く、固体撮像素子を形成出来る。
ツド部１５をエツチング防止膜１７で被つておくことに
より、絵素部がエツチング液で侵されることがないので
、歩留良く、固体撮像素子を形成出来る。
等の効果を奏する。
ここで、第５図の断面図における絵素部１２の一部Ｃの
拡大断面図を第６図ａに示し、第６図ｂに示す同平面図
及び第７図Ａ，ｂに示す動作図を用いて、絵素部の構造
及び動作について説明する。
拡大断面図を第６図ａに示し、第６図ｂに示す同平面図
及び第７図Ａ，ｂに示す動作図を用いて、絵素部の構造
及び動作について説明する。
まず、第６図Ａ，ｂにおいて、ｎ＋型拡散領域２１はＰ
型基板１１とホトダイオードを形成する。ｎ＋領域２２
はＢＢＤを構成する拡散領域であり、また第１ゲート電
極２３に電圧を加えることによりｎ＋領域２１からチヤ
ージ電荷を移送する領域である。２４，２５はそれぞれ
絶縁物である。
型基板１１とホトダイオードを形成する。ｎ＋領域２２
はＢＢＤを構成する拡散領域であり、また第１ゲート電
極２３に電圧を加えることによりｎ＋領域２１からチヤ
ージ電荷を移送する領域である。２４，２５はそれぞれ
絶縁物である。
電極２６はＭＯで形成されｎ＋領域２１と電気的に接続
され、正孔阻止層２７の電極ともなつている。第２ゲー
ト電極２８は、ＢＢＤのゲートを構成している。さて、
第６図Ａ，ｂに示した固体撮像素子の光情報読み込み動
作を第７図Ａ，ｂを用いて説明する。
され、正孔阻止層２７の電極ともなつている。第２ゲー
ト電極２８は、ＢＢＤのゲートを構成している。さて、
第６図Ａ，ｂに示した固体撮像素子の光情報読み込み動
作を第７図Ａ，ｂを用いて説明する。
第６図ａにこの素子を駆動するパルスパターンを同図ｂ
にはｎ＋領域２１における電位変化を示した。
にはｎ＋領域２１における電位変化を示した。
時間ｔにおいて第１ゲート電極２３にＶＣＨなる読み込
みパルスを印加すると領域２１における電位は第７図ｂ
に示した如く（ＶＣＨ−ＶＴ）にチヤージされる。ここ
でＶＴはｎ＋領域２１，２２および第１ゲート電極２３
より構成されるＦＥＴの閾値電圧である。今、入射光が
あると光導電体１９において電子正孔対が生成され、そ
れぞれ電極２６，２０に到達して電極２６、すなわち領
域２１の電位が低下する。この電位低下は入射光量に比
例し、１フイールド期間蓄積されるのでＶＳまで低下す
る。さらに時間Ｔ２において第１ゲート電極２３にＶＣ
Ｈを印加すると、その下の半導体基板１１の表面電位は
上昇し、その結果ｎ＋領域２１からｎ＋領域２２に電子
の移送が行なわれる。その結果、ｎ＋領域２１の電位は
再び上昇し、（ＣＨ−Ｔ）となる。従つて、ｎ＋領域２
２に移動した電荷の総量は入射光の照度に対応する。こ
の様にして、ｎ＋領域２２に読み込まれた光情報は第７
図ａに示す転送パルスを、第２ゲート電極２８に印加す
ることによつてＢＢＤ電荷転送の形で光情報は紙面の上
下方向に転送される。
みパルスを印加すると領域２１における電位は第７図ｂ
に示した如く（ＶＣＨ−ＶＴ）にチヤージされる。ここ
でＶＴはｎ＋領域２１，２２および第１ゲート電極２３
より構成されるＦＥＴの閾値電圧である。今、入射光が
あると光導電体１９において電子正孔対が生成され、そ
れぞれ電極２６，２０に到達して電極２６、すなわち領
域２１の電位が低下する。この電位低下は入射光量に比
例し、１フイールド期間蓄積されるのでＶＳまで低下す
る。さらに時間Ｔ２において第１ゲート電極２３にＶＣ
Ｈを印加すると、その下の半導体基板１１の表面電位は
上昇し、その結果ｎ＋領域２１からｎ＋領域２２に電子
の移送が行なわれる。その結果、ｎ＋領域２１の電位は
再び上昇し、（ＣＨ−Ｔ）となる。従つて、ｎ＋領域２
２に移動した電荷の総量は入射光の照度に対応する。こ
の様にして、ｎ＋領域２２に読み込まれた光情報は第７
図ａに示す転送パルスを、第２ゲート電極２８に印加す
ることによつてＢＢＤ電荷転送の形で光情報は紙面の上
下方向に転送される。
すなわち、ホトダイオードで光電変換された信号を２相
のクロツク信号で出力段に送り出すことが出来る。以上
、本発明は駆動部上の金属配線を絶縁膜で被つているの
で、透明電極の合わせずれ等による金属配線間短絡を防
止出米るのみならず、−絵素部と金属配線を狭く形成出
来、固体撮像素子の高集積化構成を容易にする等の効果
を有する。
のクロツク信号で出力段に送り出すことが出来る。以上
、本発明は駆動部上の金属配線を絶縁膜で被つているの
で、透明電極の合わせずれ等による金属配線間短絡を防
止出米るのみならず、−絵素部と金属配線を狭く形成出
来、固体撮像素子の高集積化構成を容易にする等の効果
を有する。
第１図Ａ，ｂは光導電膜を有する固体撮像素子の平面図
及び断面図、第２図は従来の同素子の不良発生説明図、
第３図，第５図は本発明の固体撮像素子の一実施例を示
す断面図、第４図Ａ，ｂは同実施例の製造工程図、第６
図Ａ，ｂは同実施例の要部拡大断面図及び平面図、第７
図Ａ，ｂは同実施例の動作説明図である。 １１・・・・・・半導体基板、１２・・・・・・絵素部
、１３・・・・・・駆動部、１４・・・・・・金属配線
、１５・・・・・・電極パツド部、１６・・・・・・光
導電膜と類似の張張係数を有する絶縁膜、１７・・・・
・・エツチング防止膜、１８・・・・・・ホトレジスト
パターン、１９・・・・・・光導電膜、２０・・・・・
・透明電極、２１，２２・・・・・・ｎ＋拡散層、２３
，２８・・・・・・ゲート電極、２４，２５・・・・・
・絶縁膜、２６・・・・・・電極、２７・・・・・・正
孔阻止層。
及び断面図、第２図は従来の同素子の不良発生説明図、
第３図，第５図は本発明の固体撮像素子の一実施例を示
す断面図、第４図Ａ，ｂは同実施例の製造工程図、第６
図Ａ，ｂは同実施例の要部拡大断面図及び平面図、第７
図Ａ，ｂは同実施例の動作説明図である。 １１・・・・・・半導体基板、１２・・・・・・絵素部
、１３・・・・・・駆動部、１４・・・・・・金属配線
、１５・・・・・・電極パツド部、１６・・・・・・光
導電膜と類似の張張係数を有する絶縁膜、１７・・・・
・・エツチング防止膜、１８・・・・・・ホトレジスト
パターン、１９・・・・・・光導電膜、２０・・・・・
・透明電極、２１，２２・・・・・・ｎ＋拡散層、２３
，２８・・・・・・ゲート電極、２４，２５・・・・・
・絶縁膜、２６・・・・・・電極、２７・・・・・・正
孔阻止層。
Claims (1)
- 【特許請求の範囲】 １ 光学像を感知し転送する絵素部と、前記絵素部の前
記感知部分上に接続形成された光導電膜と、前記絵素部
を駆動する駆動回路部と、前記駆動回路部と外部接続用
パッド電極とを接続する導体配線とを有し、前記導体配
線上には前記光導電膜とほぼ同じ膨張係数を有する絶縁
物が形成されてなることを特徴とする固体撮像素子。 ２ 駆動回路部上に絶縁物を介して光導電膜が形成され
てなることを特徴とする特許請求の範囲第１項記載の固
体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53112589A JPS593068B2 (ja) | 1978-09-12 | 1978-09-12 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53112589A JPS593068B2 (ja) | 1978-09-12 | 1978-09-12 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5538782A JPS5538782A (en) | 1980-03-18 |
| JPS593068B2 true JPS593068B2 (ja) | 1984-01-21 |
Family
ID=14590514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53112589A Expired JPS593068B2 (ja) | 1978-09-12 | 1978-09-12 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593068B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60171A (ja) * | 1984-05-30 | 1985-01-05 | Hitachi Ltd | 固体撮像素子 |
| JPS60210869A (ja) * | 1984-06-29 | 1985-10-23 | Hitachi Ltd | 固体撮像素子 |
-
1978
- 1978-09-12 JP JP53112589A patent/JPS593068B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5538782A (en) | 1980-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199777A (en) | Semiconductor device and a method of manufacturing the same | |
| US5306648A (en) | Method of making photoelectric conversion device | |
| EP0139366B1 (en) | Method of manufacturing a soldi-state image pickup device | |
| US4997773A (en) | Method of fabricating an image sensor | |
| JPS6115626B2 (ja) | ||
| EP0496443B1 (en) | Semiconductor device and method of manufacturing such a semiconductor device | |
| JPS5980966A (ja) | ゲ−ト−絶縁体−半導体形素子を含む集積回路のゲ−ト構造及び該構造を用いる集積回路製造法 | |
| US4345021A (en) | Solid-state image pickup element and process for fabricating the same | |
| US5416344A (en) | Solid state imaging device and method for producing the same | |
| US5621461A (en) | Solid state image device with gate electrodes having low resistance and a method of producing the same | |
| JP3189550B2 (ja) | 固体撮像装置およびその製造方法 | |
| JPS593068B2 (ja) | 固体撮像素子 | |
| US4447720A (en) | Solid-state image pickup element and process for fabricating the same | |
| JPS5928065B2 (ja) | 固体撮像素子の製造方法 | |
| JP3018669B2 (ja) | 半導体センサ | |
| JPS6286854A (ja) | 固体撮像素子およびその製造方法 | |
| JPS6145862B2 (ja) | ||
| JPH0158711B2 (ja) | ||
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| JPS5928063B2 (ja) | 固体撮像素子の製造方法 | |
| JP3394878B2 (ja) | 固体撮像装置の製造方法 | |
| KR20010087036A (ko) | 엑스레이 디텍터 | |
| JPS59202777A (ja) | 固体撮像装置とその製造方法 | |
| JP3291761B2 (ja) | 固体撮像装置の製造方法 | |
| JPH0237746B2 (ja) |