JPS593289A - 計時法及びその為の装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、特許請求の範囲第１項のプレアンブルに記載
の計時法および該法実施のための装置に関する。

例えば、西独公開第３，０１２，１８６号から公知のこ
の種の開時法では、反復可能な双方の単一信号は、相互
間の時間間隔をできる限り正確に求めなければならない
２つの時間表示信号である。当該の測定値は、直接に得
られるのではなく、３つの各測定値、即ち、１つの、い
わゆる、粗測定値および２つの、いわゆる、精密測定値
から計算することによって求める。この場合、粗測定値
は、双方の時間表示信号と関連せず或いは同期せず自由
に命←番作動する水晶発振器から供給される時間基準信
号の周期、即ち、双方の時間表示信号の間に現れる周期
を割算することによって得られる。

双方の精密測定値は、それぞれ、先の時間表示信号また
は後の時間表示信号と時間基準信号の後続のフランク（
例えば、次のフランク）との間の時間間隔を表わし、唯
一つの時間／振幅変換回路によってアナログ法で測定し
、次のＡ／Ｄ　変換器において、符号を考慮して粗測定
値と組合せて、所望の総括測定値の割算に使用する。即
ち、通常の場合は、１つの精密測定値を粗測定値に加算
し、別の精密測定値を粗測定値から減算し、かくし７て
、双方の精密測定値の差、即ち、反復可能な第１゜第２
信号と周期的時間基準信号の所定フランク♂の間の時間
間隔を本来所望の測定結果に組入れる。

この場合、矩形波時間基準信号の立上りフランク−！た
け下降フランク、あるいは、正弦波時間基準信号の対応
するゼロ通過点を基準点として利用できる。

この公知の計時法の典型的使用例は、光・ぐルスの走行
時間測定方式に依拠する距離測定法である。

この場合、光源から放射された光ノｅルスを、測定装置
において、測定光パルスと基準光パルスとに分割し、測
定光パルスを送信光学系によって目標に放射し、目標か
ら測定装置に反射された測定光パルスを、測定装置にお
いて、装置内部の長さの既知の短い基準光路を介して基
準光・ぐルスの供給をすてに受けている受光器に導く。

これら双方の光パルスは、受光器に続く評価回路におい
て、上述の計時法における時間基準信号に相当する２つ
の信号を発生する。この場合、これら２つの信号の時間
間隔が、目標壕での距離の尺度となる。基準光路の長さ
と測定光の光路の長さは、通常、異なるので、はじめに
同時に形成されたこれら双方の単一信号は、それぞれ、
相互に異なる固有の遅延を受ける。（、かじながら、目
標と距離測定装置との間の距離が変化しない限りは、光
・ぐルスを反復発生しｆこ場合、上記双方の信号の遅延
は不変である。

特許請求の範囲第１項のプレアンブルに記載の計時法の
別の用例は、周波数同一の２つの周期的信号の間の位相
差（ずれ）の測定である。例えば、上記信号が、周期的
矩形波信号であると仮定すれば、双方の周期的信号の１
周期内に順次に現れる２つの立上り７ランクは、反復可
能な単一信号であり、双方の周期的信号の間の位相差は
、上記単一信号と周波数同一の時間基準信号の後続の所
定のフランク（例えば、次の立」−りフランク）との間
の時間間隔を測定することによって、求めることができ
る。この場合も、上記双方の時間間隔の差が所望の測定
結果に組込浄れる。西独公開筒３．０　］、　２，１８
６号に記載の計時法に対する差異は、この用例では、双
方の精密測定値のみを求め、相開定値は求めないと云う
点にある。時間測定前に双方の反復可能な単一信号が受
ける異った遅延の和が、目的の位相差を与える。この場
合、上記双方の遅延は、単一信号の周期的反復によって
発生する２つの信号が、同時に、即ち、位相差（移相）
を伴うことなく形成これ、次いて、長さの異なる電路を
通過し、たことに帰因し、て与えられるものであっては
ならない。そうではなく、双方の周期的信号には、始め
から、即ち、上記信号の形成時にすでに、異なる遅延を
付与されたものとすることができる。

更に、特許請求の範囲第１項のプレアンブルに記載の計
時法の別の用例では、一般的に、反復可能な第１．第２
単一信号と矩形波時間基準信号の所定の後続の寸たは先
行の立上りフランク（または下降フランク）あるいは正
弦波時間基準信号の所定のゼロ通過点との間の２つの、
一般的に異なる、時間間隔を測定し、その差を処理して
、別の測定値を得る。この場合、第１．第２単一信号と
時間基準信号の対応点との間の時間間隔の差は、上記単
一信号の反復時において不変であることが前提とされる
。上記時間間隔は、唯一っの時間／振幅変換回路で測定
する。この場合、相互に減算すべき測定値が順次に十分
に迅速に得られれば、差を形成することによって、長期
および中期のドリフト現象の影響のみならず、短時間の
変動の影響も消去される。この場合、もちろん、時間／
振幅変換回路を較正標準によって常に補足較正して、」
二記回路の特性曲線の変動現象およびドリフト現象を排
除する必要がｐ）る。この場合、例えば、水晶発振器に
よって時間基準信号を形成する場合は、時間基準信号の
周期長さが上記較正標準おし７て好適である。この場合
、もちろん、検知できるのは、時間基準信号の周期長さ
だけ相互に離隔した、時間／振幅変換回路の特性曲線の
各点のみである。

これらの点の間にある特性曲線部分は、測定すべき時間
間隔が、一般に、時間基準信号の周期長さの整数倍とは
ならないが故、特に重要であるので、較正測定点の間で
線形内挿によりカバーして表わす。

この場合、時間／振幅変換回路の特性曲線は、較正測定
点の間において、２つの単一信号の時間間隔を測定し、
次いで、差を形成する場合、許容できないような大きな
誤差が生じ、従って少くとも極めて高い精度が必要であ
る場合には問題を生ずるような極めて大きな非線形性を
示す場合がありうる。即ち、双方の測定値は、一般に、
時間／振幅変換回路の特性曲線の異なる個所にあるので
、特性曲線の非線形性に起因し、異なっており、従って
、両者間の減算時に相殺されない誤差成分が、上記測定
（ｔｆＬに含まれ、その結果、上記の誤差が生ずる。

上記誤差を減少する公知の方法では、双方の単一信号を
時間基準信号とは完全に無関係に反復させ、次の平均値
形成時に生ずる平均値の誤差を、誤差論の根法則（ｗｕ
ｒｚｅｌｇｅｓｅｔｚ）にもとうき、所要の精度限界以
下に減少させる。時間／振幅変換回路の特性曲線の非線
形性が極めて強い場合、または、極めて冒い測定精度が
要求される場合、誤差減少のため、単一信号の反復回数
を極めて多くする必要があり、従って、対応し７て正確
な最終測定結果を得るのに要する時間が、極めて長くな
る。

高速で運動する対象の距離を測定する場合には特に、こ
のような長い時間は利用できない。何故ならば、この時
間内に、単一信号と時間基準信号の所定点々の間の時間
間隔の差が、変化するが、これは変化してはならないか
らである。

従って、本発明の目的は、時間／振幅変換回路の特性曲
線の非線形性が未知であっても、極めて短い時間内に極
めて高い精度で測定結果を得ることができるよう、冒頭
に述べた種類の方法を構成することにあり、またその実
施のための装置を提供Ｔるこ（！：にある。

この目的は、本発明にもとづき、特許請求の範囲第１項
に開示の特徴（方法）によって達成され、−１：た同第
１４項に記載の特ｇ、（装置）により達成される。

本発明に係る方策では、既述の統計的方策の場合と同様
、双方の単一信号の各々について、複数の、即ち、ｎヶ
の測定を行い、測定結果から平均値を形成することによ
り、時間／振幅変換回路の特性曲線の非線形性に起因し
、て各測定値に現れる許容できない大きな誤差を所望の
如く減少する。

時間基準信号が単一信号と無関係であり、従って、各測
定において、大きさの異なる誤差を含み、統計的に分布
した異なる測定法が得られるような場合に限り有効な上
述の統計的誤差減少法の場合とは異なり、本発明に係る
方法では、単一信号の形成を時間基準信号と関連させる
。従って、この場合、別の方策を講じないとすれば、単
一信号の反復毎に、常に同一の非線形性起因誤差を含む
時間間隔値が測定はれ、従って、測定精度は向上されな
いであろう。しかしながら、本発明にもとづき、時間／
振幅変換回路の各単一信号を、一方において最初だけは
一＼遅延させす〃、即ち、例えば、信号の走行時間にも
とづきＮ当然に生ずる〃遅延は除き、別の旬月的な本質
的遅延を行わず、他方において、別のｎ−１回の反復の
各々については、反復毎に異なる適切な遅延を付加する
ことによって、１つの同一の単一信号の測定毎に、異な
る非線形性起因誤差を含む異った測定値が得られる。

本発明にもとづき、ｎ−１ケの各遅延値を適切に選択す
れば、１つの即−信号について、時間／振幅変換回路の
較正ずみの特性曲線部分全体にわたって均一に、即ち、
はぼ等間隔に分布し７たｎケの測定値が得られ、従って
、時間／振幅変換回路の特性曲線の非線形性に起因する
誤差成分をほぼ均一に処理できる。別の信号グループの
ｎヶの単一信号についても、第１信号グループに使用し
たｎ−１ケの異なる遅延値を使用して、同様に処理する
ので、相互に減算処理される双方の測定値グループに含
寸れる非線形性起因誤差は、極めて近似しており、従っ
て、次の減算および平均値形成に際して、消去される。

この場合、関連する、即ち、同一の遅延値を使用し２て
得た２つの測定値、即ち、１つの信号グループの測定値
と別の信号グループの測定価との差を形成し、次いで、
上記差の平均値を形成してもよく、或いは、各信号グル
ープの測定値の平均値を形成し、次いで、上記平均値を
相互に減算し７てもよい。

既述の統計的誤差減少法に対する本発明に係る方法の本
質的利点は、本発明に係る方法では、単一信号の反復回
数が遥かに少数であり、従って、極めて正確な測定結果
が、本質的により迅速に得られるＬ云う点にある。例え
ば、ｎ−８として、較正せる特性曲線部分の長さが６６
．７ｎｓ（１５Ｍ　Ｈｚ　　の時間基準信号の周期長さ
に対応）の場合、特性曲線の線形化のために特殊な回路
技術的方策を講じてない比較的簡単な時間／振幅（Ｔ／
Ａ　）変換回路によって、較正せる特性曲線部分の非線
形性に起因する誤差を１０−４以下に抑えることができ
る。水晶発振器から供給された周期的信号（例えば、上
述の周波数の信号）によって時間／振幅変換回路の特性
曲線を較正すれば　１０−１１以上の総合精度を得るこ
♂ができる。この場合、測定誤差は、１０ｐｓ　よりも
小さい。

本発明に係る方法の特別な利点は、時間／振幅変換回路
の較正せる特性曲線部分が、片側の向きにのみ、理想的
線形曲線から偏れを示す場合、即ち、系統的に、過度に
大きい数値または過度に小さい数値のみを与える場合も
、上述の精度が得られると云う点にある。

極度に高頻度の切換操作を避けるため、丑ず、第１信号
グループの単一信号を形成し、次いで、第２信号グルー
プの単一信号を形成し、それぞれに異なる遅延を与える
ことができる。このために満足すべき前提条件は、本発
明に係る方法にもとづき単一信号に与える遅延値に、精
度に影響を与えるような変化が現れることのないような
短い時間内に、双方の信号グループを形成することがで
きると太うことである。

２つの完全な信号グループの形成および測定に要する時
間にわ１こって遅延値を一定に保持できない場合は、本
発明にもとうき、１つの信号グループの信号および別の
信号グループの信号を交互に形成し、隣接するこれら２
つの信号に同一の遅延を力えればよい。

本発明にもとづき、時間／振幅変換回路ができる限り正
確に周期的に作動されるよう、双方の信号グループの単
一信号を形成することによって、精度を更に向上できる
。この場合、時間／振幅変換回路の特性曲線は、特に良
好に再現できるので、各測定値に含１れる誤差は、平均
値形成および差の形成の際において、時間／振幅変換回
路を非周期的に作動する場合よりも遥かに良好に消去さ
れる。単一信号の測定と同測定との間に、較正測定を行
う場合には、上記の較正測定も、時間／振幅変換回路を
少くとも１つの信号グループに亘って周期的に作動され
、次いで、別の信号グループについても同一周波数で作
動されるよう、有利に制御されると云う利点が得られる
。

選択せるｎ　−１ケの遅延値を単位遅延値τ０の例えば
整数倍に形成シフ、１つの信号グループのｎ−１ケの信
号に与える遅延値を漸増または漸減すれば、即ち、例え
ば、ｎヶの信号の最初の信号は遅延せずに、以下、１番
目の信号は遅延値（ｉ−１）×τ０（ここで、ｉ＝２．
３・・・ｎ）で遅延して、あるいは、上記とは逆の順序
で遅延して、時間／振幅変換回路に供給すれば、単一信
号について異なる遅延値を形成する遅延装置の構造およ
び制御が特に簡単となる。制御可能な遅延装置の各遅延
段において同一の遅延値τ０を形成すれば、有利ではあ
るが、この同一遅延値τ０の形成は、クリティカルでは
ない。即ち、上述の精度を得るために、±３０％の偏差
が許容できる。

すでに述べた如く、有利には水晶発振器から供給する時
間基準信号の周期長さをもって時間／振幅変換回路の特
性曲線を較正すれば合目的的である。このために、本発
明にもとづき、２種の較正測定を行う。この際、較正測
定毎に、時間／振幅変換回路を、時間基準信号のスター
ト信号と［７て役立つフランク（または正弦波時間基準
信号のゼロ通過点）によってスタートし、時間基準信号
のストップ信号とし７て役立つフランク（または正弦波
時間基準信号のゼロ通過点）によってストップする。こ
の場合における双方の較正測定法の差異は、時間／振幅
変換回路に供給するスタート信号とストップ信号との間
の時間間隔が互いに異なる点にある。例えば、１つの（
第１の）方法では、上記時間間隔は、時間基準信号の周
期長さの３倍であり、別の（第２の）方法では、４倍で
ある。

かくし７て得られた双方のＮ終点〃は、時間／振幅変換
回路の特性曲線の較正部分を定める。第１の較正法並び
に上述の如く第２の方法において時間／振幅変換回路の
スタート信号とストップ信号との間にゼロではない時間
間隔を選択し、そして、単一信号によって時間／振幅変
換回路がスタートされる本来の時間間隔測定の場合にお
いても、時間基準信号はすぐ次の立上りフランク（捷た
は下降フランク）ではなく、対応して遅れたフランクを
ストップ信号として使用するのが有利である。

何故ならば、かくして、時間／振幅変換回路の閉路時に
必然的に現れる妨害が、すべての測定結果、特に、時間
基準信号の次の立上りフランク（または下降フランク）
の直前に現れる単一信号に関する測定結果に組込丑れ、
従って、以降の測定値減算処理に際し、て完全に除去さ
れるからである。

第１に、時間／振幅変換回路をスタートする単一信号に
続く、時間基準信号の４番目の立上りフランク（または
下降フランク）を時間／振幅変換回路のストップ信号と
して使用するのが好脣しい。

本発明にもとづき、各単一信号は、制御可能な遅延装置
によって遅延されてから、時間／振幅変換回路に供給さ
れる古ともに、時間基準信号の対応するフランクの１１
泪数〃を行なって４番目のフランクを時間／振幅変換回
路に供給するフランク釈放回路にも供給されるので、上
記の関係は常に保持され、時間／振幅変換回路は、すべ
ての時間間隔測定に際して、時間基準信号の周期長さの
３ないし７約４倍強の時間にわたって作動する。従って
、時間／振幅変換回路の特性曲線の較正部分も、その時
間的長さが時間基準信号の周期長さに等し７くなるよう
選択され、３つの周期長さと４つの周期長さとの間の時
間／振幅変換回路の作動時間に対応する特性曲線の点の
間にほぼ位置することになる。

しかしながら、特性曲線の較正部分は、」二記双方の点
に対して、作業時間が長くなる方向へ僅かにシフトさせ
るのが好ましい。このシフトは、双方の較正測定を制御
するスタート・ストップ制御回路に後置した第２フラン
ク釈放回路のストップ信号出力と、時間／振幅変換回路
のストップ入力との間に接続し７た遅延素子によって行
う。上記遅延素子が力える遅延値は、第１フランク釈放
回路の入力段の応答遅延値に等しくなるよう設計する。

この目的は、時間／振幅変換回路および第１フランク釈
放回路に同時に各単一信号を印加することにある。かぐ
して、すべての場合、時間／振幅変換回路は、直ちに、
測定操作を開始するが、単一信号が時間基準信号の次の
立上りフランク（４１こは下降フランク）に極めて密接
している場合には、第１フランク釈放回路は、その入力
段の応答遅延にも々づき、上記フランクを検知できず、
従って、時間基準信号の５番目の立上りフランク（！、
たけ下降フランク）を時間／振幅変換回路のストツノ信
号りして釈放することもありうる。このような場合にお
いて、時間／振幅変換回路は、時間基準信号の同ル］長
ざの４倍よりも幾分長く作動するので、特性曲線の較正
部分を上述の如く１＼後方へ〃、即ち、時間が長くなる
方向へシフトしなければ、測定値が、較正部分から後方
へ脱落シフ、従って、最終測定結果の精度が劣化するこ
とになろう。

極めて有利なことには、本発明に係る方法は、反復可能
な第１．第２単一信号を形成して計時回路に入力する丑
でにそれぞれ要する走行時間の差が、目的の測定値に組
入れられるようなすべての場合に適用できる。

このような場合、時間基準信号が完全に自由である先行
技術では、各単一信号について、完全に区分された、３
ａ類の時間測定を行う必要がある。

即ち、時間／振幅変換回路によって、当該の単一信号の
形成時点について有意な釈放信号と時間基準信号の所定
フランクとの間の時間間隔を第１精密測定値として測定
し、同じく、上記時間／振幅変換回路によって、走行時
間の経過後に計時回路に供給された当該の単一信号と時
間基準信号の所定フランクとの間の時間間隔を第２精密
測定値として測定シフ、ざらに時間基準信号の上記双方
のフランクの間の周期を粗測定値として測定する必要が
ある。次いで、これら３つの測定値から単一信号の走行
時間を計算できる。即ち、先行技術では、２つの単一信
号の走行時間の差を求めるには、合せて４つの精密測定
値および２つの粗測定値が必要である。

この場合、装置経費が高額であること以外に、時間／振
幅変換回路および測定チャンネルを一定周波数で作動で
きないと云う重大な欠点がある。

何故ならば、測定すべき走行時間が、所望の測定結果を
含み、従って、可変であり、３区分された時間測定の場
合には一般に、時間／振幅変換回路が一つの３区分時間
測定と次の３区分時間測定の間の時間間隔よりも短い時
間間隔で作動されるからである。上記の如く測定チャン
ネルを非周期的に作動１−れば、即述の如く、得られた
測定結果の精度が劣化する。

これに反して、本発明に係る方法によればこの種の走行
時間の差を特許請求の範囲第１３項に開示の如く求める
ことができる。

特許請求の範囲第１項にもとづき、各単一信号の釈放信
号を時間基準信号に対して位相一定に関連させたことに
よって、上述の第１精密測定値の形成は行わず、１つの
信号グループの少くとも１つの単一信号および別の信号
グループの１つの単一信号について粗測定値を求め、特
許請求の範囲第１項にもとづき、双方の信号グループの
すべての単一信号の精密測定値を求め、これらから、時
間基準信号の周期に関して一定かつ既知の精度で所望の
走行時間の差を得ることができる。Ｎ先行の〃精密測定
値形成操作を省いたことによって、釈放信号の発生時点
を対応して選択すれば、各信号グループの単一信号が、
著しく異なる走行時間を有し、交互に発生される場合に
も、計時回路の入力に厳密な周期性をもって単一信号を
得ることが可能である。

粗ｄ１１１定値を求めるための少くとも２つの単一信号
の当該の発生時点と時間基準信号の周期計数を開始せし
める後続の（まＰは先行の）フランクとの間の遅延は、
測定結果に対して全く影響を与えない。何故ならば、上
記遅延は、上記単一信号が発生される短い時間間隔にお
いては確実に一定とみなすことができ、従って、次の差
形成操作時に消去されるからである。

１つの信号グループの各単一信号について粗測定使分別
個に求めれば、１つの信号グループに属する即−信号の
遅延の系統的な進行に基づき、上記信号の１つまたは複
数によって、遅延がなけれは当該の単一信号に続くこと
になるであろう時間基準信号のフランクの出現後の時点
に、時間／振幅変換回路をスタートせしめることができ
る。この場合、粗測定値は、］だけ大きい計数値を有す
るが、時間／振幅変換回路の対応して大きい対応精密測
定値との差を形成することによって修正される。

本発明に係る方法の枠内において得られ、各測定値を表
わす時間／振幅変換回路の出力電圧が、後段の回路ユニ
ット（例えは、アナログバッファメモリーおして役立つ
サンプル・ホールド回路）に伝送される際、以降で修正
不能な誤差を被むることがないよう、この伝送は、この
伝送丑１こは時間／］辰輻幅変換回路瞬間出力電圧をサ
ンプル・ホールト回路において保時する最終信号が時間
基準信号と厳密に同期するＪ：う、制御するのが好まし
い。即ち、上述の種類の謂時回路では、時間基準信号は
、すべての個所ておいて、従って、時間／振幅変換回路
の出力をサンプル・ホールド回路の入力に接続する線路
においても、／トさいが、時間／振幅変換回路の出力電
圧に顕著な誤差を与える妨害信号として存在すると云う
ことが判明した。

しかしながら、この妨害信号の振幅変化は、時間基準信
号と正確に同期し７ているので、時間／振幅変換回路か
らサンプル・ホールド回路へのアナログ測定電圧の伝送
を同期制御すれば、誤差成分は、常に、大きさ同一とな
り、従って、以降の測定値減算操作に際して消去される
。

実施例を示す添付の図面を参照して以下に（ｙ−又１奮
ｂ） 本発明を説明する。

第１図から明らか々如く、本発明に係る計時装置は５周
波数が例えば１５ＭＨｚの時間基準信号を供給する水晶
発振器１を有する。この時間基準信号は、線路２を介し
て、時間基準信号と同期した信号を任意の方法で発生ま
たは再生するすべての回路部分に供給される。すべての
回路部分は、計時装置を使用する当該の測定目的の要件
にもとづき、中央演算・プロセス制御ユニットによって
制御される。

時間基準信号の後続の所定の立上りフランクに対するそ
の時間間隔を測定するための単一信号（ないし個別信号
Ｅｉｎｚｅｌｓｉｇｎａｌｅ　）は、入力Ｅを介して、
第１図の計時装置に供給される。個別信号は、入力Ｅか
ら直ちに、制御可能及遅延装置５に達し、次いで、演算
・プロセス制御ユニット３から線路７を介して遅延装置
５に供給される信号に依存して遅延値Ｏ×τ。で、即ち
、遅延されずに、あるいは、単位遅延値τ。の整数倍の
遅延値で遅延されて、上記遅延回路の出力線路６に現れ
る。

かく遅延された単一信号は、線路６を経て、演算・プロ
セス制御ユニット３から供給されるマスクリセット・ぐ
ルスによって、捷たけバッファメモリー制御回路（Ｚｗ
ｉｓｃｈｅｎｓｐｅｉｃｈｅｒ−ｓｔｅｕｅｒｕｎｇ　
）　ｉＱから供給されるリセツトノヤルスによって、Ｏ
Ｒケ゛−１・９を介して予めリセット状態とされたフリ
ップ・フロップ８のクロック入力に達する。

Ｄフリップ・フロップ８のデータ入力は、常に、正の電
圧を受け、論理１にあるので、フリップ・フロップ８の
論理ＯにあるＱ出力は、線路６を介して供給される単一
信号の立上りフランクによって論理１にセットされる。

この際に生ずる立上りフランクは、一方では、ＯＲケ゛
−ト１２を介して時間／振幅変換回路１４のスタート入
力及びバッファメモリー制御回路１０のトリが入力に達
し、他方では、線路２を介して時間基準信号の供給を受
ける第２人力を有する第１フランク釈放回路１５のトリ
ガ入力に達する。かくして、測定操作が開始され、第１
フランク釈放回路は、フリップ・フロップ８のＱ出力信
号によってトリガされて、時間基準信号の立上りフラン
クを計数し、常に、４番目のフランクを、ＯＲケ゛−ト
１６を介して、時間／振幅変換回路１４のストップ入力
に供給する。

時間／振幅変換回路１４は、かくして、測定操作を開始
し、得られた出力電圧が、バッファメモリー制御回路１
０の制御のもとにサンプル・ホールド回路１７に移行さ
れるまで、上記出力電圧を保持する。このだめにサンプ
ル・ホールド回路１７には、制御回路１０から線路１８
を介して対応する制御信号が供給される。

上記の信号伝送が終わると、バッファメモリー制御回路
１０は、線路１９を介して、リセット信号を送り出す。

時間／振幅変換回路１４およびＤフリッチ・フロップ８
は、既述の如く、このリセット信号によって、入力Ｅを
介して入って来る次の単一信号を処理できる出発状態に
リセットされる。

サンプル・ホールド回路１７の出力に待機するアナログ
測定結果は、線路２ｏを介してＡ／Ｉ）変換器２２に達
する。Ａ／Ｄ変換器は、演算・プロセス制御ユニット３
の制御のもとに、上記アナログ測定結果をディジタル値
に変換し、上記変換器に制御命令を送る双方向線路を介
して、以降の処理のだめ上記ディジタル値を演算・プロ
セス制御ユニット３に送る。演算・プロセス制御ユニッ
ト３は、かくして得られた測定結果および同様に作成し
た較正測定値を所要の態様で処理し、表示ユニット２５
によって表示できる所望の測定結果を計算する。

第１図の右半部に、所与の時点に線路２７を介して中央
演算・プロセス制御ユニット３から論理１の供給を受け
るＤ入力を有するＤフリップ・フロップ２６を示した。

このＤフリップ・フロップ２６は、対応するスタンバイ
信号が線路２７を介して演算・プロセス制御ユニツｌ−
３から供給された際に、時間基準信号に対して正確に所
定の位相を有する、発生器（図示し２てカい）のだめの
トリガ信号を発生するために本ざｔ１明にもとづき設け
る同期回路のうち最も簡単な回路である。この場合、上
記発生器は、上記トリガ信号によってトリガされて、時
間基準信号に対して厳密に位相一定の関係にある単一信
号を発生し、この即−信号は、後で、入力Ｅに現われる
。従って、Ｄフリップ・フロップ２６のクロック入力に
は、線路２を介して、発振器１０時間基基準器を供給す
る。かくして、ＯＲケ゛−ト２８を介してまたは演算・
プロセス制御ユニット３がら供給されるマスクリセット
信号によってまだはＱ出力に現れ最小・やルス巾達成の
ために遅延素子２９を介して遅延されたトリガ信号によ
ってあらかじめリセットされているＤフリップ・フロッ
プ２６は、線路２７を介して供給されノζスタンバイ信
号に続く、時間基準信号の最初の立上りフランクによっ
てセットされ、従って、Ｑ出力には、単一信号発生器の
だめの、時間基準信号に対して時間的に厳密に関連させ
た所望のトリが信号が現れる。

同期されたトリが信号の発生のために演算・プロセス制
御ユニット３から供給されるスタンバイ信号は、所要の
時間間隔で発生されるので、単一信号発生器け　捷ず、
第１の種類のｎヶ（例えば、８ケ）の単一信号を発生し
、次いで、紀２の種類のｎヶ（同じく、８ケ）の単一信
号を発生する。

このために必要な情報は、ユニット３から線路３０を介
して上記発生器に供給できる。

上記単一信号の各々は、信号発生器から計時装ｊＦ（の
入力Ｅｔで伝送される間に、所定の遅延を受ける。この
場合、遅延量は、未知であり、１つの信号グループのｊ
ヤー信号については同一であり、一般に、信号グループ
毎に異なる。

遅延された単一信号と時間基準信号の後続の所定のフラ
ンクとの間の時間間隔のみならず、単一信号と別の任意
の所定の事象との間の本質的により大きい時間間隔も測
定したい場合は、線路２を介して発振器１の時間基準信
号の供給を受けてその関連するフランク（即ち、立上り
フランクまたは下降フランク）を計数するカウンタ３２
によって、対応する測定値を得ることができる。３カウ
ンタ３２の計数開始は、線路３４を介して同期フリップ
・フロップ２６によって誘起される。計数結果ｉｊ：　
、　　カウンタ３２から双方向線路３３を介して演算・
プロセス制御ユニット３に伝送できる。各単一信号に関
するカウンタ３２の計数操作は、時間／振幅変換回路も
停止するＯＲケ゛−ト１６の出力信号によって停止され
る。ＯＲケ゛−ト１６の上記出力信号は、更に、演算・
プロセス制御ユニット３に供給されて、カウンタ３２の
計算結果を線路３３を介して伝送できる状態にあること
を上記ユニットに示す。

時間基準信号によって時間／振幅変換回路１４を何時で
も補足較正できるよう、演算・プロセス制御ユニツ１−
３からトリガ信号が入力Ｅ１に供給されるか、入力Ｅ２
に供給されるかに応じて、２種の較正測定を実施できる
スタート・ストップ制御回路３５が設けである。

スタート・ストップ制御回路３５は、入力Ｅ１にトリが
信号を受けると、スタート出力およびストップ出力に正
確に同時に、線路２を介してこの制御回路３５のクロッ
ク入力に供給された時間基準信号と同期された２つの信
号を発生する。上記信号のうち１つの信号は、ＯＲケ゛
−ト１２を介して、時間／振幅変換回路１４のスタート
入力に供給され、かくして、上記変換回路は作動を開始
し、一方、別の信号は、発振器１の時間基準信号の供給
をクロック入力に受ける第２フランク釈放回路３７のト
リが入力に印加される。この第２フランク釈放回路３７
は、時間基準信号の後続の関連するフランク（例えば、
立上りフランク）を計数し、３番目の」二記フランクを
、遅延素子３８を介して、ＯＲケ゛−ト１６に送る。上
記フランクは、次いで、ストップ信号として、時間／振
幅変換回路１４、カウンタ３２および演算・プロセス制
御ユニット３に達する。即ち、時間／振幅変換回路１４
は、スタート・ストップ制御回路３５の入力Ｅ１を介す
る上肖己トリガにもとづき、時間基準信号の周期の３倍
よりも幾分長い時間にわたって作動し、従って、較正直
線を定めるのに好適な第１測定値を供給する。何故なら
ば、水晶発振器１から供給される時間基準信号の周期長
さは、極めて正確に既知で一定であるからである。

演算・プロセス制御ユニット３が、スタート・ストップ
制御回路３５の入力Ｅ２にトリガ信号を印加すると、上
記制御回路は、双方の出力に、時間基準信号の１周期長
さだけ時間的に正確に相互にずれだスタート信号とスト
ップ信号とを発生する。これらの信号は、上述の場合と
同様、時間／振幅変換回路１４に供給される。時間／振
幅変換回路１４は、この第２の較正測定に除して、時間
基準信号の周期長さの４倍よりも幾分長い時間にわたっ
て作動する。かくして、上述の較正値とともに、時間／
振幅変換回路の実際の特性曲線に許似させ得る較正直線
を定めるのに好適な、極めて正確な第２較正値が得られ
る。この場合、実際の特性曲線と較正直線とは、特性曲
線の較正部分の両端の測定点において交差する。

時間／振幅変換回路１４の実際の特性曲線は非線形であ
るので、較正部分においても、較正直線と実際の特性曲
線との間にはかなりの差異が現れる。この差異に起因す
る誤差を除くため、本発明に係る方法では、制御可能な
遅延装置５を使用する。この装置の実施例を第２図に示
した。第２図から明らかな如く、入力Ｅに現れる単一信
号は、直列にＩ！ｌｉ−＋次に接続し双方の入力を相互
に接続した３つのＡＮＤ素子からそれぞれ構成し、直列
に順次に接続した７つの遅延素子４０〜４６に供給され
る。この場合、遅延素子４０〜４６を構成するのに使Ｊ
ｉｌする遅ＩＱｉＦコンポーネントの種石および数は、
重要ではない。各遅延素子４０〜４６が、はぼ同一の、
更に詳細に云えば、許容差が±３０％の遅延値τ。を力
え、」二記遅延値τ。の８倍が、時間／振幅変換回路１
４の特性曲線の較正部分の時間的長さに等しいことが、
従って、本事例では、時間基準信号の１周期長さにほぼ
等しいことが、肝要である。

制御可能々遅延装置５は、更に、８つのＡＮＤケ゛−ト
４７〜５４を含む。この場合、第１〜７番目のＡＮＤケ
゛−ト４７〜５３の第１人力は、それぞれ、棺１〜７番
目の遅延素子４０〜４６の入力に接続してあり、一方、
最後のＡＮＤケ゛−ト５４の１つの入力は、最後の遅延
素子４６の出力に接続しである。ＡＮＤケ゛−ト４７〜
５４の第２人力は、それぞれ、常に・１つのＱ出力にの
み論理１を与えると共に他のすべてのＱ出力には論理Ｏ
を与えるジョンソンカウンタ５６の出力Ｑ。−Ｑ７に接
続しである。

ジョンソンカウンタ５６のクロック入カバ、線路７を介
して演算・プロセス制御ユニット３に接続しであるので
、上記ユニット３は、対応する数のクロック信号を放出
することにより、ジョンソンカウンタ５６のどのＱ出力
が関連のＡＮＩＩ−”　−）　Ｋ論理１を印加するかを
決定できる。かくして、ＡＮＤケ゛−ト４７〜５４０１
つだけが常に開放され、一方、他のすべてのダートは阻
止される。

例エバ、ジョンソンカウンタ５６の出力Ｑ。からＡＮＤ
ケ゛−ト４７に論理１が印加されると、入力Ｅに現れる
１つの信号グループの単一信号は、実際上遅延されずに
、上記ＡＮＤケ゛−ト４７の出力を介して、遅延装置の
共通の出力素子を構成するＯＲケ゛−ト５７に達し、次
いで、Ｄフリップ・フロップ８に送られる。上記単一信
号は、もちろん、同時にすべての遅延素子４０〜４６も
通るが、上記素子の出力から後段に達することはできな
い。何故ならば、残余のＡＮＤケ゛−ト４８〜５４が、
このスイッチング状態においてジョンソンカウンタ５６
の出力Ｑ１〜Ｑ７から供給される論理Ｏレベルによって
阻止されるからである。

次いで、例えば、別の信号グループの単一信号の発生操
作が、演算・プロセス制御ユニツｌ−３によって誘起さ
れた場合、この単一信号は、ジョンソンカウンタ５６の
状態が不変であれば、遅延装置５内において、別の信号
グループの直前の単一信号と同一の信号径路を通過する
。

次いで、第１信号グループの次の単一信号が、同期回路
２６から単一信号発生器に供給されるトリが信号にもと
づき発生される前に、演算・プロセス制御ユニット３が
、線路７を介してジョンソンカウンタ５６にクロック・
ぞルスを与える。かくして、上記カウンタは、Ｑ＋比出
力論理１を与え、一方、他のすべてＱ出力は、論理Ｏと
なる。次いで入力Ｅに現れた単一信号は、　ＡＮＤゲー
ト４７が阻止されているので、上記ケゞ−１・の出力を
介してＯＲケゞ−ト５７に達することはできない。この
単一信号は、第１遅延素子４０を通り、次いで、この時
点には開放しているＡＮＤケ゛−ト４８を介してＯＲケ
゛−ト５７に送られ、夏に、Ｄフリップ・フロップ８に
送られることになる。従って、この単一信号ＩＣＬ　、
遅延装置５によって時間ｔ。たけ遅延される。

別の信号グループの第２単一信号についても同様である
。

次いで、ジョンソンカウンタ５６が対応して進むと、後
続の各単一信号対は、先行の単一信号の遅延よりもり。

だけ大きい遅延を受ける。このようにして達成可能な最
大遅延値は、η・ｒｏであり、ジョンソンカウンタが出
力Ｑ７に論理１を有する場合に達成される。

制御可能な遅延装置５によって、それぞれ８つの単一信
号を含み、相互に交絡した信号グループを形成できる。

これらの信号の最後の信号が通過すると、ソヨンソン・
カウンタ５６は、線路７に現れるクロック信号によって
更に進められるので、出力Ｑ８には、出力Ｑ。に論理１
が得られる出発状態に上記カウンタをリセットする論理
１が現れる。

従って、ソヨンソンノノウンタ５６は、次の信号グルー
プに対してスタンバイ状態となる。

第３図に、第１、第２フランク釈放回路１５゜３７、較
正用ストップ・スターＩ・信号を供給するスタート・ス
トップ制御回路３５および第２フランク釈放回路３７に
後置の遅延素子３８を詳細に示しだ。

第３図の左側に示したＤフリップ・フロップ８には、遅
延装置５を通過した単一信号が線路６を介して供給され
る。この種の単一信号が、Ｄクリップ・フロップ８のク
ロック入力に達すると、このＤフリップ・フロップは、
単一信号の立上りフランクによってセットされ、出力Ｑ
には、既述の如くスタート信号としてＯＲゲート１２を
介して時間／振幅変換回路に供給される論理１が現れる
。

この論理１は、同時に、合計４つのＤフリップ・フロッ
プ５８〜６１を含むフリップ・フロップカスケードから
成る第１フランク釈放回路１５の入力段全形成するＤフ
リップ・フロップ５８のデータ入力に供給される。この
場合、先行のフリップ・フリップのＱ出力は、後続のフ
リップ・フロップのＤ入力に接続しである。すべてのフ
リップ・フロップ５８〜６１のクロック入力には、線路
２を介して、１５ＭＴ−ＪＺの時間基準信号が供給され
る。

Ｄフリップ・フロップ８がリセットされている限す、す
べてのフリップ・フロップ５８〜６１は、この状態では
Ｄフリップ・フロップ８のＱ出力に存在する論理Ｏによ
って完全にシフトされるので、最後のフリツ゛プ・フロ
ップ６１のＱ出力にも、論理Ｏが存在し、この論理０は
、更に、ＯＲケ゛−ト１６に送られる。通常、ＯＲケ゛
−ト１６の別の入力にも論理Ｏが印加されるので、上記
の時点には、上記ＯＲケ゛−トの出力も論理０にあり、
従って、時間／振幅変換回路１４には、ストップ信号が
供給されない。

さて、単一信号が入って来たことによってＤフリップ・
フロップ８のＱ出力に現れた論理１は、時間基準信号の
次の４つの立上りフランクとともに、フリップ・フロッ
プカスケード５８〜６１を通過する。即ち、この論理１
は、４番目の立上りフランクト同時に、フリップ・フロ
ップ６１のＱ出力に現れ、ストップ信号として、ＯＲケ
゛−ト１６を介して時間／振幅変換ユニット１４に達す
る。

第１フランク釈放回路１５の入力段を形成するＤクリッ
プ・フロップ５８の応答は、ある程度、遅延する。即ち
、このフリップ・フロップのＤ入力に論理１が印加され
てから次のクロック信号フランクが現れるまである程度
の最小時間が経過することに力る。従って、このフラン
クによって、論理１は、Ｑ出力にも現実に生ぜしめられ
る。Ｄフリップ・フロップ８をトリがする単一信号ハ、
時間基準信号に対して時間的に一定の関係を有するよう
形成されるが、形成されてから計時装置に入るまでに、
本発明に係る計時法における測定対象である大きさ未知
の遅延を受ける。この未知の遅延は、遅延されずに遅延
装置５を通過する単一信号または付加遅延された単一信
号の１つが、時間基準信号の次の立上りフランクが入っ
て来る直前にＤフリップ・フロップ８をトリガするよう
な数値を取り得る。この場合、フリップ・フロップ５８
は、上述の応答遅延に起因して、上記立上りフランクに
は応答せず、従って、フリップ・フロップ６１は、５番
目の信号フランクが現れた際に始めて、時間／振幅変換
回路１４にストップ信号を送ることになる。この場合、
時間／振幅変換回路１４は、時間基準信号の周期長さの
４倍よりも幾分長い時間作動する。

第３図の上部に、演算・プロセス制御ユニット３から入
力Ｅｌｆたは入力Ｅ２にトリガ信号の供給を受けて、第
１の種類の較正測定または第２の種類の較正測定を誘起
するスタート・ストップ制御回路３５を詳細に示した。

双方の入力Ｅｌ　、Ｅ２の何れにもトリが信号が印加さ
れない限り、即ち、上記双方の入力が論理０に保持され
る限り、上記双方の入力に接続したＯＲケ゛−トロ３の
出力にも論理０が現れ、この論理Ｏｉ１″に、フリップ
・フロップ６４のＤ入力に供給される。このフリップ・
フロップ６４のクロック入力には時間基準信号が供給さ
れるので、上記の論理Ｏｄ八人力Ｅｌ　、Ｅ２が上記状
態にある場合、クリップ・フロップ６４のＱ出力にも保
持され、次いで、別のフリップ・フロップ６５のデータ
入力およびＡＮＤケ゛−１−６６の１つの入力に印加さ
れる。同時に論理１にあるフリップ・フロップ６４のＱ
　出力１６．　、　　フリップ・フロップ６５のリセッ
ト入力に接続しである。このフリップ・フロップ６５ば
、上記の論理レベルによってリセット状態に保持される
ので、そのＱ出力にも、論理０が現れる。

この論理Ｏは、別のＡＮＤケ゛−ドロアの１つの入力お
よび同じくフリップ・フロップ６８のＱ出力にリセット
入力を接続した第３フリツプ・フロップ６８のＤ入力に
供給されるので、同時にスタート・ストップ匍制御回路
３５のスタート出力であるフリップ・フロップ６８のＱ
出力は論理Ｏを有し、この論理Ｏｉ＋六ＯＲケ゛−ト１
２の第２人力に送られる。双方のＡＮＤケ゛−トロ６．
６７は、入力Ｅ１捷たはＥ２にトリガ信号が印加されて
いないこの状態では、双方の入力に論理Ｏを受信するの
で、出力にも論理Ｏを与え、従って、上記ＡＮＤケ゛−
１・に後置のＯＲダートの出力にも論理Ｏが現れる。こ
ノ論理０は、同じくフリップ・フロップ６４のＱ出力に
リセット入力を接続した第４７リツプ・フロップ７０の
Ｄ入力に供給されるので、フリップ・フロップ７０は、
リセット状態に保持され、従って、そのＱ出力には論理
０が現れる。この論理０は、同じくフリップ・フロップ
６４のＱ出力にリセット入力を接続した第５７リツプ・
フロップ７１のＤ入力に供給されるので、このフリップ
・フロップ７１もリセットされる。この状態において論
理０にあるフリップ・フロップ７１のＱ出力は、スター
ト・ストップ制御回路３５のストップ出力テアル。フリ
ットフロップ６５，６８，７０゜７１のクロック入力も
、時間基準信号を伝送する線路２に接続しである。

さて、第１種の較正操作を実施するだめ、演算・７’　
ｏ　セス制御ユニット３からスタート・ストップ制御回
路３５の入力Ｅ１に正のトリが信号を印加すると、上記
入力Ｅ１の論理ルベルは、一方では、ＯＲゲート６３を
介してフリップ・フロップ６４のＤ入力に達し、他方で
は、ＡＮＤケ゛−トロ６の双方の入力の１つに達する。

この論理ルベルは、ユニット３によって、より長い時間
にわたって保持される。かくし７て、まず、トリが信号
の印加後に現れる時間基準信号の最初の立上りフランク
によって、フリップ・フロップ６４のデータ入力にある
論理１をＱ出力に伝送できる。次いで、この論理１は、
一方では、フリップ・フロップ６５のデータ入力を介し
て、他方では、この時点に双方の入力に論理１を有する
ＡＮＤケ゛−１−６６およびＯＲケ゛−１６９を介して
、フリップ・フロップ７０のデータ入力に達する。

フリップ・フロップ６４のＱ出力に論理ルベルが現れる
と同時に、上記フリップ・フロップのＱ出力は論理０と
々るので、上記出力に接続したフリップ・フロップ６５
，６８，７０．７１のリセット入力が開放され、従って
、これらのフリップ・フロップは、そのデータ入力およ
びクロック入力の信号に応答できるように々る。

フリップ・フロップ６４がセットされるト、フリップ・
フロップ６５のデータ入力およびフリップ・フロップ７
０のデータ入力に論理１が印加されるので、これら双方
のフリップ・フロップは、時間基準信号の次の立上りフ
ランクによってセットされ、従って、そのＱ出力には論
理１が現れ、この論理］は、後続の双方の７リツプ・フ
ロップ６８．７１のデータ入力に印加される。フリップ
・フロップ６５のＱ出力に存在する論理］は、更に、論
理Ｏにあるその１つの入力によって阻止されたＡＮＤケ
゛−ドロアの別の入力に達する。次いで、トリガ信号の
印加後に現れる時間基準信号の第３の立上りフランクに
よって、双方のクリップ・フロップ６８．７１も同時に
セットされるので、同時にそれぞれスタート・ストップ
制御回路ノスタート出力およびストップ出力であるその
Ｑ出力には、同時に、２つの立上りフランクが現れ、こ
のうち１つのフランクは、スタート信号として、ＯＲケ
゛−ト１２を介して時間／振幅変換回路１４に達し、一
方、スタート・ストップ制御回路３５のストップ出力に
現れる論理ルベルは、第２フランク釈放回路３７の入力
に印加される。第２フランク釈放回路３７は、第１フラ
ンク釈放回路１５と同様、Ｄフリップ・７０ツブ７５，
７６．７７のカスケードから構成されており、先行の７
リツプ・フロップのＱ出力＋（Ｊｌ、それぞれ、後続の
フリップ・フロップのＤ入力に接続してあり、すべての
クロック入力は、時間基準信号を伝送する線路２に接続
しである。この第２のフランク釈放回路が有するフリッ
プ・フロップは３つだけであるので、」１記カスケード
の最後のフリップ・フロップは、スタート・ストップ匍
制御回路３５の当該の出力にスタート信号およびストッ
プ信号が同時に現れた後に現れる時間基準信号の第３の
立上りフランクによって、論理１にセットされる。この
際に現れる立上りフランクは、」１記出力に後置の遅延
素子３８（本事例では、直列に接続し入力を短絡した３
つのケ゛−トから構成しである）によって、第１フラン
ク釈放回路１５の入力フリップ・フロップの応答遅延に
等しい時間だけ遅延され、次いで、ストップ信号として
、ＯＲケ゛−ト１６を介して時間／振幅変換回路１４に
供給される。従って、この第１種の較正操作の場合、時
間／振幅変換回路１４ニｌ：、時間基準信号の周期長さ
よりも遅延素子３８による僅かな遅延値だけ長い時間に
わたって作動する。

この第１８ｆｉの較正操作が終了すると、演算・プロセ
ス制御ユニット３け、７リツプ・フロップ６４を再びリ
セットするマスクリセット信号を発生する。この間には
、入力Ｅ１にも論理１は印加されないので、フリップ・
フロラ７′６４はリセット状態に保持される。残余のフ
リップ・フロップ６５゜６８．７０．７１も、論理Ｏの
シフトによってすでにリセットされてない限りは、フリ
ップ・フロップ６４のリセットに際してそのＱ出力に現
れる論理１によってリセットされる。従って、スタート
・ストップ制御回路３５のスタート出力およびストップ
出力し：、再び、論理０となる。

第２種の較正測定を行う場合は、演算・プロセス制御ユ
ニット３から入力Ｅ２に対応するトリが信号を供給する
。かくして時間基準信号の立上りフランクに依存して推
移するプロセスは、第１種の較正測定について」二連し
たプロセスに対応する。

唯一の差異は、論理］が、フリップ・フロップ６５ノテ
ータ入力と同時では々く、フリップ・フロップ６８のデ
ータ入力と同時にようやくフリップ・７ｏツデ７０のデ
ータ入力に供給されると云う点である。例数ならば、こ
の場合、ＡＮＤケ゛−トロ６が入力Ｅ１によって阻止さ
れておシ、入力Ｅ２によって開放されるＡＮＤケ゛−ド
ロアの第２人力が、フリップ・フロップ６５のＱ出力に
接続されティるからである。従って、最終的効果として
、フリットフロップ６８の時間／振幅変換回路１４に対
スルスター）信号（ｒ（、フリップ・フロップ７１のス
トップ信号よりも早く現れる。

このストップ信号は、次いで、フランク釈放回路３７に
よって周期長さの３倍だけシフトされ、第１種の較正測
定におけるストップ信号と同様、遅延素子３８によって
遅延されるので、この場合、時間／振幅変換回路は、時
間基準信号の周期長さの４倍よりも幾分長い時間にわた
って作動する。

既述の如く、時間／振幅変換回路は、単一信号について
時間間隔を測定する際、時間基準信号の周期長さの３〜
４倍以上の時間にわたって作動するので、この際に得ら
れる測定値は、常に、時間／振幅変換回路の特性曲線の
、双方の較正測定点の間にある較正部分内に含まれる。

（以千＃５） 第４図を参照して説明する前に述べて置くが。

２種の較正測定の間で単一信号について時間間隔の測定
を行うのが有利である。この場合、演算・プロセス制御
ユニット３によって、一方では、単一信号の釈放を制御
し、他方では、較正測定を制御して１時間／振幅変換回
路をできる限シ周期的に運転すれは、有利である。

第４図の最上部に１発振器１から発生される。

周期長さＴの矩形波信号としての時間基準信号を示した
。第２行に、入力Ｅに現れる単一信号を示した。第２行
において、パルスの立上りフランク８０のみが、後続の
所定のフランク（本事例では。

時間基準信号のフランク８１）に対する時間間隔を測定
すべき単一信号を表わす。

フリップ・フロップ８は、フランク８０によってセット
されるので、そのＱ出力は、第４図の鮪３行に示す如く
、論理ルベルに飛躍する。この際に現れる立上υフラン
ク８２は、ＯＲゲート１２を介して、時間／振幅変換回
路１４をスタートせしめ、一方、フランク８２に１く論
理ルベルは、時間基準信号の後続の立上シフランクを計
数できるようフランク釈放回路１５をスタンバイさせる
。この状態は、第４図の第４行に，単一信号フランク８
０に続く時間基準信号の最初の立上シフランクが現れた
際に論理１となるフリップ・フロップ５８のＱ出力信号
で示しである。この論理１は，次いで、フリップ書フロ
ップカスケード５９、６０．６１によって、時間基準信
号の各立上りフランクとともにシフトされるので、時間
基準信号の第４フランク８１が現れると、上記カスケー
ドの最後のフリップ・フロップ６１のＱ出力は論理１と
なる。この際に現れる立上シフランク８４は、ストップ
信号として、ＯＲゲート１６を介して時間／振幅変換回
路に供給される。

これらのパルスダイアグラムの下に、時間／振幅変換回
路１４の典壓的な出力特性曲紡を示した。

この種の回路は、本質的に、蓄電コンデンサから成る。

このコンデンサは、コンデンサに並列で休止状態では閉
じるスイッチを介して放電されるので、休止状態では，
双方のコンデンサ極板は、同一の電圧．即゛ち，時間／
振幅変換回路１４の電源電圧Ｕｏにある。との蓄電コン
デンサに直列に、十分に高速に切換可能なＧＨｚ）、ラ
ンジスタと，所望の印加電流量に対応して設計したエミ
ッタ抵抗器とから成るオン・オフ自在な定電流源が設け
である。即ち、下記の如く，相互に接続されている：電
源電圧ＵＯと蓄電コンデンサの１つの極板、蓄電コンデ
ンサの別の極板と電源トランジスタのコレクタ、電源ト
ランジスタのエミッタとエミッタ抵抗器、エミッタ抵抗
器と信号アース。この定電流源は、電源トランジスタの
ベースを介して，ＯＲゲート１２から来るスタート信号
によってオンされ，ＯＲゲー）１６から来るストップ信
号によってオフされる。定電流源がオンされ，同時に、
蓄電コンデンサと並列な放電スイッチが開始されるト、
蓄電コンデンサの電圧が，本質的に線形に上昇し，コレ
クタの電位または蓄電コンデンサの対応する極板の電位
が，同じく線形に低下する。休止状態では，定限流源は
オフされ，放電スイッチは閉じられる。

上述のオン・オフ自在な定電流源全時間／振幅変換回路
１４の充電回路として使用した場合、時間／振幅変換回
路１４をスタートすると、第４図に参照数字８５で示し
た２，３の必然的な初期擾乱の発生後，蓄電コンデンサ
に印加される電圧の線形上昇△ＵＯＵＴが現れる。特性
曲線の較正部分は、第４図に、点９０．９１で示しであ
る。第１種の較正測定によって求めた前方の点９０は、
時間／振幅変換回路１４のオン時点ｔｏから間隔３Ｔ＋
Δｔだけ離れている。一方％第２種の較正測定から求め
た点り１ば，時点ｔｏから距離４Ｔ＋Δ書だけ離れてい
る。上記双方の点９０　、　９１の間には，較正直＃９
２が引いである。これから明らかな如く、実際の特性曲
線は、非線形性の存在に起因して，理想的な較正曲線９
２からかなシ偏移している。

第４図に示した時間間隔測定の場合，時間／振幅変換回
路の出力電圧Ｕ　ＯＵＴの推移け、フランク８４と一致
する点９５から後ろでは、もはや、図示の特性曲線に追
従せず、水平に屈曲する。何故ならば１時間／振幅変換
回路１４の定電流源が。

ストップ信号Ｓ４によってオフされ、従って、蓄電コン
デンサが、この時点に達成された出力電圧ΔＵＯＵＴが
後段のサンプル・ホールド回路１７に移行される萱で、
上記電圧を保持するからである。

第４図から明らかな如く、オン時点ｔｏとオフ時点１１
　との間の時間を測定値ΔＵＯＵＴおよび較正直線９２
の勾配から計算すれば、時間／振幅変換回路１４の実際
の特性曲線の非線形性に起因して。

大きな誤差を含む数値ｔ２　　が得られる。

さて、仮りに、第４図に示した単一信号の時間間隔から
減算すべき時間間隔を有する別の単一信号について同様
の時間間隔測定を行なったとすると、一般に、関連のオ
フフランク８４′は、特性曲線の較正部分の別の個所、
即ち、別の誤差１／、　　−ｔｌｌ　　が生ずる個所に
位置するので、以降において上記双方の時間測定値を減
算処理する際、誤差’１　　’ｌ　ｅ　”２−１′１が
、十分には相殺されな込。こ扛に反して２本発明に係る
方法では、当該の単一信号を反覆式せ、この際、単一信
号の遅延度を変えて、特性曲線の較正部分全体にわたっ
てオフフランク８４をシフトさせることによって、非線
形性に起因するすべての誤差が％　１つの信号グループ
の関数平均値にほぼ均一に組入れられる。これは、双方
の信号グループに尚ては葦るので、双方の信号グループ
を後で相互に減算する際、これらの誤差の差は、　ＰＪ
ぼ完全にまたは完全に相殺される。

各時間間隔の測定および較正測定に際して時間／振幅変
換回路１４の出力に得られる出力信号が、時間基準信号
に起因する妨害信号と混同されることのないよう、時間
／振幅変換回路１４に後置のサンプル・ホールド回路１
７への上記出力電圧の伝送操作は、時間基準信号と正確
に同期させる。

このためには、第５図に詳細に示したバッファメモリー
制御回路１０を使用する。

好ましいバッファメモリー制御回路１０は、第５図に示
した如く、フリップΦフロップ８０と、クリップ・フロ
ップ８０のＱ出力と接続したカウント入力を有するｌＯ
：１分周器８１と％　１０：１分周器８１のカウント出
力と接続したカウント入力を有する４ビツト２進カウン
タ８２とから成る分周装＃を含んでいる。この場合、フ
リップ・フロップ８０のクロック入力には５発振器１の
１５ＭＨｔ　時間基準信号が供給される。このフリップ
・７０ツブ８０ので出力は、上記フリップ・フロップの
Ｄ入力に接続しであるので、７リツプ嗜フロツプ８０の
Ｑ出力には、常に、周波数７．５　Ｍ）ｔｋ。

の矩形波信号が現れる。

分局装置の出力信号は、以下に説明する如く、適切な時
点にサンプル・ホールド回路１７のだめの適切な長さの
トラック・ホールド信号を形成するため、ＡＮＤゲート
によって解号する。

時間／振幅変換回路１４の出力信号をサンプル拳アンド
φホールド回路１７へ移行したくない場合は、サンプル
・アンド番ホールド回路の制御入力に２％ホールド〃信
号（本事例では論理Ｏ）を印加しなければならない。こ
の論理Ｏは、休止状態では、フリップ・フロップ８６の
Ｑ出力から論理０の供給を受けるＡＮＤゲート８５から
バッファメモリー制御回路１０に供給される。この場合
、フリップ・フロップ８６は、ＯＲゲート８７を介して
、演算・プロセス制御ユニット３から供給される先行の
マスクリセットパルスまたはバックアメモリ−制御回路
１０自体から発生されたリセットパルスによってリセッ
トされる。　ＡＪＪＤゲート８５の別の入力は、インバ
ータ８８の出力に接続しである。このインバータは、休
止状態では、論理１を供給する。何故ならば、インバー
タ８８の入力をトリがするＡＮＤゲート８９が、双方の
入力に論理０を受信し、従って、出力に論理０を与える
からである。

ＡＮＤゲート８９の１つの入力は、４ビツト２進カウン
タ８２のＱＤ出力に接続してあり、一方。

別の入力は％４ビット２進カウンタ８２のＱＢ出力およ
びＱＡ出力とそれぞれ接続した入力を有する別のＡＮＤ
グー１−９０の出力に接続しである。このカウンタ８２
は、休止状態では、そのリセット入力を介してリセット
状態に保持されるので、その出力Ｑム〜Ｑｎは、それぞ
れ、論理０を有し１従って、ＡＮＤグー）９０．８９に
よって、インバータ８８の上述のトリ４ｓ状態が得られ
る。

バッファメモリー制御回路１０の休止状態では。

１０：１分周器８１も、そのリセット入力を介して必然
的にリセット状態に保持されるので、その出力ＱＡ−Ｑ
ｎにも、それぞれ、論理０が存在する。１０：１分周器
８１の出力Ｑム、　ＱＤは、フリップ・フロップ８６の
クロック入力と接続した出力を有するＡＮＩ）ゲート９
１の入力に接続しである０問題の時間内に、ＡＮＤゲー
ト９１の双方の入力には、それぞれ、論理０が供給され
るので、その出力も論理０となｐ、従って、フリップ争
フロップ８６はトリ力ｌされない １０；１分周器８１および４ビット２進カウンタ８２′
ｆ：リセット状態に保持する論理ルベルは。

論理Ｏを供給するＡＮＤゲート９４の出力に遅延素子９
３を介して１つの入力を接続させた（月ｔゲート９２か
ら供給される。ＡＮＤグー）９４が論理０を供給する理
由は、その１つの入力が、論理０１に：供給する１０：
１分周器８１のＱｃ出力に接続しておシ、別の入力が、
同じく論理Ｏを供給するＡＮＤゲー）　８９の出力に接
続しであるからである。

０ｆ−（ゲート９２の躬２人力は、フリップ・フロップ
ｕ５のＱ出力に接続しである。このスリップ・７０ツブ
９６は、そのリセット入力音１−υカ！するＯＲゲート
９６全介して、先行のマスタリセットパルス讐たはバッ
クアメモリ−制御回路１０自体から発生式れるリセット
パルスによってリセットされているので、そのＱ出力は
論理１を供給し。

この論理１は、　ｏｉもゲート９２から、１０：１分周
器８１および４ビツト２進カウンタ８２のリセット入力
に送られる。

フリップ・７０ツブ９５のクロック入力は、時間／振幅
変換回路１４のスタート入力とともに。

ＯＲゲート１２の出力に接続しである。

ＯＲゲート１２が５時間／振幅変換回路１１のスタート
信号として役立つ立上りフランクを供給すると、この立
上９フランクによって、フリップ・フロップ９５もセッ
トされる。何故ならば、このフリップ−フロップのＤ入
力は、常に、論理１にあるからである。フリップ・フロ
ップ９５がセットされると、バッファメモリー制御回路
ｌＯがスタートされる０何故ならば、時間／振幅変換回
路１４がスタートすると、その出力には、サンプル・ホ
ールド回路１７に移行されることになる新しい測定値が
ある程度遅延して現れると考えられるからである。

この遅延は、分周装置８０，８１，８２によって行う。

即ち、１０：１分周器８１および４ビツト２進カウンタ
８２が、論理Ｏの印加によって解放されることによって
、遅延が開始される。この論理０は、フリップ争フロッ
プ９５のリセット時、そのＱ出力が論理Ｏに切換えられ
、従って、　ＯＲゲート９２の双方の入力に論理０が印
加されることによって、生ずる。

リセット入力がレリースでれると、１０：１分周器８１
が、クリップ・７０ツグ８０から分局器のカウント入力
に印加ざｎる７、　５　ＭＨｔ・パルスに応答できるよ
うになる。上記分周期器が、９つのこの種のパルスを受
信すると、即ち１時間基準１８号の１８の周期が経過す
ると、従って、時間／振幅変換回路１４が、）−でに、
その測定操作を完了し、供給されたストップ信号にもも
とづき場合によってはその出力に現れた妨害が消滅した
時点に、１０：１分周器８１のＱＡ出力およびＱＤ出力
に同時に論理１が現れ、従って％ＡＮＤゲート９１の出
力も論理０から論理１に切換えられる。この際に現れる
正の７ランクは、Ｄ入力が常に論理１にあるフリップ争
フロップ８６をセットする。かくして、フリップ・フロ
ップ８６のＱ出力には論理１が現れ、この論理ｌは％囁
　トラック〃信号として。

インバータ８８から別の入力に論理１が印加され。

るＡＮＤ）ゲート８６を介して、サンプル・ホールド回
路１７の制御入力に送られるので、この回路１７は、時
間／振幅変換回路の出力に現れる測定値の受容を開始す
る。サンプル・ホールド回路１７に含葦れるコンデンサ
が、末端の抵抗器を介して。

時間／振幅変換回路内の出力に印加される電圧に充電式
往ることによって行われるこの受容には、上述の蓄゛這
コノデンサおよび関連の充電抵抗器の時定数によって決
まる最少時間が必要である。との時定数は、任意に小さ
く選択することはできない。何故ならば、−Ｆ記蓄電コ
ンデンサによって中間的に記憶はれたアナログ電圧値は
、後段のＡ／Ｄ変摸のため、所定の最少時間の間、でき
る限シネ変の形に保持しなければならないからである。

すべてのコンデンサは、充電状態を変化し、従っ−Ｃ１
コンデンサにおける電圧降下を変化するが、コンデンサ
の容量とは無関係の漏れ電流を有するので１本事例では
、十分に大き−容量ヲ有するコンデンサを選択しなけれ
ばならない。

十分な長さを有するトラック信号の形成は、下記の如く
行われる。即ち、４ビツト２進カウンタ８２が、１０：
１分周器８１から１１の出力信号が出力されて始めて、
即ち、　　ｌ　５　ＭＨｋ、時間基準信号の２２０の周
期が経過して始めて、そのＱＡ出力、ＱＢ出力およびＱ
Ｄ出力に論理１を発生し。

この論理１が、ＡへＤゲート９０　、８９ｆｔ：介して
インバータ８Ｂの入力に送られ、かくして、上記インバ
ータが、ＡＮＤゲート８５に対応する入力に論理０全印
加し、従って、ＡＮＤゲート８５の出力に現れるサンプ
ル・ホールド回路１７の制御入力が。

Ｎホールド〃レベルに低下することによって、上記トラ
ック信号が形成される。サンプル・ホールド回路に受容
し且つ後段のディジタル化のために中間的に記１意した
電圧値を表わす上記下降フランクの時点は１分周装置８
０，８１，８２．ＡＮＤゲート９０，８９．インバータ
Ｓ８およびＡＮＤゲート８５によって、１５ＭＨｔ・時
間基準信号に正確に関連づけられる。上述の下降フラン
クと１５ＭＨ７・時間基準信号の関連の立上９フランク
との間には、ある程度の遅延が現れるが、この遅延は、
少くとも、２つの単一信号グループの相互の減算すべき
測定値を得るのに必要な短い時間においては、極めて良
い近似で一定とみなし得る。ＡＮＤゲート８５の出力に
現れる下降フランクを上記の如く時間基準信号と同期さ
せることによって、上記時間基準信号に起因し１、時間
／振幅変換回路１４の出力信号・に重量し、従って、上
記出力信号とともにサンプル・ホールド回路１７に受容
きれる妨害電圧は、振幅同一で各測定値に組入れられ。

従って、以降の減算に際して除去される。

ＡＮＤゲート８９の出力に現れる論理１は、更に、０几
ゲート８７を介してクリップ・７０ツブ８６のリセット
入力に印加され、かくして、上記フリラグ優フロップは
リセットされる。かくして上記７リツグ・フロップのＱ
出力に現れる論理０は、始めｔま１作用しない。何故な
らば、ＡＮＤゲート８９の別の入力にも論理０が与えら
れるからである。

ＡＮＤゲート８９の出力に存在する論理１は、筐ず、１
０：１分周器８１のＱｃ出力に、上述のプロセス彼、再
び論理１が現れる葦で、ＡＮＤゲート９４によ′つて抑
制される。この論理１の出現は。

１５ＭＨム時間基準信号の次の８つの周期の経過後にも
起シ、リセットされたフリップ・フロップ８６によって
、ＡＮＤゲート８５の出力に存在する論理０が保持され
るので、ＡＮＤゲート９４から供給される論理１によっ
て％ＯＲゲート９２を介して、１０：１分周器８１およ
び４ビツト２進カウンタ８２をリセットすることができ
る。この場合。

遅延素子９３が、ＯＲゲート９６を介してクリップ・７
０ツブ９５も休止状態とする上記リセット信号に十分な
長さを与える。

フリップ・フロップ８６のリセット前にＡＮＤゲート８
５の出力に現れる下降７ランクは、モノクロツブ（ＭＦ
）９７をトリ〃叫−１かくして、下記モノフロップは、
そのＱ出力にリセットパルスを発生し、このリセットパ
ルスはに線路１９（第１図）を介して時間／振幅変換回
路１４のリセット入力に供給され、ＯＲゲート９を介し
てフリップ・フロップ８のリセット入力に供給され、従
って１本発明に係る計時回路の全アナログ部分が、次の
測定操作のためにスタンバイ状態となる。

更に、単一信号の出現間隔がそれ程短くない場合は、第
２図の実施例においてＡＮＤゲート４７〜５４から構成
した、遅延回路５の制御自在なスイッチは、リレーから
作成することもできる。例えば％　１０９回の切換作動
回数を保証した。即ち、十分な寿命全保証したリレーが
入手可能である。

この構成の本質的利点は、完全な電位分離が行われ、従
って、原論的にはオフされているが、完全には相互に分
離されて表い回路部分に反射が現れないと云う点にある
。制御自在なスイッチとしてＡＮＤゲートヲ使用した場
合、上記反射の結果として、各遅延素子は、信号の走行
時間自体は同一あっても、遅延カスケード内のその位置
に依存して。

異なる遅延値を与えることになる。しかしながら。

既述の如く、冒頭圧述べた精度条件では、単位遅延値の
許容誤差は上３０％であるので、更に高い精度が要求さ
れる場合は、ＡＮＤゲート４７〜５４をリレーに代メー
る必要がある。

【図面の簡単な説明】

第１図は５本発明に係る計時装置の略全体図、第２図は
、第１図の制御可能な遅延装置の実施例の図面、第３図
は、第１図の回路装置の詳細図、第４図は、説明のため
の信号グイアゲラム、第５図は、本発明に係るバッファ
メモリー制御回路の実施例の図面でおる。 １・・・水晶発振器、３・・・演算・プロセス制御ユニ
ット、５・・・遅延装置、８：２６・・・７リツプ骨フ
ロツプ（ＦＦ）、９：１２：１６：２８・・・ゲート、
１０・・・Ｓ／Ｈ（バッファメモリー）制御回路。 １４・・・時間／振幅（Ｔ／Ａ）変換回路、１５・・・
第１フランク釈放回路、１７・・・サンプル・ホールド
（Ｓ／ｌ−１）回路（バッファメモリー）、２２・・・
Ａ／Ｄ変換器、２５・・・表示装置、３２・・・カウン
タ。 ３５・・・スタート・ストップ制御回路、８７・・・第
２フランク釈放回路、２９：３８：９Ｂ・・・遅延素子
（ＶＺ）、９７　・・・モ／　７　リレ７’　（Ｍ　Ｆ
　）出Ｂ人　ルートヴイッヒ・ボエルコヴ 代」」へ升理士加　藤　朝　道

Claims (1)

1. 【特許請求の範囲】 １）反復可能な第１．第２単一信号と周期的時間基準信
   号の夫々関連する所定のフランクｂの間の時間間隔の差
   を測定値の計算に使用する計時法であって、時間基準信
   号の少くとも１つの周期長さを含む較正ずみの特性曲線
   部分を有し、スタート信号としてその都度の単一信号ま
   たは所定フランクの供給を受は且つストップ信号として
   所定フランクまｆこけその都度の単一信号の供給を受け
   る１つの時間／振幅変換回路によって上記時間間隔を測
   定シ２、時間間隔測定前に、当該の単一信号の反復時に
   不変の固有の遅延をそれぞれ第１．第２単一信号に与え
   る形式のものにおいて、測定値を得るために、時間基準
   信号に対し７て位相一定の第１．第２単一信号をそれぞ
   れｎ回発生させ、それぞれｎヶの第１単一信号およびｎ
   ヶの第２単−個月から成る信号グループの各々について
   、１つの単一信号を遅延せずに時間／振幅変換回路に供
   給し、残余のｎ−１ケの単一信号の各々は１つの信号グ
   ループの各単一信号について数値の界なる遅延を更に側
   線し７て時間／振幅変換回路に供給し、信号グループ毎
   に付加せるｎ　−１ケの遅姐値は、ｎヶの個別信号が時
   間／振幅変換回路の較正ずみの特性曲線部分に１１ぼ均
   一に分布するよう選択し、測定値の形成のために双方の
   信号グループについて得られた時間／振幅変換回路の出
   力電圧の差の平均値を使用することを特徴とする方法。 ２）１つの信号グループの１つの単一信号および別の信
   号グループの１つの単一信号にそれぞれ同一の遅延をイ
   ］加することを特徴とする特許請求の範囲第１項記載の
   方法。 ３）捷ず、１つの信号グループに属する単一信号を順次
   ＶＣ発生ぜし７め、時間／振幅変換回路の当該の出力電
   圧値を中間的に記憶せしめ、次いで、別の信号グルーｆ
   Ｋ属する単一信号をノ順次に発生せしめ、時間／振幅変
   換回路の嶺該の出力電圧値を中間的ＶＣＤｉ薯、（せし
   、め２〕ことをｌ特徴おする％　ｎ′１゛晶求の範囲第
   １項寸たは第２項記載の方法３゜４）１つの信号グルー
   プの１つの単一信号および別の信号グループの１つの単
   −化号舎交ｒｉに常に発生せり、め、時ｎ！４／振幅変
   換回路の当該の出力電圧値を中ｍｌ的に記１意せしめる
   ことを特徴とする特許請求の折：門弟１項一またけ第２
   項記載の方法。 ５）各信号グループの庄−信号を、時間／振幅変換回路
   の周期的作動の時間間隔で反復させるこ乏を特徴とする
   特許請求の範囲第１〜４項の１つに記憶の方法。 ６）１つの信号グループのｎヶの単−信壮の１番目（ｉ
   　＝１　、２、−ｎ　）のイＴ’ｊ　′ｒ３’　ｋそ７
   ′Ｌそハ遅り正価（ｉ　−１）τ０で遅延し、て時ｔｆ
   ｔｉ　／振幅変換回路に供給し７、ｎおよびτＯは、ｎ
   ・τ０が、時間／振幅変換回路の較正せるｌ侍伯曲細部
   分の時間的長さにほぼ所し、くなるよう、選択するこ、
   ！：を特徴とする特許８ｈ求の範囲第１〜５項の１つに
   記載の方法。 ７）時間間隔測定時、時ｎ１１／振幅変換回路に当該の
   単−信乞ヲスタート信号として供給し７、Ｉ）４間ノ１
   １、へトイＰｆ　’ｌしの後ｈ°シのフランクをストツ
   ノ°伯弓とし７て供給するこＬ　を特徴とする特許請求
   の範囲第１〜６項の１つにη１１裁の方法。 ８）　　Ｉ＋古間基準袷ν・ｉに１、水晶発振器から発
   生させ、時間／振幅変換回路は、時間基糸信号の周期長
   さＶＣよって較正することを特徴とする特許請求の範囲
   第１〜７項の１つに記載の方法。 ９）時間／振幅変換回路の特性曲線の較正部分は、２つ
   の較正側５ｆ　Ｖこ」二って定め、各較正測定に際［２
   て、ｌ’、ｆ間／振幅変換回路は、時間基準信号の立−
   にりフランク（」・１こは下降フランク）によってスタ
   ートざぜ、後続の立上りフランク（￥１：たけ下降フラ
   ンク）に、ｆつで停止し７、スタート信号およびストッ
   プ侶弓古してそれぞれ役立つ双方のフランクの間の間隔
   は、１つの較正測定では、時ｍ４基準信弓の周期のｎ１
   倍となシ７、別の較正測定では、上記周期の（ｍ　＋　
   ｌｒ　）倍とナシ７、各時間間隔測定時、ストップ信号
   は、時間／振幅変換回路が、時間基糸信号の周期の約ｎ
   ］〜約（ｍ十μ）倍に対応する時間にわたって作動する
   ことになるような遅延度で、時間／振幅変換回路に供給
   することを特徴とする特許請求の範囲第８項記載の方法
   。 １０　）双方の較正測定に際して、時間間隔測定時に、
   スターｌ−信号に続いて覗、れる時間基糸信号の（１月
   十μ）番目のフランクを初めて時間／振幅変換回路のス
   トップ信号として与える回路装置の応答遅延にほぼ対応
   する遅延を付加し、てストップ信号を時間／振幅変換回
   路に供給するこおを特徴とする特許請求の範囲第８項記
   載の方法。 １１）ｍを３に選択し７、μを１に選択することを特徴
   とする特許請求の範囲第９項一１１こは第１０項記載の
   方法。 １２）各時間間隔測定前に、１つの信号グルーン０の単
   一信号について、第１の較正測定を行い、別の信号グル
   ープの単一信号について、別の較正測定を行い、時間／
   振幅変換回路および上記変換回路に後置の中間記憶装置
   が、周期的に旧つ時間基ｑ」信号に対して位相−矩に作
   動されるよう、各較正測定の開始をＦｌ！ｒ間的に制御
   することを特徴とする特許ａＴｆ求の範囲第４項、第５
   項および第９〜１１項の１つＶＣ記載の方法、。 １；也）特許請求の範囲第１〜１２項の１つに記載の方
   法−Ｔ：、ｌ、って、１ｌＩＩＩＩ定値の計算のために
   、第１単一信号の走行時間と、第１単一信号とは別個に
   形成し７γこ第２単一イ言号の走行時間との差を使用す
   る形式のものにおいて、精密測定値として役立つ、単一
   （ｍ号と時間基準信号の関連の所定のフランクとの間の
   時ｎ４］間隔に加えて、同一の側線遅延を受ける少くと
   も１つの第１．第２単一信号について、時ｎ４１基準信
   号の周期、即ち、当該の単一信号の形成操作に対し７て
   位相一定に関連させた釈放信号お上記単一信号に関連す
   る時間基準信号の所定フランクＬの間に現れる周期を計
   数し７て、相測定値を求め、少くとも２つの和測定値の
   差と双方の信号グループについて求めた精密測定値の差
   の平均値とから走行時間の差をぎ一１算することを特徴
   δする方法。 １４）周Ｗ４的時間基準信号を発生する発振器と、当該
   のトリガ信号ＶＣ依拠して発生装置から反復発生させる
   ことができ旧つ異なる遅延を受けた少くとも２つの単一
   信号と時間基準信号の所かの各フランクとの間の時間間
   隔を測定できる時間／振幅変換回路と、少くとも２つの
   単一信号の時間間隔の差ヲ影成し７て処理する演算・プ
   ロセス制御ユニットと、時間／振幅変換回路の較正信号
   を発生するスタート・ストツノ制御回路とを有する計時
   装置において、 演算・制御回路（３）が、第１．第２信号グルーノの少
   くとも２つの単一信号の１つｆｎｎ回発生且つ別の１つ
   をｎ回発生するため［１−ＩＪガ信号を供給できるよう
   、構成してあり、 演算・制御回路（３）のトリガ信号を発振器（１）の時
   間基準信号と位相一定に関連づける同期回路（２６）と
   、 各信号グループのｎヶの単一信号の１つを遅延せずに通
   過せしめ、残余のｎ−１ケの単一信号にそれぞれ固有の
   遅延を与える制御可能な遅延装置（５）とが設けてあり
   、 制御可能な遅延装置（５）によって達成可能なｎ−１ケ
   の遅延値は、ｎヶの上記遅延値の和か時間／振幅変換回
   路（１４）の較正せる特性曲線部分の時間的長さに等し
   、ぐなるよう、選択してあり、演算・制御回路（３）が
   、双方の信号グループについて得られた時間／振幅変換
   回路（１４）の出力信号値の差の平均値を形成できるよ
   う、構成しである、 ことを特徴とする装置。 １５）制御可能な遅延装置（５）が、直列に順次に接続
   してあってそれぞれほぼ同一の遅延値τＯを与えるｎ　
   −１ケの遅延素子（４０〜４６）を含み、遅延すべき信
   号は、最初の遅延素子（４０）に供給できるようになっ
   ており、最初の遅延素子（４０）の前方、隣接の各遅延
   素子対（４０，４１；４１゜４２；４２，４３；４３，
   ４４；４４，４５；４５．４６）の間および最後の遅延
   素子（４６）の後方には、制御可能なスイッチ（４７〜
   ５４）を介し７て遅延装置（５）の出力線路（６）に接
   続させ得るタップが１つス゛つ設けであることを特徴と
   する特許請求の範囲第１４項記載の装置。 １６）ｎ−１ケの遅延素子（４０〜４６）が、それぞれ
   、順次に接続した複数のゲートから成り、制御可能なス
   イッチ（４７〜５４）が、電子スイッチ（特に、ＡＭＤ
   ゲート）であり、制御可能なスイッチ（４７〜５４）４
   ）リガするために、ジョンンンカウンタ（５６）が設け
   であることを特徴とする特許請求の範囲第１５項記載の
   装置。 １７）２つのトリガ入力（Ｅｌ、Ｅ２１）と、時間／振
   幅変換回路（１４）の較正スタート信号および較正スト
   ップ信号を送出する出力とを有するスタート・ストップ
   制御回路（３５）を備え、この制御回路（３５）は、時
   間基準信号に厳密に同期させた双方の出力信号が、１つ
   のトリガ入力（Ｅｌ）がトリガされた際には正確に同時
   に送出され、別のトリガ入力（Ｅ２）がトリガされた際
   には時間基準信号の所定数の（特に、１つの）周期だけ
   相互にずれ７送出されるよう、構成しであることを特徴
   とする特許請求の範囲第１４〜１６項の１つに記載の装
   置。 １８）時間／振幅変換回路（１４）のストップ信号を送
   出するスタート・ストップ制御回路（３５）の出力と時
   間／振幅変換回路（１４）との間には、特に３つのＤフ
   ランク・フロップ（７５，７６゜７７）のカスケードか
   ら成り、ストップ信号を時間基準信号の所定整数の（特
   に、３つの）周期だけ遅延する第２フランク釈放回路（
   ３７）が設はテアリ、上記フリップ・フリップの各クロ
   ック入力は、時間基準信号でトリガされ、一方、第１フ
   リツプ・フロップ（７５）のＤ入力は、スタート・スト
   ップ制御回路（３５）のストップ信号出力に接続しであ
   るこおを特徴とする特許請求の範囲第１７項記載の装置
   。 １９）時間／振幅変換回路（１４）のスタート信号とし
   て役立つ出力信号を発生し、時間基準信号の（ｍ十μ）
   番目（特に、４番目）のフランクを時間／振幅変換回路
   （１４）の２トップ入力に印加する第１フランク釈放回
   路（１５）を備え、第１フランク釈放回路（１５）Ｅト
   リガするフリップ・フリップ（８）は、制御可能な遅延
   装置（５）の出力信号によってセットされることを特徴
   とする特許請求の範囲第１４〜１８項の１つに記載の装
   置。 ２０）第１フランク釈放回路（１５）が、特に４つのフ
   リップ・フロップ（５８，５９，６０゜６１）のカスケ
   ードから成り、上記フランク・フロップの各クロック入
   力は、時間基準信号でトリガされ、一方、第１フリツプ
   ・フロップ（５８）のＤ入力は、制御可能な遅延装置（
   ５）に後置のフリップ・フロン７″（８）の出力に接続
   しであることを特徴とする特許８青求の範囲第１８項お
   よび第１１項記載の装置。 ２］）第２フランク釈放回路（３７）の出力と時間／振
   幅変換回路（１４）のストップ入力おの間には、第１フ
   ランク釈放回路（１５）の入力段（５８）の応答遅延に
   ほぼ等しい遅延を与える遅延素子（３８）が設けである
   ことを特徴とする特許請求の範囲第２０項記載の装置。 ２２）時間／振幅変換回路（１４）の出力信号を受容す
   るバッファメモ’Ｊ　−（１７）のために、各受容プロ
   セスの終了を時間基準信号に正確に同期させるバッファ
   メモリー制御回路（１０）が設けであることを特徴とす
   る特許Ｈ請求の範囲第１４〜２１項の１つに記載の装置
   。