JPS5933849A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS5933849A JPS5933849A JP14332282A JP14332282A JPS5933849A JP S5933849 A JPS5933849 A JP S5933849A JP 14332282 A JP14332282 A JP 14332282A JP 14332282 A JP14332282 A JP 14332282A JP S5933849 A JPS5933849 A JP S5933849A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- etching
- layer
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の属する技術分野］
本発明は、半導体装置およびその製造方法に係わり、特
に配線パターンの断線をなくした構造及びそれを形成す
る方法に関する。
に配線パターンの断線をなくした構造及びそれを形成す
る方法に関する。
［従来技術とその問題点」
従来、微細多層配線において、第１図に示した如く、素
子が形成されたシリコン基板１上に、例えばアルミニウ
ム配線を蒸着によシ施す場合、絶縁膜２あるいは絶縁膜
２および４全通して設けられた接続孔を介して、１層目
のアルミニウム配線層３、および２層目のアルミニウム
配線層５が形成される。接続孔は反応性イオンエツチン
グ（ＲＩＥ）法等によシ開けられるのでその断面は急峻
な側壁を有している。このとき、２層目の配線層５は１
層目に比べて、より高い段差をもつ接続孔の上に形成さ
れるだめ、接続孔側壁面には配線層が薄く形成されるよ
うになり、所謂ンヤドウィング効果を生じ、配線の断線
を招き、半導体装置の信頼性低下を招く。この問題を解
決するために、第２図に示す如く、１層目の配線層；３
を中継して、２層目の配線層５を形成する方法がある。
子が形成されたシリコン基板１上に、例えばアルミニウ
ム配線を蒸着によシ施す場合、絶縁膜２あるいは絶縁膜
２および４全通して設けられた接続孔を介して、１層目
のアルミニウム配線層３、および２層目のアルミニウム
配線層５が形成される。接続孔は反応性イオンエツチン
グ（ＲＩＥ）法等によシ開けられるのでその断面は急峻
な側壁を有している。このとき、２層目の配線層５は１
層目に比べて、より高い段差をもつ接続孔の上に形成さ
れるだめ、接続孔側壁面には配線層が薄く形成されるよ
うになり、所謂ンヤドウィング効果を生じ、配線の断線
を招き、半導体装置の信頼性低下を招く。この問題を解
決するために、第２図に示す如く、１層目の配線層；３
を中継して、２層目の配線層５を形成する方法がある。
しかし、この場合は、絶縁膜２および４に開ける接続孔
の位置が接近するか、または同一位置になると、２層目
の配線の断線を生じる。このだめ、２つの接続孔はある
程度離す必要があるので集積度が低下する。
の位置が接近するか、または同一位置になると、２層目
の配線の断線を生じる。このだめ、２つの接続孔はある
程度離す必要があるので集積度が低下する。
［発明の目的］
本発明の目的は、多層配線において、素子の集積度を低
下させることなく、絶縁膜の接続孔での上層配線例えば
２層目の配線の断線を防止することができ、素子信頼性
の向上をはかシ得る半導体装置およびその製造方法を提
供することにある。
下させることなく、絶縁膜の接続孔での上層配線例えば
２層目の配線の断線を防止することができ、素子信頼性
の向上をはかシ得る半導体装置およびその製造方法を提
供することにある。
［発明の概要］
本発明の特徴は、上記目的を達成するために、多層配線
構造において、下層の絶縁膜に設ける接続孔と次層の絶
縁膜に設ける接続孔を同一場所に設置ｊ−１かつ両方の
接続孔の少なくとも上部に傾斜をつけるようにしたこと
にある。
構造において、下層の絶縁膜に設ける接続孔と次層の絶
縁膜に設ける接続孔を同一場所に設置ｊ−１かつ両方の
接続孔の少なくとも上部に傾斜をつけるようにしたこと
にある。
「発明の効果」
本発明によれば、多層配線において、素子の集積度を低
下させることなく、絶縁膜に設けた接続孔での上層配線
の断線を防止することができ、また加工精度も良く素子
信頼性の向上をはかり得る。
下させることなく、絶縁膜に設けた接続孔での上層配線
の断線を防止することができ、また加工精度も良く素子
信頼性の向上をはかり得る。
即ち高密度集積回路の多層配線形成に極めて有効となる
。
。
［発明の実施例］
第３図から第９図はそれぞれ本発明の一実施例を示す工
程断面図である。まず第３図に示す如くシリコン基板１
１上に絶縁膜として例えば膜厚１μｍの酸化シリコン膜
１２を被着し、この酸化シリコン膜】２上にマスクとし
て例えば膜厚１μｍのホトレジスト１６を塗布したのち
、パターニングによｐエツチング窓１７を形成する。次
いで例えばｃＦ４とｌＩ２との混合ガスを用いた反応性
イオンエツチング法により、異方性エツチングの条件下
で、第４図に示す如く上記レジスト１６をマスク古して
酸化シリコン膜１２を選択エツチングし、その後レジス
ト１６を除去する。この状態で酸化シリコン膜】２の接
続孔の段差は急峻である。
程断面図である。まず第３図に示す如くシリコン基板１
１上に絶縁膜として例えば膜厚１μｍの酸化シリコン膜
１２を被着し、この酸化シリコン膜】２上にマスクとし
て例えば膜厚１μｍのホトレジスト１６を塗布したのち
、パターニングによｐエツチング窓１７を形成する。次
いで例えばｃＦ４とｌＩ２との混合ガスを用いた反応性
イオンエツチング法により、異方性エツチングの条件下
で、第４図に示す如く上記レジスト１６をマスク古して
酸化シリコン膜１２を選択エツチングし、その後レジス
ト１６を除去する。この状態で酸化シリコン膜】２の接
続孔の段差は急峻である。
次に、例えば０３Ｆ８とＨ２との混合ガスを用いた反応
性イオンエツチング法により酸化シリコン膜１２に全面
エツチングを施す。このときのエツチングは、平行平板
電極の内、高周波印加側に試料を置き、０３Ｆ８流量２
４°（／ｍｉｎ ＊ Ｈ２流量９°（／／ｍｉｎ、ＲＦ
ｐｏｗｅｒ ５０〜２００ Ｗ、圧力０．００５〜０
．０５ Ｔｏｒｒ（７）範囲の条件で行なった。エツチ
ング後の断面形状は、第５図に示す如く酸化シリコン膜
１２の接続孔の周縁がほぼ４５ｃＦＩ傾斜をもつように
なシ、平坦部はほとんどエツチングされず平坦部にはＣ
−Ｆポリマ一層が付着した。このポリマ一層は、酸素プ
ラズマ等によシ容易に除去できる。このように接続孔の
周縁だけがエツチングされるのは、０３Ｆ８とＨ２との
混合ガスを用いた反応性イオンエツチング法によシ絶縁
膜をエツチングした場合に見出された新しい現象に基づ
いている。
性イオンエツチング法により酸化シリコン膜１２に全面
エツチングを施す。このときのエツチングは、平行平板
電極の内、高周波印加側に試料を置き、０３Ｆ８流量２
４°（／ｍｉｎ ＊ Ｈ２流量９°（／／ｍｉｎ、ＲＦ
ｐｏｗｅｒ ５０〜２００ Ｗ、圧力０．００５〜０
．０５ Ｔｏｒｒ（７）範囲の条件で行なった。エツチ
ング後の断面形状は、第５図に示す如く酸化シリコン膜
１２の接続孔の周縁がほぼ４５ｃＦＩ傾斜をもつように
なシ、平坦部はほとんどエツチングされず平坦部にはＣ
−Ｆポリマ一層が付着した。このポリマ一層は、酸素プ
ラズマ等によシ容易に除去できる。このように接続孔の
周縁だけがエツチングされるのは、０３Ｆ８とＨ２との
混合ガスを用いた反応性イオンエツチング法によシ絶縁
膜をエツチングした場合に見出された新しい現象に基づ
いている。
次に第１層目の配線層として例えば膜厚０．８μｍのア
ルミニウム膜１３をスパッタ法等により被着し例えばＣ
Ｃ１２とＣ１２を用いた反応性イオンエツチング法によ
り第６図に示すようにアルミニウム膜１３が残るように
エツチングしたのち、絶縁膜として例えば酸化シリコン
膜１４を膜厚１μｍ被着し、この酸化シリコン膜１４．
上にマスクとして例えばホトレジスト１８を塗布し、バ
ターニングによシ第６図に示すようにエツチング窓を形
成する。第６図から判るようにアルミニウム膜１３は接
続孔側面の傾斜部でも平坦部とほぼ同じ厚さに被着され
る。
ルミニウム膜１３をスパッタ法等により被着し例えばＣ
Ｃ１２とＣ１２を用いた反応性イオンエツチング法によ
り第６図に示すようにアルミニウム膜１３が残るように
エツチングしたのち、絶縁膜として例えば酸化シリコン
膜１４を膜厚１μｍ被着し、この酸化シリコン膜１４．
上にマスクとして例えばホトレジスト１８を塗布し、バ
ターニングによシ第６図に示すようにエツチング窓を形
成する。第６図から判るようにアルミニウム膜１３は接
続孔側面の傾斜部でも平坦部とほぼ同じ厚さに被着され
る。
次に、第４図、第５図と同じ工程を経た状態は第７図、
第８図に示したようになる。そして第９図に示す如く第
２層目の配線層として例えば膜厚０．８μｍのアルミニ
ウム膜１５を形成した。かくして形成されたアルミニウ
ム配線層は第９図からも判るように、配線の断線が生じ
難くなシ、素子信頼性が向上することが判明した。
第８図に示したようになる。そして第９図に示す如く第
２層目の配線層として例えば膜厚０．８μｍのアルミニ
ウム膜１５を形成した。かくして形成されたアルミニウ
ム配線層は第９図からも判るように、配線の断線が生じ
難くなシ、素子信頼性が向上することが判明した。
［発明の他の実施例］
本発明は上述した実施例に限定されるものではない。例
えば、前記第５図および第８図に示した工程では酸化／
リコ／膜ｊ２または１４の接続孔が下側まで傾斜をもつ
ように行なったが、このＣ３Ｆ８と■−Ｉ２との混合ガ
スを用いた反応性イオンエツチングを途中で止めて、接
続孔周縁の上側だけに傾斜をもたせるようにしてもよく
、この場合にも本発明の効果は十分に得られる。またこ
のエツチング処理時のＨ２流量が少ない場合、例えば６
６ｃ／ｍ１ｎでは接続孔周縁の傾斜角はほぼ７０°とな
り、酸化シリコン膜１２または１４の平坦部もエツチン
グされるが、この場合予め酸化シリコン膜を厚く形成し
ておけばよい。一方Ｈ２流蓋が多くなると平坦部はエツ
チングされずＣ−Ｆポリマ一層が付着しやすくなり、接
続孔周縁の傾斜角は小さくなり、例えばＨ２流量０１９
°０／ｍ ｉ ｎではほぼ４５０となる。さらにＨ２量
が多くなると、接続孔周縁でのエツチング速度は遅くな
るが、その傾斜角はより一層小さくなる。
えば、前記第５図および第８図に示した工程では酸化／
リコ／膜ｊ２または１４の接続孔が下側まで傾斜をもつ
ように行なったが、このＣ３Ｆ８と■−Ｉ２との混合ガ
スを用いた反応性イオンエツチングを途中で止めて、接
続孔周縁の上側だけに傾斜をもたせるようにしてもよく
、この場合にも本発明の効果は十分に得られる。またこ
のエツチング処理時のＨ２流量が少ない場合、例えば６
６ｃ／ｍ１ｎでは接続孔周縁の傾斜角はほぼ７０°とな
り、酸化シリコン膜１２または１４の平坦部もエツチン
グされるが、この場合予め酸化シリコン膜を厚く形成し
ておけばよい。一方Ｈ２流蓋が多くなると平坦部はエツ
チングされずＣ−Ｆポリマ一層が付着しやすくなり、接
続孔周縁の傾斜角は小さくなり、例えばＨ２流量０１９
°０／ｍ ｉ ｎではほぼ４５０となる。さらにＨ２量
が多くなると、接続孔周縁でのエツチング速度は遅くな
るが、その傾斜角はより一層小さくなる。
なお、傾斜角はエツチング時間と共に小さくなる。
このように、Ｈ２流量とエツチング時間とにより、接続
孔周縁の傾斜角を制御することも可能となる。
孔周縁の傾斜角を制御することも可能となる。
まだ、実施例の第４図および第７図では、酸化シリコン
膜１２または１４を基板１１の表面または第１層目のア
ルミニウム層１３の表面までエツチングしだが、このエ
ツチングを途中で止めて、酸化シリコン膜１２または１
４を少し残した状態とし、その後Ｈ２流量が少ない条件
で第５図または第８図のエツチング処理を施すようにし
てもよい。さらに、第４図および第７図のエツチング処
理として、反応性イオンエツチング法の代わシに、スパ
ッタエツチング法や等方性エツチング法を用いることも
可能である。さらに、絶縁膜としては酸化ンリコン膜の
他、窒化シリコン膜、燐、砒素、硼素等の不純物を含ん
だシリケートガラス膜或いはそれらの積層膜でもよい。
膜１２または１４を基板１１の表面または第１層目のア
ルミニウム層１３の表面までエツチングしだが、このエ
ツチングを途中で止めて、酸化シリコン膜１２または１
４を少し残した状態とし、その後Ｈ２流量が少ない条件
で第５図または第８図のエツチング処理を施すようにし
てもよい。さらに、第４図および第７図のエツチング処
理として、反応性イオンエツチング法の代わシに、スパ
ッタエツチング法や等方性エツチング法を用いることも
可能である。さらに、絶縁膜としては酸化ンリコン膜の
他、窒化シリコン膜、燐、砒素、硼素等の不純物を含ん
だシリケートガラス膜或いはそれらの積層膜でもよい。
また、実施例では、第１層目および第２層目の配線とし
てアルミニウム膜を用いたが、ＭＯ，Ｗ、ＰＩ、Ａｌ１
等の金属やそれらのシリサイド膜さらには多結晶シリコ
ン膜などでもよい。
てアルミニウム膜を用いたが、ＭＯ，Ｗ、ＰＩ、Ａｌ１
等の金属やそれらのシリサイド膜さらには多結晶シリコ
ン膜などでもよい。
また接続孔に傾斜をつける他の方法として、等方性エツ
チング法例えばＣＦ４と０２の混合ガスをマイクロ波放
電させて発生したラジカルでエツチングを行なうケミカ
ルドライエツチング（ＣＤＥ）法と異方性エツチング法
例えばりアクティブイオンエツチング（ＲＩＥ）法とを
組合せてもよい。
チング法例えばＣＦ４と０２の混合ガスをマイクロ波放
電させて発生したラジカルでエツチングを行なうケミカ
ルドライエツチング（ＣＤＥ）法と異方性エツチング法
例えばりアクティブイオンエツチング（ＲＩＥ）法とを
組合せてもよい。
また、本実施例では、基板素子領域と２層目の配線の接
続のように配線層相互間についても本発明は有効である
ことは言うまでもない。
続のように配線層相互間についても本発明は有効である
ことは言うまでもない。
第１図及び第２図は従来例を示す断面図、第３図から第
９図は本発明方法の一実施例を示す工程断面図である。 １．１１・・・シリコン基板、 ２．４，１２．１４・・・絶縁膜（酸化シリコン膜）、
３．１３・・・１層目のアルミニウム配線層、５．１５
・・・２層目のアルミニウム配線層、１６ 、１８・・
・レジスト層（マスク）、１７・・・エツチング窓。 （７３１７）代理人 弁理士 則 近 憲 佑（ほか
１名） 篤７図 第４図 第５図 第６図 第８図 第９図
９図は本発明方法の一実施例を示す工程断面図である。 １．１１・・・シリコン基板、 ２．４，１２．１４・・・絶縁膜（酸化シリコン膜）、
３．１３・・・１層目のアルミニウム配線層、５．１５
・・・２層目のアルミニウム配線層、１６ 、１８・・
・レジスト層（マスク）、１７・・・エツチング窓。 （７３１７）代理人 弁理士 則 近 憲 佑（ほか
１名） 篤７図 第４図 第５図 第６図 第８図 第９図
Claims (6)
- （１）基体と、この基体上に形成され傾斜を有する第１
の孔を設けた第１の絶縁膜と、この絶縁膜上に形成され
前記第１の孔上に位置しかつ傾斜を有する第２の孔を設
けた第２の絶縁膜と、この第２の絶縁膜上及び前記傾斜
を有する第１及び第２の孔の少くとも一方に形成される
配線とを具備した半導体装置。 - （２）基板上に第１の絶縁膜を形成する工程と、前記第
１の絶縁膜上にマスクを設は前記第１の絶縁膜を選択的
にエツチング除去し第１の孔を設ける工程と、前記マス
クを除去し、前記第１の絶縁膜の全面を炭素、フッ素瓦
−び水素を含む反応性ガスによシ反応性イオンエツチン
グを行い前記第１の孔に傾斜を設ける工程と、前記第１
の絶縁膜上に第２の絶縁膜を形成する工程と、この第２
の絶縁膜上にマスクを設け、前記第２の絶縁膜を選択的
にエツチング除去し第２の孔を設ける工程と、前記第２
の絶縁膜の全面を炭素、フッ素及び水素を含む反応性ガ
スによシ反応性イオンエツチングを行い前記第２の孔に
傾斜を設ける工程と、前記第２の絶縁膜上及び前記傾斜
を設けた第１及び第２の孔の少くとも一方に形成される
配線を形成する工程とから成る半導体装置の製造方法。 - （３）反応性ガスとして０３Ｆ８とＨ２との混合ガスを
用いたことを特徴とする特許請求の範囲第２項記載の半
導体装置の製造方法。 - （４）傾斜をつける方法として、第１及び第２の孔以外
の第１もしくは第２の絶縁膜上にマスクを被着したのち
、等方性エツチング法によシ前記膜を途中までエツチン
グし、しかるのち異方性エツチング法により該膜をエツ
チング終止点までエツチングすることを特徴とする特許
請求の範囲第２項記載の半導体装置の製造方法。 - （５）前記等方性エツチング法としてケミカルドライエ
ツチング法を用いたことを特徴とする特許請求の範囲第
４項記載の半導体装置の製造方法。 - （６）前記異方性エツチング法としてリアクティブイオ
ンエツチング法を用いたことを特徴とする特許請求の範
囲第４項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14332282A JPS5933849A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14332282A JPS5933849A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933849A true JPS5933849A (ja) | 1984-02-23 |
Family
ID=15336086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14332282A Pending JPS5933849A (ja) | 1982-08-20 | 1982-08-20 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933849A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439749A (en) * | 1987-08-05 | 1989-02-10 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| US8486608B2 (en) * | 2005-06-30 | 2013-07-16 | Lg Display Co., Ltd. | Printing substrate for liquid crystal display, and manufacturing method thereof |
-
1982
- 1982-08-20 JP JP14332282A patent/JPS5933849A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439749A (en) * | 1987-08-05 | 1989-02-10 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
| US8486608B2 (en) * | 2005-06-30 | 2013-07-16 | Lg Display Co., Ltd. | Printing substrate for liquid crystal display, and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JPS60208838A (ja) | ポリイミドの傾斜エツチング法 | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| US5935876A (en) | Via structure using a composite dielectric layer | |
| JPS5933849A (ja) | 半導体装置およびその製造方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| JP2650313B2 (ja) | ドライエッチング方法 | |
| JPH0313744B2 (ja) | ||
| JP3239460B2 (ja) | 接続孔の形成方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| JP2003133255A (ja) | 障壁金属層の積層方法 | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPH06283460A (ja) | 半導体装置のドライエッチング方法 | |
| JP2000156367A (ja) | ドライエッチング方法 | |
| JPS5933832A (ja) | 半導体装置の製造方法 | |
| TW442939B (en) | Contact hole formation method to increase tungsten back-filling effect | |
| JPH10189543A (ja) | コンタクトホールの形成方法 | |
| JPH09321141A (ja) | 半導体装置の製造方法 | |
| JP3104388B2 (ja) | ドライエッチング方法 | |
| JPS6362351A (ja) | 多結晶珪素層のパタ−ニング方法 | |
| JPH03179743A (ja) | 半導体装置の製造方法 | |
| JPS60192331A (ja) | 半導体装置の製造方法 | |
| JPS58220428A (ja) | 半導体装置の製造方法 |