JPS5933884A - 可変容量ダイオ−ド - Google Patents
可変容量ダイオ−ドInfo
- Publication number
- JPS5933884A JPS5933884A JP57144444A JP14444482A JPS5933884A JP S5933884 A JPS5933884 A JP S5933884A JP 57144444 A JP57144444 A JP 57144444A JP 14444482 A JP14444482 A JP 14444482A JP S5933884 A JPS5933884 A JP S5933884A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- variable capacitance
- capacitance diode
- region
- depletion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/64—Variable-capacitance diodes, e.g. varactors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
２ベーゾ
本発明は、容量−電圧特性（Ｃ−Ｖ特性）の制御を、Ｐ
Ｎ接合に逆バイアス電圧を印加することにより拡がる空
乏層の面積でなすようにした構造の可変容量ダイオード
に関する。
Ｎ接合に逆バイアス電圧を印加することにより拡がる空
乏層の面積でなすようにした構造の可変容量ダイオード
に関する。
従来例の構成とその問題点
可変容量ダイオードでは、その使用目的に合った所望の
Ｃ−Ｖ特性を具備していることがのぞまれ、ＰＮ接合形
可変容量ダイオードでは、従来、ＰＮ接合に逆バイアス
を印加したときに主として空乏層が拡がる側の領域にお
ける拡散プロファイルを変化させる方法によって、所望
のＣ−■特性を得ていた。このように、拡散プロファイ
ルを変化させる従来の方法によると、ＰＮ接合に印加さ
れる電圧（逆方向電圧）に対する空乏層の拡がり幅（厚
み）が制御されるところとなり、Ｃ−Ｖ特性の制御がな
される。この方法によれば、所期の目的を達成すること
が可能であるものの、拡散プロファイルの制御は、不純
物の蒸着拡散条件あるいはイオン注入条件等の制御によ
らねばならず、特に前者にあっては、不純物の蒸着量、
拡散温度３べ ならびに拡散時間などを、後者にあっては、不純物イオ
ンのドーズ量、注入さたイオンを活性化させ、これを拡
散させるだめの拡散温度ならびに拡散時間などをそれぞ
れ制御することが必要である。
Ｃ−Ｖ特性を具備していることがのぞまれ、ＰＮ接合形
可変容量ダイオードでは、従来、ＰＮ接合に逆バイアス
を印加したときに主として空乏層が拡がる側の領域にお
ける拡散プロファイルを変化させる方法によって、所望
のＣ−■特性を得ていた。このように、拡散プロファイ
ルを変化させる従来の方法によると、ＰＮ接合に印加さ
れる電圧（逆方向電圧）に対する空乏層の拡がり幅（厚
み）が制御されるところとなり、Ｃ−Ｖ特性の制御がな
される。この方法によれば、所期の目的を達成すること
が可能であるものの、拡散プロファイルの制御は、不純
物の蒸着拡散条件あるいはイオン注入条件等の制御によ
らねばならず、特に前者にあっては、不純物の蒸着量、
拡散温度３べ ならびに拡散時間などを、後者にあっては、不純物イオ
ンのドーズ量、注入さたイオンを活性化させ、これを拡
散させるだめの拡散温度ならびに拡散時間などをそれぞ
れ制御することが必要である。
このため、条件設定とその制御が複雑どなり、所望のＣ
−■特性を得ることは決して容易ではない。
−■特性を得ることは決して容易ではない。
発明の目的
本発明は、以上説明した拡散グロフィイル制御によるＣ
−■特性制御にくらべて、はるかに簡単にＣ−Ｖ特性を
制御することが可能な可変容量ダイオードのＰＮ接合形
成用の逆導電型の領域を互いに隣接する複数個の独立し
た領域、格子状、櫛状あるいは梯子状などの１体領域と
して作り込むとともに、この領域の作り込みで形成され
たＰＮ接合の相対向する部分の間隔を、所定の逆方向電
圧が印加されたとき、相対向するＰＮ接合部のそれぞれ
から一導電型の半導体層内に拡がる空乏層が互いに重り
合うように設定し、空乏層の面積を逆方向電圧に対して
変化させてＣ−■特性を制御する」二うにしたものであ
る。
−■特性制御にくらべて、はるかに簡単にＣ−Ｖ特性を
制御することが可能な可変容量ダイオードのＰＮ接合形
成用の逆導電型の領域を互いに隣接する複数個の独立し
た領域、格子状、櫛状あるいは梯子状などの１体領域と
して作り込むとともに、この領域の作り込みで形成され
たＰＮ接合の相対向する部分の間隔を、所定の逆方向電
圧が印加されたとき、相対向するＰＮ接合部のそれぞれ
から一導電型の半導体層内に拡がる空乏層が互いに重り
合うように設定し、空乏層の面積を逆方向電圧に対して
変化させてＣ−■特性を制御する」二うにしたものであ
る。
実施例の説明
以下に図面を参照して、本発明の可変容量ダイオードの
構造について詳しく説明する。
構造について詳しく説明する。
第１図は、本発明の可変容量ダイオードの一例として、
ＰＮ接合形成用の逆導電型の領域が梯子状の単一領域と
して作り適寸れだ可変容量ダイオードの斜視図、また、
第２図は、第１図のｘ−Ｘ線に沿った切断した状態を部
分的に拡大して示した断面図である。なお、第１図では
、半導体層とこの中に作り適才れたＰＮ接合形成用の拡
散領域との関係を明確にするだめ、表面上を覆う絶縁膜
とＰＮ接合形成用の拡散領域に付設される電極を省略し
ている。図において、１はたとえばＮ型半導体層、２は
梯子状の１体領として作り込まれたＰ型領域、３は二酸
化シリコン（Ｓ １０２ ）などの絶縁膜、４はＰ型領
域にオーミック接触するアルミニウム（Ａｚ）などの電
極金属層、５は空乏層である。
ＰＮ接合形成用の逆導電型の領域が梯子状の単一領域と
して作り適寸れだ可変容量ダイオードの斜視図、また、
第２図は、第１図のｘ−Ｘ線に沿った切断した状態を部
分的に拡大して示した断面図である。なお、第１図では
、半導体層とこの中に作り適才れたＰＮ接合形成用の拡
散領域との関係を明確にするだめ、表面上を覆う絶縁膜
とＰＮ接合形成用の拡散領域に付設される電極を省略し
ている。図において、１はたとえばＮ型半導体層、２は
梯子状の１体領として作り込まれたＰ型領域、３は二酸
化シリコン（Ｓ １０２ ）などの絶縁膜、４はＰ型領
域にオーミック接触するアルミニウム（Ａｚ）などの電
極金属層、５は空乏層である。
５ ′ぐ一二゛
ところで、第２図の断面図で示すように、互いに隣接す
るＰ型領域部分２１，２２．２３の離間間隔をＳとする
と、この間隔Ｓは、Ｐ型領域の作り込みで形成されたＰ
Ｎ接合への印加電圧が○■のとき、Ｎ型半導体層１内へ
拡がる空乏層５の厚みをＷを考慮して、Ｓ＞２Ｗの関係
が成立するように定められる。空乏層５の拡がり厚みＷ
は、周知のようにＰＮ接合へ印加する逆方向電圧の関数
となる。したがって、ＰＮ接合に逆方向電圧を印加する
と、Ｎ型半導体層１の中へ拡がる空乏層５の厚みが増し
、これに伴って空乏層５を画する曲面の面積が増大する
。しかしながら、Ｐ型拡散領域部分の離間間隔Ｓが、上
記のＳ＞２Ｗの要件は満たすものの、逆方向電圧が所定
値に達したところで隣り合う空乏層が重り合う距離に設
定されてル゛ いるものとすると、逆方向電圧が上記の値を趣えさらに
高くなると、空乏層の重り部分は捷すまず増加する。
るＰ型領域部分２１，２２．２３の離間間隔をＳとする
と、この間隔Ｓは、Ｐ型領域の作り込みで形成されたＰ
Ｎ接合への印加電圧が○■のとき、Ｎ型半導体層１内へ
拡がる空乏層５の厚みをＷを考慮して、Ｓ＞２Ｗの関係
が成立するように定められる。空乏層５の拡がり厚みＷ
は、周知のようにＰＮ接合へ印加する逆方向電圧の関数
となる。したがって、ＰＮ接合に逆方向電圧を印加する
と、Ｎ型半導体層１の中へ拡がる空乏層５の厚みが増し
、これに伴って空乏層５を画する曲面の面積が増大する
。しかしながら、Ｐ型拡散領域部分の離間間隔Ｓが、上
記のＳ＞２Ｗの要件は満たすものの、逆方向電圧が所定
値に達したところで隣り合う空乏層が重り合う距離に設
定されてル゛ いるものとすると、逆方向電圧が上記の値を趣えさらに
高くなると、空乏層の重り部分は捷すまず増加する。
第３図は、逆方向電圧の印加で隣り合う空乏層が重り合
った状態を模式的に示す断面図であり、６ ページ 図示するように絶縁膜３の下部のＮ型半導体層の部分に
空乏層の重り部分５１．５２が形成される。
った状態を模式的に示す断面図であり、６ ページ 図示するように絶縁膜３の下部のＮ型半導体層の部分に
空乏層の重り部分５１．５２が形成される。
すなわち、このときの空乏層５の拡がり厚みをＷｌとす
ると重り部分５１．５２の半導体表面近傍での重り幅は
、はぼ、２Ｗ１−８となる。このようにして、隣り合う
空乏層間に重り部が生じると、空乏層の面積は減少する
に至る。すなわち、電圧に対する容量の変化率が変化す
るところとなる。
ると重り部分５１．５２の半導体表面近傍での重り幅は
、はぼ、２Ｗ１−８となる。このようにして、隣り合う
空乏層間に重り部が生じると、空乏層の面積は減少する
に至る。すなわち、電圧に対する容量の変化率が変化す
るところとなる。
この容量の変化率の変化割り合いは、空乏層の重り合う
部分の面積と重り合うことのない部分の面積との比によ
って決定される。そして、さらに逆方向電圧を高くする
と、遂に空乏層の形状は半導体基板の主面とほぼ平行と
なり、こののちは、逆方向電圧を高めても空乏層の厚み
が増すのみと々す、容量の変化率はほぼ一定の値となる
。
部分の面積と重り合うことのない部分の面積との比によ
って決定される。そして、さらに逆方向電圧を高くする
と、遂に空乏層の形状は半導体基板の主面とほぼ平行と
なり、こののちは、逆方向電圧を高めても空乏層の厚み
が増すのみと々す、容量の変化率はほぼ一定の値となる
。
以上のような構成をもつ本発明の可変容量ダイオードで
は、空乏層の重り具合を考慮してＰＮ接合形成用領域の
離間間隔を所定の値に定めることによって、容量の変化
率の制御、すなわち、Ｃ−■特性の制御ができる。また
、上記の電圧区間よりもさらに広い電圧範囲で容量の変
化率を制御しようとするときには、複数個のＰＮ接合形
成用領域部分相互間の離間間隔を一様とせずに異らせる
構造とすればよい。
は、空乏層の重り具合を考慮してＰＮ接合形成用領域の
離間間隔を所定の値に定めることによって、容量の変化
率の制御、すなわち、Ｃ−■特性の制御ができる。また
、上記の電圧区間よりもさらに広い電圧範囲で容量の変
化率を制御しようとするときには、複数個のＰＮ接合形
成用領域部分相互間の離間間隔を一様とせずに異らせる
構造とすればよい。
発明の詳細
な説明したところから明らかなように、本発明の可変容
量ダイオードは、ＰＮ接合形成のために半導体層内へ作
り込む領域の平面的な寸法の制御でＣ−Ｖ特性を制御す
ることのできるものであり、このため、上記の領域を作
り込むときに用いる不純物導入用マスクのパターン変更
のみでＣ−■特性の制御ができ、従来の拡散フロファイ
ルを制御する方法にくらべて可変容量ダイオードの設計
ならびに製作が容易となる。
量ダイオードは、ＰＮ接合形成のために半導体層内へ作
り込む領域の平面的な寸法の制御でＣ−Ｖ特性を制御す
ることのできるものであり、このため、上記の領域を作
り込むときに用いる不純物導入用マスクのパターン変更
のみでＣ−■特性の制御ができ、従来の拡散フロファイ
ルを制御する方法にくらべて可変容量ダイオードの設計
ならびに製作が容易となる。
なお、以上の説明では、ＰＮ接合形成用領域が梯子状の
Ｐ型頭域である場合を例示したが、本発明の可変容量ダ
イオードは、半導体とＰＮ接合形成用領域の導電型を例
示したものと逆にすることＰＮ接合形成用領域の形状を
格子状、櫛状なとの形状とすること、あるいは、多数の
ＰＮ接合形成用領域を独立させて作り込み、しかもこれ
らを並設すること、１だ、半導体層を半導体基板そのも
のとした図示する例にかえて、半導体基板上にエピタキ
シャル成長させたエピタキシャル層とすることなどの変
更を加えて形成されたものであってもよい。
Ｐ型頭域である場合を例示したが、本発明の可変容量ダ
イオードは、半導体とＰＮ接合形成用領域の導電型を例
示したものと逆にすることＰＮ接合形成用領域の形状を
格子状、櫛状なとの形状とすること、あるいは、多数の
ＰＮ接合形成用領域を独立させて作り込み、しかもこれ
らを並設すること、１だ、半導体層を半導体基板そのも
のとした図示する例にかえて、半導体基板上にエピタキ
シャル成長させたエピタキシャル層とすることなどの変
更を加えて形成されたものであってもよい。
第１図は、本発明にかかる可変容量ダイオードの構造例
を示す斜視図、第２図は、第１図のＸ−Ｘに沿って切断
した拡大断面図、第３図は、逆方向電圧の印加で拡がっ
た空乏層の重り状態を模式％式％ ・・ＰＮ接合形成用のＰ型頭域、２１〜２３・・・・・
・Ｐ型頭域部分、３・・・・・・絶縁膜、４・・・・・
・電極金属層、５，５１〜５３・・・・・・空乏層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ３ 第２図 第３区
を示す斜視図、第２図は、第１図のＸ−Ｘに沿って切断
した拡大断面図、第３図は、逆方向電圧の印加で拡がっ
た空乏層の重り状態を模式％式％ ・・ＰＮ接合形成用のＰ型頭域、２１〜２３・・・・・
・Ｐ型頭域部分、３・・・・・・絶縁膜、４・・・・・
・電極金属層、５，５１〜５３・・・・・・空乏層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ３ 第２図 第３区
Claims (2)
- （１）−導電型の半導体層の中に、ＰＮ接合形成用の逆
導電型領域を、個々に独立し、かつ、並設された複数個
の領域捷たは格子状、櫛状もしくは梯子状などの一体領
域の作り込みで形成されるＰＮ接合の、前記半導体層を
挾Ｘ７で相対向するＰＮ接合部分の離間間隔を、所定の
逆方向電圧印加時に前記ＰＮ接合部分から前記半導体層
内に拡がる空乏層が互いに重り合う間隔に設定したこと
を特徴とする可変容量ダイオード。 - （２）ＰＮ接合部分の離間間隔をＳ、逆方向重加電圧○
Ｖのときの空乏層の拡がり厚みをＷとし、前記離間間隔
ＳがＳ＞２Ｗに設定されていることを特徴とする特許請
求の範囲第１項に記載の可変容量ダイオード
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144444A JPS5933884A (ja) | 1982-08-19 | 1982-08-19 | 可変容量ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144444A JPS5933884A (ja) | 1982-08-19 | 1982-08-19 | 可変容量ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933884A true JPS5933884A (ja) | 1984-02-23 |
Family
ID=15362359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144444A Pending JPS5933884A (ja) | 1982-08-19 | 1982-08-19 | 可変容量ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933884A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001086729A1 (fr) * | 2000-05-09 | 2001-11-15 | Centre National De La Recherche Scientifique | Condensateur a capacite variable |
-
1982
- 1982-08-19 JP JP57144444A patent/JPS5933884A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001086729A1 (fr) * | 2000-05-09 | 2001-11-15 | Centre National De La Recherche Scientifique | Condensateur a capacite variable |
| FR2808924A1 (fr) * | 2000-05-09 | 2001-11-16 | Centre Nat Rech Scient | Condenseur a capacite variable |
| US6703681B2 (en) | 2000-05-09 | 2004-03-09 | Centre National De La Recherche Scientifique | Variable-capacitance capacitor |
| JP4868683B2 (ja) * | 2000-05-09 | 2012-02-01 | セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク | 可変容量キャパシタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4610207B2 (ja) | 半導体装置およびその製造方法 | |
| US3497777A (en) | Multichannel field-effect semi-conductor device | |
| US4103415A (en) | Insulated-gate field-effect transistor with self-aligned contact hole to source or drain | |
| PL123961B1 (en) | High power mosfet type device | |
| US5422298A (en) | Method of manufacturing a precision integrated resistor | |
| JPH0216591B2 (ja) | ||
| JPH07211773A (ja) | 電界制限リングを有する半導体構造およびその製造方法 | |
| US6727128B2 (en) | Method of preparing polysilicon FET built on silicon carbide diode substrate | |
| KR101221155B1 (ko) | 다이오드, 및 다이오드 형성 방법 | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| JPH02125468A (ja) | 高電圧用半導体素子およびその製造方法 | |
| JPS6322070B2 (ja) | ||
| WO1998034283A1 (en) | Silicon carbide static induction transistor and method for manufacturing same | |
| US3466510A (en) | Integrated graetz rectifier circuit | |
| EP0194832A2 (en) | Improved bipolar transistor construction | |
| US3372316A (en) | Integral grid and multichannel field effect devices | |
| JPH02154469A (ja) | 縦形電界効果トランジスタ | |
| US4329772A (en) | Method for manufacturing a semiconductor device utilizing selective epitaxial growth and post heat treating | |
| JP2001284605A (ja) | ショットキーダイオード | |
| JPS5933884A (ja) | 可変容量ダイオ−ド | |
| JP2680798B2 (ja) | 可変容量ダイオード | |
| JP2667392B2 (ja) | 多結晶半導体ダイオードの製造方法 | |
| JPS6048111B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH02186675A (ja) | 高耐圧プレーナ型半導体素子およびその製造方法 | |
| WO2000074130A1 (en) | Discrete schottky diode device with reduced leakage current |