JPS5936630U - オフ・デイレ−回路 - Google Patents

オフ・デイレ−回路

Info

Publication number
JPS5936630U
JPS5936630U JP13158482U JP13158482U JPS5936630U JP S5936630 U JPS5936630 U JP S5936630U JP 13158482 U JP13158482 U JP 13158482U JP 13158482 U JP13158482 U JP 13158482U JP S5936630 U JPS5936630 U JP S5936630U
Authority
JP
Japan
Prior art keywords
circuit
delay circuit
turned
generates
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13158482U
Other languages
English (en)
Inventor
治 小野
Original Assignee
日本電気ホームエレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気ホームエレクトロニクス株式会社 filed Critical 日本電気ホームエレクトロニクス株式会社
Priority to JP13158482U priority Critical patent/JPS5936630U/ja
Publication of JPS5936630U publication Critical patent/JPS5936630U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来のオフ・ディレー回路の一例を示す回路図
、第２図ａ　”−’　ｃおよび第３図ａ、　　ｂは第１
図に示す回路の各部動作波形図、第４図は本考案による
オフ・ディレー回路の一実施例を示す回路図である。 １・・・コンパレータ、２〜５，１０・・・抵抗、６゜
１２．１３・・・トランジスタ、７・・・微分回路、８
・・・ダイオード、９・・・コンデンサ、１１・・・ス
イッチング回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 電源とアース間に接続された積分回路と、この積分回路
    を構成するコンデンサに対して並列に接続されるととも
    に制御入力信号によってオンされるスイッチング素子と
    、前記積分回路の出力が基準値を越えて低下した時に出
    力を発生するコンパレータと、電源の立ち上りを微分し
    て微分信号を発生する微分回路と、この微分回路の出力
    発生期間に於いてのみオンされて電源を前記積分回路の
    コンデンサに供給することにより瞬時に充電するスイッ
    チング回路とを備えたオフ・ディレー回路。
JP13158482U 1982-08-31 1982-08-31 オフ・デイレ−回路 Pending JPS5936630U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13158482U JPS5936630U (ja) 1982-08-31 1982-08-31 オフ・デイレ−回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13158482U JPS5936630U (ja) 1982-08-31 1982-08-31 オフ・デイレ−回路

Publications (1)

Publication Number Publication Date
JPS5936630U true JPS5936630U (ja) 1984-03-07

Family

ID=30297435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13158482U Pending JPS5936630U (ja) 1982-08-31 1982-08-31 オフ・デイレ−回路

Country Status (1)

Country Link
JP (1) JPS5936630U (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS431551Y1 (ja) * 1965-11-12 1968-01-24
JPS4913371B1 (ja) * 1970-04-27 1974-03-30

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS431551Y1 (ja) * 1965-11-12 1968-01-24
JPS4913371B1 (ja) * 1970-04-27 1974-03-30

Similar Documents

Publication Publication Date Title
JPS5936630U (ja) オフ・デイレ−回路
JPS6066126U (ja) リセツト回路
JPS5828533U (ja) 瞬時停電検知回路
JPS5933540U (ja) リセツト回路
JPS59173442U (ja) 蓄電池の充電回路
JPS5892836U (ja) 二次電池放電電圧検出回路
JPS61331U (ja) 負荷駆動回路
JPS6062198U (ja) 二線式のパルス伝送装置
JPS5918539U (ja) コンデンサ充電回路
JPS58172233U (ja) 発振回路
JPS6057227U (ja) パワ−オン・リセット回路
JPS6016235U (ja) マイクロコンピユ−タの電源電圧低下検出回路
JPS58166112U (ja) ミユ−トパルス発生回路
JPS5914411U (ja) 増幅器の電力制限回路
JPS58147332U (ja) パワ−オンリセツト回路
JPS60116526U (ja) デイジタル装置のリセツト回路
JPS5978733U (ja) リセツト回路
JPS5933541U (ja) リセツト回路
JPS60112129U (ja) リセツト信号発生回路
JPS5911512U (ja) 信号レベル調整回路
JPS59108927U (ja) リセツト回路
JPS5879270U (ja) レベル表示装置
JPS59118330U (ja) デイジタル回路のオ−トリセツト回路
JPS5980916U (ja) 遅延出力回路
JPS5877475U (ja) 掃引型負荷器