JPS5936874A - ベクトル処理装置 - Google Patents

ベクトル処理装置

Info

Publication number
JPS5936874A
JPS5936874A JP14691682A JP14691682A JPS5936874A JP S5936874 A JPS5936874 A JP S5936874A JP 14691682 A JP14691682 A JP 14691682A JP 14691682 A JP14691682 A JP 14691682A JP S5936874 A JPS5936874 A JP S5936874A
Authority
JP
Japan
Prior art keywords
vector
instruction
scalar
flop
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14691682A
Other languages
English (en)
Other versions
JPS6346872B2 (ja
Inventor
Hiroshi Tamura
宏 田村
Kenichi Ito
賢一 伊藤
Tetsuo Okamoto
岡本 哲郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14691682A priority Critical patent/JPS5936874A/ja
Publication of JPS5936874A publication Critical patent/JPS5936874A/ja
Publication of JPS6346872B2 publication Critical patent/JPS6346872B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ベクトル有効フラグ(フリップ・フロップ)
を設け、ベクトル有効フラグがオフの場合にベクトル命
令を実行しようとすると、割込みを発生するようにした
ベクトル処理装置に関するものである。
〔従来技術と問題点〕
第1図はベクトル処理装置を含む計算機システムの概要
を示す図、第2図はベクトル処理装置の概要を示す図で
ある。第1図において、1は主記憶ユニット、2はメモ
リ制御ユニット、3と4はチャネル処理装置、5は中央
処理装置、6けベクトル処理装置をそれぞれ示している
。メモリ制御ユニット2は、各処理装置3.4.5.6
の主記憶ユニット1へのアクセスを制御するものである
。ベクトル処理装置6とメモリ制御ユニット2との間の
バスの本数は、他の処理装置3,4.5とメモリ制御ユ
ニット2との間のバスの本数工り多く、例えば4本が設
けられていて、データの転送が高速に行なえるようにな
っている。主記憶ユニット】とメモリ制御ユニット2と
の間にも複数個のバスが設けられている。
第2図は、ベクトル処理装置の概要を示すものである。
第2図において、7は命令制御部、8はスカラ演算部、
9Fiベクトル演算部をそれぞれ示している。ベクトル
処理装置は、命令制御部7、スカラ演算部8およびベク
トル演算部9を有しており、さらに図示しないが汎用レ
ジスタやベクトル・レジスタなどを有している。ベクト
ル処理装置6け、ベクトル・データを高速かつ効率よく
演算処理するために、多量のベクトル・レジスタが設け
られ、また、上記の通シメモリ制御ユニット2との間に
は複数個のデータ・バスが設けられている、ベクトル処
理装置では、スカラ演算部分によって実行されるスカラ
命令と、ベクトル演算部分によって実行されるベクトル
命令とが実行される。ベクトル命令は、上記ベクトル・
レジスタと主記憶ユニット1との間のデータ転送命令と
、ベクトル・レジスタ上のデータを演算処理する演算命
令とに大別できる、 ところで、プログラムの実行にあたっては、通常、入出
力割込み、プログラム割込み、スーパーバイザコール割
込みなどの割込みが発生し、それに対応したプログラム
処理が必要となる。
割込みが発生すると、少なくともシステムの保全に必要
なレジスタ類の内賓は主記憶ユニット1に退避しなけれ
ばならltい。捷だ、割込壕れたプログラムの実行再開
にあたっては、退避された情報を元の絨1.所に再設定
しなくては1工らブZい。ところで、ベクトル処理装置
においては、ベクトル演ηを行うために、ベクトル・レ
ジスタを始めとするベクトル処g機能に属する所要のレ
ジスタ類の退避、再設定が必鮫となる。しかしなから、
ベクトル・レジスタは例えば513x256(エレメン
ト)×16(個)の各桁があシ、主記憶ユニット1との
間に設けられた複数のデータ・バスを使用して高速に転
送したとしても、かなりの時間を架してし甘う。このよ
うな処理を行うことは、ベクトル処理装置に、cシ高速
処理を行うというn[期の目的に逆行してしまう。
〔発明の目的〕
本発明け、上記の考察に基づくものであって、スカラ演
算処理とベクトル演算処理を行い得るようになったベク
トル処理装置において、割込みが発生した際に行う退避
処理や割込み処理が終了した際1で行う再設定処理など
を効率的に行い得るようになったベクトル処理装部な提
供することを目的としている。
〔発明の構成〕
そしてそのため、本発明のベクトル処理装置は、スカラ
命令を実行するスカラ演算部分とベクトル命令を実行す
るベクトル演算部分とを有するベクトル処理装置におい
て、プログラムで設定可能なベクトル有効表示フリ・ソ
ン・70ツブを設け、上記ベクトル有効表示フリップ・
フロップかオンのとき上記ベクトル演算部分によるベク
トル命令の実行を可能とし、ベクトル有効表示フリップ
・フロップがオフのときにベクトル命令を実行しようと
した場合には割込みを発生するよう構成したことを特徴
とするものである・ 〔発明の実施例〕 以下、本発明を図面を参照しつつ説明する。
第3 I’l+は本発明による命令制御部の要部の1実
施例のブロック図、第4図は割込みが発生したときの動
作を説明する図である。
第3図において、10は命令レジスタ、11けスカラ命
令解読部、12はベクトル命令解読部、13けベクトル
有効表示フリップ・フロップ、14と15けANI)ゲ
ート、16け割込制御部をそれぞれ示している。命令レ
ジスタ10には、スカラ命令又はベクトル命令の命令が
セットされる。命令のU Pコート(オペレーション・
コート)ハ、スカラ命令w1読部】1又はベクトル命令
解読部12によってデコードされる。命令がスカラ命令
の場合にはスカラ命令解読部11から命令制御情報がス
カラ演舞部8に送られ、命令がベクトル命令の場合には
ベクトル命令解読部12から命令制御情報がゲート14
を介してベクトル演算部9に送られる。ANI)ゲート
14は、ベクトル有効表示フリップ・フロップがセット
されているときに開く。
また、A、 N Dゲート15は、ベクトル有効表示フ
リップ・フロップがリセットされているときに開く。A
 N Dゲート15が開いているときに、ベクトル命令
がデコードされると、割込み制御部1Gは、割込みを発
生する。ベクトル有効表示クリップ・フロップ13は、
命令によって設定(セット/リセット)され、この命令
をら権命令とすることも可能である。
第4図は割込みが発生したときの動作を示1′図である
。割込み機能は、システl、内部、外部、戒は処狸装硝
自身の桑件により処J!11装宿の状態を変化させる機
能である。割込みの種類とし一〇は、入出力割込みや外
部割込与、プログラム割込み、スーパバイサ・コール割
込み、マシン・チェック割込み、リスタート割込みなど
かある。こオtらの割込みにより、実行1−るプログラ
ムが切換えられる。
第4図のノロクラム間の遷移には、割込み処理プログラ
ド・が介在し−Cいる。第4図において、ノロクラム1
tまベクトル命令を使用1−るプログラドであり、プロ
グラム2と3はベクトル命令を使わソ、cいプログラム
である。ベクトル命令を使用するか否かけ、予めブロク
ラム毎に指示しブIけれはフ、(らない。なお、@4図
において、■Vけベクトル有効表示フリ7.プ・フロ・
ツブ13を示している。
割込み処理プログラムの実行によって、直11■寸で実
行していたプログラム及び?′Kに実行するプログラム
の状態の保全や設定1.rとか行われ2・。第4図の例
では、プログラム1が中断された時点から再開される時
点までの間に、ベクトル・レジスタを始めとするベクト
ル処(11!機能に含寸れるレジスタ類(以下、ベクト
ル・レジスタ類)のilj R、f iJ−行われてい
ない。このような場合には、これらのベクトル・レジス
タ類の退避を行う必髪が1.cい。
本発明は、割込みが発生した時、す、前に実行されたフ
ログラムど次に実行されるフロクラJ、との関係をKI
AIべてベクトル・レジスタ類の退避が必四であるか否
かを決定喋る際に保Ni1手段を提供するものである。
このために、本発明における割込み処理プログラム如、
−FNαのような処理を新たに行う。
■ 次に実行オペきプロゲラ11がベクトル命令を使用
し1.rいときには、ベクトル有効表示フリップ・フロ
ップ13をオフにする。
■ 次に実行すべきプログラムがベクトル命令を使用す
るときには、ベクトル有効表示フリップ・フロップ13
をオンに設定し、ベクトル命令を使用するプログラムの
中で一番最後に実行されたプログラムと、次に実行すべ
きプログラムとが同一であるか否かを調べる。
■ ■において、以前と異なると判断されたときには、
ベクトル・レジスタ類の保全、設定を行う。
入出力割込み等の処理においては、ベクトル命令は使用
されない。すなわち、割込みが発生して対応したプログ
ラム処理を行ない、元のプログラムにもどるまでにベク
トル命令か使われない場合が多いと考えられる。その場
合でに、割込みによるベクトル・レジスタ類の保全・設
定は不要である。
先に述べたように、本発明においては、ベクトル命令を
使用するか否かを予めブロクラム毎に指示しておくこと
を原則としている。しかし、中間に実行するベクトル命
令を実行しフ、【い筈の処理において、指示ミスあるい
はプログラミング・ミス等によりベクトル命令を実行イ
ることになっても、割込み制御部16が割込みを発生す
るので、レジスタ類の退避、設定などを完全に行うこと
が出来る。更にベクトル有効表示フリップ・70ツブ1
3は命令で設定イるが、その命令を將権命令とするすな
わち割込み処理プログラムでのみ設定可能とすることに
より、この機能はより僅実・有効ブ、【ものとなる・ 〔発明の効果〕 以上の説明から明らかなように、本発明によれば、スカ
ラ演算処理とベクトル演豹処011を行うベクトル処理
装置i!、において、割込み発生時点および)管除時点
におけるレジスタ類の退避や設定を効率よく行うことか
hJ能となり、これに工りペクトル処理装置の処理効率
を飛躍的に向上さ−0−ることか出来る。
【図面の簡単な説明】
第1図はベクトル処理装置を含む計算機システムの概要
を示す図、第2図はベクトル処理装置の概要を示す図、
第3図は本発明による命令制御部の要部の1実施例のブ
ロック図、第4図は割込みが発生したときの動作を示す
図である。 1・・・主記憶ユニット、2・・・メモリ制御ユニット
、3と4・・・チャネル処理装置、5・・・中央処理装
置、6・・・ベクトル処理装置、7・・・命令制御部、
8・・・スカラ演算部、9・・・ベクトル演算部、10
・・・命令レジスタ、11・・・スカラ命令解読部、1
2・・・ベクトル命令1’lf読部、】3・・・ベクト
ル有効表示フリップ・フロラフ、14と15・・・AN
L)ゲート、16・・・割込制御部。 特許出願人 富士通株式会社 代理人弁理士  京 谷 四 部 手続補正書(自発〕 昭和58年5月27日 特許庁長官 若 杉 和 夫殿 (偶許庁審査官        殿) 1、事件の表示  昭和57年特許願第 146916
号2、発明の名称  ベクトル処理装置 3、抽1]:、をする者 事件との関係 特許出願人 (1所  神奈川県用崎市中原区1−小lT11101
5番地氏 名 (522)富士通株式会社 代表各 111  本 「)(眞 4、代理人 補  正  の  内  容 1、 明細書の特許請求の範囲を下記のように補正する
。 「α) スカラ命令を実行するスカラ演算部分とベクト
ル命令を実行するベクトル演算部分とX有するベクトル
処理装置において、プログラムで設定可能なベクトル有
効表示フリップ働フロップと−上記ヘクトル有効表示フ
リップ・フロップがオンのとき上記ベクトル演算部分に
よるベクトル命令の実行乞可能とする手段と、上記ベク
トル有効表示フリップ・フロップがオフのときにベクト
ル命令を実行しようとした場合には割込みを発生させる
手段とを設けたことン特徴とするベクトル処理装置。 (21ベクトル有効表示フリップ・フロップ71r I
f? lli命令でのみ設定可能とすることを特徴とす
る特許請求の範囲第(])項記載のベクトル処理装置。 」2、明細Wff、5頁第12行第12行6頁第1行の
「スカラ命令乞・・・特徴とするものである。」ゲ下記
のように補正する。 「スカラ命令ケ実行するスカラ演算部分とベクトル命令
を実行するベクトル演算部分とt有するベクトル処理装
置において一プログラムで設定可能なベクトル有効表示
フリップ・フロップと、上記ベクトル有効表示フリップ
・フロップがオンのとき上記ベクトル演算部分によるベ
クトル命令の実行ヶ可能とする手段と、上記ベクトル有
効表示フリップ螢フロップがオフのときにベクトル命令
を実行しようとした場合にレエ割込みケ発生させる手段
とχ設けたこと乞特徴とするものである。」3、明細書
第7頁第9行の「・・・可能である。」の後に下記の文
ケ追加する。 「即ち、OPコードが解読され、ベクトル有効表示フリ
ップ・フロップ132セントする命令であるとベクトル
有効表示フリップ・フロップ13がセットされ、ベクト
ル有効表示フリップ・フロップ】3乞リセツトする命令
であるとベクトル有効表示フリップ・フロップ13がリ
セットされる。」4、第3図ン添付図面のように補正す
る。 以上 才3図

Claims (1)

  1. 【特許請求の範囲】 スカラ命令を実行するスカラ演算部分とベクトル命令を
    実行するベクトル演算部分とを有するベクトル処理装置
    において、プログラムで設定可能なベクトル有効表示フ
    リップ・フロップを設け、上記ベクトル有効表示フリッ
    プ・フロップがオンのとき上記ベクトル演算部分による
    ベクトル命令の実行を可能とし、ベクトル有効表示フリ
    ップ・フロップがオフのときにベクトル命令を実行しよ
    うとした場合には割込みを発生するよう構成したことを
    特徴とするベクトル処理装置。 (2)  ベクトル有効表示フリップ・フロップを特権
    命令でのみ設定可能とすることを特徴とする特許請求の
    範囲第(1)項記載のベクトル処理装置。
JP14691682A 1982-08-26 1982-08-26 ベクトル処理装置 Granted JPS5936874A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14691682A JPS5936874A (ja) 1982-08-26 1982-08-26 ベクトル処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14691682A JPS5936874A (ja) 1982-08-26 1982-08-26 ベクトル処理装置

Publications (2)

Publication Number Publication Date
JPS5936874A true JPS5936874A (ja) 1984-02-29
JPS6346872B2 JPS6346872B2 (ja) 1988-09-19

Family

ID=15418459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14691682A Granted JPS5936874A (ja) 1982-08-26 1982-08-26 ベクトル処理装置

Country Status (1)

Country Link
JP (1) JPS5936874A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02179744A (ja) * 1988-12-29 1990-07-12 Fuji Kobunshi Kk ジアリルフタレート系樹脂同調エンボス化粧板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720864A (en) * 1980-07-11 1982-02-03 Hitachi Ltd Vector processor
JPS57106982A (en) * 1980-12-24 1982-07-03 Fujitsu Ltd Data processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5720864A (en) * 1980-07-11 1982-02-03 Hitachi Ltd Vector processor
JPS57106982A (en) * 1980-12-24 1982-07-03 Fujitsu Ltd Data processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02179744A (ja) * 1988-12-29 1990-07-12 Fuji Kobunshi Kk ジアリルフタレート系樹脂同調エンボス化粧板の製造方法

Also Published As

Publication number Publication date
JPS6346872B2 (ja) 1988-09-19

Similar Documents

Publication Publication Date Title
KR100312092B1 (ko) 스택레퍼런스및비스택레퍼런스방식으로공유논리레지스터파일의레지스터를지정하는두명령어유형을실행하는방법및장치
KR100286416B1 (ko) 여러운영체제기술에서볼수없는상이한데이터형연산을수행하는방법
US4740893A (en) Method for reducing the time for switching between programs
CN101110017A (zh) 一种组合指令的技术
JPS63261449A (ja) デ−タ処理装置
KR920003044B1 (ko) 가상 머신 시스템용의 게스트 머신 실행 제어 시스템
US4656581A (en) Vector mask control system
KR920003182B1 (ko) 마이크로프로세서
JPH056281A (ja) 情報処理装置
US20050216708A1 (en) Processor for performing context switching, a method for performing context switching, a computer program for perform context switching
JPS594049B2 (ja) コンピュ−タ装置
JPS6346872B2 (ja)
JPS6352240A (ja) デ−タ処理装置
JPS6352241A (ja) マイクロプロセツサ
Karshmer et al. Are operating systems at RISC?
JPS5829051A (ja) 演算処理装置
JPS5875250A (ja) デジタル情報処理装置
JP2002333985A (ja) レジスタ退避復旧方法
Wilkes Historical perspectives: computer architecture
JPH03204036A (ja) 割込み処理後の動的再開機構を備えた計算機
JPH03184127A (ja) レジスタ退避制御方法
JPS62147545A (ja) 情報処理装置における転送命令処理方式
JPS6149695B2 (ja)
JPS608939A (ja) 特殊機能セツト・アツプ制御方式
JPS62194545A (ja) デ−タフロ−型計算機のプログラム書換装置