JPS5937662B2 - ３相交流電圧制御素子への制御信号配分方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、３相交流電圧をサイリスタ等のスイッチング
素子を用いて制御するに際し、予め３相交流電圧のうち
の１相を基準にして作つておいた上記スイッチング素子
のゲートトリガパルスを各スイッチング素子に対応づけ
る場合に必要となる３相交流電圧の相回転を自動的に検
知し、上記ゲートトリガパルスの配分を決定することを
目的とする。

従来より３相交流電圧をスイッチング素子により位相制
御するに際し、各ゲートに送るゲートトリガパルスの順
序の決定は、予めシユミレート用の３相トランスを設け
ておき、その出力電圧をもとに各相毎にゲートトリガパ
ルスを作り、これを上記スイッチング素子のゲートに送
るのが常用される方法であつた。

この方法によれば、３相交流電圧の相回転順序を知る必
要もなく、自動的にゲートトリガパルスが各スイッチン
グ素子に配分されるが、このためにはいかにしてもシユ
ミレート用の３相トランス等を必要とし、価格面、精度
面（特にスイッチング素子の点弧のバラツキ）および形
状面での問題点が多かつた。本発明は、上記のようなシ
ユミレート用トランスを用いずに、３相交流電圧の相回
転方向を容易に決定し、さらに相回転とは無関係に作つ
たゲートトリガパルスを各ゲートヘ相回転を考慮して配
分するのに有効な方法である。

次に本発明による方法の原理を、第１図および第２図を
用いて説明する。

第１図は、ａ、ｂ、ｃ相よりなる３相交流電圧をサイリ
スタ１ａ、Ｉｂ、Ｉｃを用いて湘脚し、直流電圧出力を
得ようとする回路の一例である。

ここで、２ａ、２ｂ、２ｃは各サイリスタのゲート、３
は負荷、４は出力電圧検出回路である。さて、この時、
第２図Ｉに示すようにサイリスタの各ゲートに送るゲー
トトリガパルスをａ相を基準にして５、５’、５″のよ
うに作つておいたとする。ただし、パルス５，５′，５
″の位相差は、いずれも３相交流電圧の性質から、電源
周期の％すなわちラジアンでいえば（％）πとしておく
（ただし６相半波整流の場合は上記位相差は電源周期の
％となる）。またパルス５はａ相を基準にして作つたも
のであるからａ相に相当するサイリスタ１ａのゲート２
ａに送るものとする。残りの２つすなわち、パルス５′
，５７は、ゲート２ｂ，２ｃのいずれに対応させて送る
かは、相回転がＡ，ｂ，ｃ相の順序の時には、ゲート２
ｂにパルス５′，ゲート２ｃにパルス５″を対応させ、
相回転がＡ，ｃ，ｂ相の順序の時には、逆にゲート２ｂ
にパルス５″，２ｃにパルス５′を対応づければよいの
であるが、この相回転の決定方法には、第２図に示すよ
うにサイリスタの導通位置をある特定の位置、例えば３
相交流電圧がフル導通となるような位置Ｐ，ｐ′，ｐ″
にセツトし、その時の出力電圧を第１図の出力電圧検出
回路４で検出する。この時もし３相の相回転方向とサイ
リスタへのゲートトリガパルス配分順序とが一致してい
れば、第２図の斜線で示す電圧に相当した出力電圧が得
られるはずであり、もしそうでなければ、第２図の斜線
で示すような出力電圧が得られ、の斜線部電圧に比べ相
当に低いものとなる。したがつて、このように予め特定
の導通角にてゲートトリガパルスを送り、相回転順序と
ゲートトリガパルスの配分順序とが合致している時に得
られるであろう予想出力電圧値と、第１図の出力電圧検
出回路４で検出した出力電圧とを比較し、その結果著し
い不一致がみられる場合には、ゲート２ｂ，２ｃに送る
ゲートトリガパルスの順序が逆であるから、ゲート２ｂ
，２ｃに送るゲートトリガパルスの順序を逆にするよう
な回路を構成しておけば、相回転に合致するゲートトリ
ガパルスの配分が行えることになる。なお、上記に述べ
たゲートトリガパルスの順序を逆にするような回路とは
、例えば第３図に示すような切換回路であり、その切換
回路をリレー等で構成し、リレー接点ＣＲ，，ＣＲ２を
制御することにより切換え可能にできるものである。ま
た、この切換回路等も含めて、本発明法を構成する回路
をＴＴＬ素子やＭＯＳ素子等の集積回路素子で作ること
ももちろん可能であり、このようにすれば、回路自体も
小形化かつ高速化できることはいうまでもない。

さて、以上のようにして、相回転順序に合致するように
各ゲートトリガパルスの配分が確定完了すると、それ以
後は、ゲートトリガパルスの配分回路を自己保持化させ
、そのあとで必要な出力値（出力電圧）を得るためにゲ
ートトリガパルス５，５１，５７の発生位置を制御すれ
ばよい。この手順は、予めＩＣメモリ等のメモリ素子内
にプログラム化しておくことも可能である。以上のよう
な本発明の方法によれば、相回転検出用のシユミレート
トランスが不要となり、価格面および形状面および精度
面（例えばスイツチング素子のシユミレートトランスの
製造上のバラツキに起因する点弧のバラツキ）が解消で
き、将来これらスイツチング素子制御回路を集積化、イ
ンテリジエンス化する場合にきわめて有効である。

【図面の簡単な説明】

第１図は３相交流電圧のサイリスタ制御による制御回路
を示す回路図、第２図は本発明による方法の原理を説明
するための図、第３図は本発明による方法を実施するに
当り、ゲートトリガパルスを各ゲートに配分する方法の
一例を示す回路図である。 Ａ，ｂ，ｃ・・・・・・３相、１ａ，１ｂ，１ｃ・・・
・・・サイリスタ、２ａ，２ｂ，２ｃ・・・・・・サイ
リスタのゲート、３・・・・・・負荷、４・・・・・・
出力電圧検出回路、５，５′，５ｔ・・・・・・ゲート
トリガパルス、Ｐ，ｐ′，ダ・・・・・・点弧位置。

Claims (1)

1. 【特許請求の範囲】 １ ３相交流電圧の出力値をスイッチング素子により制
   御する回路において、前記スイッチング素子のゲートに
   特定の制御信号を送つた時の前記出力値が前記制御信号
   を送る順序と前記３相交流電圧の相回転順序との合致時
   に得られる前記制御信号に対応する出力値にほぼ達する
   まで前記制御信号の前記スイッチング素子への配分順序
   を順次切換えることを特徴とする３相交流電圧制御素子
   への制御信号配分方法。 ２ ３相交流電圧のａ、ｂ、ｃ相の内のａ相を基準にし
   てスイッチング素子のゲートトリガパルス５を作り、残
   りの２相についてはおのおの前記パルス５からみて電源
   周期の１／３、２／３の位相差を有するゲートトリガパ
   ルス５′、５″を作り、前記パルス５は前記ａ相を制御
   するスイッチング素子のゲートに接続し、前記パルス５
   ′、５″と前記ｂ、ｃ相を制御するスイッチング素子の
   ゲートとの間に、前記パルス５′、５″と前記ｂ、ｃ相
   との接続を切換える回路を設け、３相交流電圧の出力値
   と制御信号に対応する出力値とが不一致の場合にのみ接
   続を切換えることを特徴とする特許請求の範囲第１項記
   載の３相交流電圧制御素子への制御信号配分方法。