JPS5937732A - 開閉器信号検出回路 - Google Patents

開閉器信号検出回路

Info

Publication number
JPS5937732A
JPS5937732A JP57148033A JP14803382A JPS5937732A JP S5937732 A JPS5937732 A JP S5937732A JP 57148033 A JP57148033 A JP 57148033A JP 14803382 A JP14803382 A JP 14803382A JP S5937732 A JPS5937732 A JP S5937732A
Authority
JP
Japan
Prior art keywords
circuit
latch
switch
information
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57148033A
Other languages
English (en)
Inventor
Isamu Yamane
山根 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP57148033A priority Critical patent/JPS5937732A/ja
Publication of JPS5937732A publication Critical patent/JPS5937732A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明のhする技術分野〕 本発明は、論理回銘細に関し、特にロック式スイッチ等
によるチェーン回路の信号検出回路に関する。ここにロ
ック式ス゛イツチ等によるチェーン回路とは、複数の単
極双投形の切替えスイッチを含み、この切替えスイッチ
の一つのブレーク接点と隣の切替えスイッチの共通接点
とが直列に鎖状に接続され、各切替えスイッチがオン状
態でロックできるように構成された回路をいう。
〔従来技術の説明〕
従来は、ロック式スイッチのチェーン回路にスイッチ検
出回路を設ける場合に(′J、第1図に示1ようにカウ
ンタ104のクリヤ端子114にチェーン回路の先端を
接続した回路が用いられている。
いま、スイッチ100が閉じたとすると、クリヤ端子1
14はアースから切り離されて% HIし4ルとなり、
カウンタ104は端子113のクロックパルスをカウン
トしてチャックリング除去のために一定のタイミング時
間経過後に、インバータ105を経由してラッチ106
にラッチパルスを出力する。
その結果、ラッチ106では108〜111で表わされ
るスイッチ1000オン情報をラッチする。この様子を
第2図に破iaで示す。
一般的にロック式でチェーン回路を構成しているスイッ
チはブロック型であり、二重押しとならないように機械
的なレリーズ機構を持っている。
すなわち、スイッチ100が押し下げられてロックされ
た状態でスイッチ101を押し下げると、スイッチ10
0はロックを解除されて復旧するとともに、スイッチ1
01がロックされる。この時、第2図の破1ilbに示
すように、スイッチ100の復旧がスイッチ101のロ
ックよりも早ければ、カウンタのクリヤ端子114では
瞬間、オフ情報を検出できるため、ラッチ106にラツ
チノぞルスを出力して新たに押し下げられたスイッチの
オン情報をランチする。
しかし、第2図の破線Cのように、スイッチ100の復
旧がスイッチ101の押下げよりも遅れた場合には、ク
リヤ端子114にオフ情報が現れないために、カウンタ
104に起動がかからず、新たに押し下げられたスイッ
チに関する情報を検出できない。
このように、従来の回路では押し下り′るスイッチと復
旧するスイッチの相互間の動作タイミングによっては、
閉じられたスイッチに関づる情報を検出できない欠点が
ある。つまり、接続さJするスイッチのレリーズ機構か
機械的であるためにスイッチ相互の動作タイミングが一
様ではなくブぶり、従来の回路では確実なスイッチ検出
動作を保降できない。
〔発明の目的〕
本発明の目、的+j、従来回路の欠点となっていたロッ
ク式スイッチのチェーン回10におtiるスイッチ相互
間の開閉タイミングのズレによる検出ミスを防ぐことが
できる開閉器信号検出回路を提供することにある。
〔発明の要点〕
本発明は、ロック式スイッチのチェーン回路のスイッチ
オン情報を検出する回路であり、今回閉じたスイッチの
オン情報を符号化するキーエンコーダーの出力と、ラッ
チ回路に記憶されている削回閉じたスイッチのオン情報
とを比較器で比較−一致すればスイッチの開閉に変化な
しど判断し、異なわば卒またにスイッチの開閉に変化が
起きたと判断してカウンターを起動し、チャツタリング
除去後に新しいスイッチ情報を取り込むことを14!j
徴としている。
〔実施例による説明〕
以下、本発明を図面に基づいて説明する。
第3図は本発明実施例回路の回路図である。
同図において、スイッチ200.201等を含みチェー
ン回路がg成され、このチェーン回路はキーエンコータ
2(+2に接続される。このキーエンコーダ202はス
イッチ200.201等のオン情報を符号化して出力す
る回路である。
キルエンコーダ202の出力208〜211はラッチ2
06に専かれ、さらにこのランチ206の出力はゲ−)
 207に導かれる。そして、このラッチ206の出力
とキーエンコーダ202の出力とはそれぞれ入力217
,218として比較器21Gに導かれる。比較器216
は上記の入力217と218との比較結果が一致したと
きには′H“レベル信号を、また不一致のときには1L
ルベル信号を出力する回路であって、この出力はカウン
タ204のクリヤ端子214に導かれる。
カウンタ204けクリヤ端子に′Hlレベル信号を受け
ることによりそのカウント値をクリヤし、%’ L I
レベル’kJ号を受けている間はNORゲート203を
介して入力するクロックパルス213をカウントし、そ
のカウント値が一定値(すなわち、一定時間経過後)に
なったらラツチノにルスをインノ々−タ205を介して
ラッチ206の作動タイミング入力に送出する回路であ
る。
次に、上記の実施例回11・1の動作を説明する。
今、スイッチ200を閉じたとすると、キーエンコーダ
202は出力208〜211にそのオン情報を出力する
。比較器216では、今回閉じられたスイッチ200の
オン情報218と前回のスイッチ情報、つまり全スイッ
チオフという情報217を比較する。
比較した結果を!Rなることとなり、Jjr、載結呆2
】5には% L Jレベルが出力される。また、ここで
スイツチ200にチャックリングが発生したとすれば。
比較#11;果もチャックリングに同期して′Lルベル
と1■“レベルを繰り返す。したがって、カウンタ20
4はチャツタリングが発生している間はクリヤ端子21
4に% Ii #レベル信号を受けるのでクリキ状11
1となっている。チャツタリング終了彼、カウンタ20
4はセットされ、クロックツ々ルス213をカウントす
る。そして一定時間抜、インノ々−ター205を経由し
てラッチ、(+ルスをラッチ206に対して送出する。
第4図の破線aは以上のq9作の場合の各4重1号波形
を示したものである。ラッチ2()6ではスイッチ20
00オン情報を取り込んで記憶するとともに、これを出
力1′る。ここで比較器215への入力217と入力2
18とは一致し、比較結果215は′I(ルベルどなり
、カウンタ204はクリヤされる。したがってこの状態
を次のスイッチ情報に変化がある時まで継続する。やが
て、端子212にnil取りノゼルスが到来し、ゲート
207を制御し、スイッチ情報を読み取る。
次に、第4図の破線すに示すように、スイッチ201を
押し下げた時に201の閉じるタイミングがスイッチ2
000俵田よりも遅い場合あるい&J破線Cに示すよう
に逆にスイッチ200の復旧が星い場合について説明す
ると、いずれの場合もチャックリング除去後にカウンタ
204が起gelされて一定時間経過後忙ランチ206
へラッチパルスを出力している。したがって、従来回路
の欠点となっていた破線Cによるタイミングの場合でも
問題なく新しいスイッチ情報の検出が行える。このよう
に、不発ツJによりば従来回路に比較器を追加するだけ
で、確実な動作を(Jることかできる。
なお、実施例回路はロック式スイッチのチェーン回路に
応用したものを示したが、本発明はこれに限定されるも
のではなく、ノンロック式スイッチで特に2重押しで使
用する検出回路のチャツタリング除去回路どしても最j
〜である。
〔発明の効果〕
以上説明したように、本発明によれば、切替えスイッチ
の押下げ、復旧の動作タイミングに関係なく、チェーン
回路の切替えスイッチのオン情報を確実に検出すること
かできる。
【図面の簡単な説明】
第1回目′J゛従北例の回路図。 第2Mは従来何回N+’iの動作のタイミングチャート
 。 第6図1本発明宍施例回路の回路図。 紀41¥41は第3図史施例回に’uの動作のタイミン
グチャート3、 ioo 、  1.01.200.2.01・・・ロッ
ク式スイッチ、102.202・・・キーエンコーダ、
+03.203・・・NORゲート、104.204・
・・カウンタ、105.205・・・インノ々−タ、1
(lfi、、206・・・ラップ、107.207・・
・ゲート、216・・・比較器。 1時a′1出願人 日斗′lC気抹式会社代理人 弁理
士共 出 直 孝

Claims (1)

    【特許請求の範囲】
  1. (1)複数の切替えスイッチのブレーク接点と隣の共通
    接点とが直列に接続されてなるチェーン回路と、 このチェーン回路に接続されて上記切替えスイッチのオ
    ン情報を符号化するエンコーダと、このエンコーダの出
    力を記憶保持するとともに出力するラッチ回路と、 このラッチ回路が作動するタイミ゛ングを決定するカウ
    ンタと を備えた開閉器信号検出回路において、上記エンコーダ
    の出力と上記ラッチ回路の出力を比較する比較回路を備
    え、 この比較回路の出力に応じて上記カウンタが起動される
    ように構成されたことを特徴とする開閉器信号検出回路
JP57148033A 1982-08-25 1982-08-25 開閉器信号検出回路 Pending JPS5937732A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57148033A JPS5937732A (ja) 1982-08-25 1982-08-25 開閉器信号検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57148033A JPS5937732A (ja) 1982-08-25 1982-08-25 開閉器信号検出回路

Publications (1)

Publication Number Publication Date
JPS5937732A true JPS5937732A (ja) 1984-03-01

Family

ID=15443607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57148033A Pending JPS5937732A (ja) 1982-08-25 1982-08-25 開閉器信号検出回路

Country Status (1)

Country Link
JP (1) JPS5937732A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239011A (ja) * 1990-02-16 1991-10-24 Seikosha Co Ltd 入力処理回路
JPH03266518A (ja) * 1990-03-16 1991-11-27 Fujitsu Ltd モード出力切換回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239011A (ja) * 1990-02-16 1991-10-24 Seikosha Co Ltd 入力処理回路
JPH03266518A (ja) * 1990-03-16 1991-11-27 Fujitsu Ltd モード出力切換回路

Similar Documents

Publication Publication Date Title
US3597539A (en) Frame synchronization system
US4177453A (en) Digital remote control system with improved noise immunity
US5168181A (en) Spike filtering circuit for logic signals
JPS5937732A (ja) 開閉器信号検出回路
US6265904B1 (en) Digital phase shift amplification and detection system and method
US8324938B2 (en) Self-timed trigger circuit with single-rail data input
US6343096B1 (en) Clock pulse degradation detector
US4209834A (en) State variant correlator
RU2136111C1 (ru) Устройство для цикловой синхронизации
US5510786A (en) CMI encoder circuit
EP0335508B1 (en) Clock driven data sampling circuit
SU1511843A1 (ru) Устройство дл обнаружени отказов в шаговом электроприводе
US5148450A (en) Digital phase-locked loop
SU1157540A1 (ru) Устройство дл сравнени чисел
JPS6258725A (ja) カウンタ回路
SU1292216A1 (ru) Адаптивный восстанавливающий орган
SU1150759A1 (ru) Синхронный делитель частоты на 11 на @ -триггерах
SU1188922A1 (ru) Устройство для управле- . ния'переключением резервных блоков
SU1420665A1 (ru) Счетное устройство с контролем
RU2259455C1 (ru) Устройство управления электронного замка
CN118069433A (zh) 一种时钟切换装置、芯片及片上系统
RU2006955C1 (ru) Система дистанционного управления объектами
SU1702374A1 (ru) Устройство дл контрол последовательности импульсов
RU1786487C (ru) Дискретное устройство
RU2430464C2 (ru) Пересчетное устройство с частотно-фазовой схемой сравнения