JPS5938693B2 - ガスホウデンパネルノ デンキヨクセイサクホウ - Google Patents

ガスホウデンパネルノ デンキヨクセイサクホウ

Info

Publication number
JPS5938693B2
JPS5938693B2 JP50146242A JP14624275A JPS5938693B2 JP S5938693 B2 JPS5938693 B2 JP S5938693B2 JP 50146242 A JP50146242 A JP 50146242A JP 14624275 A JP14624275 A JP 14624275A JP S5938693 B2 JPS5938693 B2 JP S5938693B2
Authority
JP
Japan
Prior art keywords
layer
electrode
layers
chromium
gas discharge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50146242A
Other languages
English (en)
Other versions
JPS5270749A (en
Inventor
倭士 安藤
義則 宮下
英男 山下
賢二 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP50146242A priority Critical patent/JPS5938693B2/ja
Publication of JPS5270749A publication Critical patent/JPS5270749A/ja
Publication of JPS5938693B2 publication Critical patent/JPS5938693B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 本発明は誘電体層で被覆された電極をガス放電空間に対
面させてなる間接放電型ガス放電パネルの電極製作法、
具体的にはクロム−銅−クロムの三層構造に係る電極の
製作法に関する。
間接放電型のガス放電パネル(P、D、Pと称す)にお
いては、ガラス基板の面上に所定パターンの電極を形成
し、その上にガラス材の誘電体層(I。
Fと称す)を全面的に形成する。
この1.F層は、低融点ガラスペーストを全面に塗布し
て、これを焼成したものである。
この種電極には金とガラス材を含むペーストをスクリー
ン印刷法によりガス放電パネルのガラス基板面に塗布印
刷して所望のペーストパターンを形成し、このパターン
を焼成して電極パターンとする方法が従来ある。
しかしこの方法によれば、スクリーン印刷のため、ペー
ストパターンの細線化には限界があり、しかもペースト
の焼成でパターンかにじんで拡がる性向があるため、結
果としての電極パターンの精度の高い細線化は一層困難
である。
そこで、この問題を打開し、精度の高い細線電極を形成
するために次の方法が開発されている。
それはガラス基板面にクロム層、銅層及びクロム層を積
層して成る電極パターンを形成し、第3層のクロムを熱
処理して酸化クロムの被覆層とする方法である。
この方法によれば、第1層のクロム(Or )はガラス
基板と銅(Cu)とを密着させるように働き、第2層の
Cuは電極の導電性母体となり、第3層のOrは酸化ク
ロム層を形成してCuの保護膜として働く。
この保護膜の必要性は、これがないと1. F層の焼成
に際し、導電母体のCuが酸化して導電機能が阻害され
ることと、電極パターンが酸化侵蝕で損なわれるためで
ある。
この方法では、0rOu−Orの三層の電極パターンは
公知の蒸着法又はスパッタ法により全面に三層を積層し
、それを公知のホトエツチング法によって所定パターン
に成形することにより得られる。
従って、ホトエツチング法では精度の高い細線パターン
を形成し得るのでこの精度の点では前述の金ペーストの
スクリーン印刷による方法に較べ太いに改善される。
しかしながら、この方法には次のような問題がある。
前述のように保護膜により1.F層の焼成に際してCu
の酸化は阻止されるが、この焼成に際し電極成分のCu
が1.F層へ拡散する現象が生じる。
これは酸化クロムの保護膜では阻止し得ない。
この拡散現象により、電極が侵蝕される結果となり、電
極特性を劣化させ且つ1.F層の放電特性を悪くする危
険がある。
そこで、従来採られている対策は、第1層と第3層のC
r層の層厚比を第2層のCu層厚に対し1/10以上に
なるように三層を構成し、これをフオーミングガス中で
熱処理を施こす方法である。
しかし、この方策を採るとしても、実用性を考慮すれば
Cr層厚は約2000Å以下が限度である。
即ち、これ以上のCr層厚になるとCr層の内部応力が
有意に増大し、無数の亀裂を生じ、その結果この亀裂に
Cuが拡散し、又電極がはく離したり欠損したりして電
極の特性が損われ、又この亀裂から気泡が1.F層に焼
成時に発生して1.F層の放電特性が損われる。
それ故に、0r−Ou−Cr系の電極ではCuの層厚は
約10000λ程度が上限となる。
しかし、この程度のCu層厚では、電極抵抗を十分低く
抑えることのできない場合が生じる。
電極抵抗が高い場合、該電極に駆動電圧を印加したとき
電圧印加端部には印加電圧に近似した電圧が加わるけれ
ども、そこから離れた他端部に向うに従って漸減した電
圧がカロわることになる。
つまり、電極全長にわたり均一な電圧を加えることがで
きず、そのため放電にバラツキが生じ良好な表示品質を
呈することができない欠点がある。
そこで、本発明の目的は、上記問題を解決する細線化に
有効なCr Ou Orの三層電極の製作法を実現
することにある。
要するに本発明によれば、ガラス基板上に層厚500〜
1500人のクロム(Or)、層厚20000〜500
00λの銅(Cu)及び層厚500〜1500λのクロ
ム(Or)の三層から成る電極パターンを蒸着法または
スパッタ法により形成し、このパターンの外部接続端子
領域となる一端部を除く電極領域に主として二酸化ケイ
素(8102)から成る被膜を被覆し、前記電極パター
ンの外部接続端子領域に金(Au)を印刷法により形成
し、この後基板を加熱して前記全端子層の焼成処理と二
酸化ケイ素被覆層の安定化処理を同時に施した後、前記
二酸化ケイ素被覆層上に上記誘電体層を被覆することを
特徴とするガス放電パネルの電極製作法が提供される。
本発明によれば、5i02の被膜はガラス(基板や1.
F層の)への密着性に優れ、又耐湿性、透明性及び絶縁
性に優れているので、既述のCr−Cu−0r電極の問
題点となる酸化侵蝕並びに1゜F層への拡散を有効に阻
止する。
しかも本発明によれば、フォーミングガス雰囲気での既
述のような熱処理工程は省略されるので、その点でも製
作上有利である。
次に本発明をその実施例により詳細に説明する。
(1)先ずP、D、Pのガラス基板を次のように洗浄す
る。
クロム混酸液に2〜3時間浸漬し、流水中で洗浄し、そ
の後でアルコール処理と乾燥処理を施こす。
(2)次に洗浄ガラス基板面にOr −0u−Orの三
層電極の細線パターンを形成する。
これは先ず蒸着法或いはスパッタ法により、基板面の全
域に順次積層する。
第1層と第3層のOrの層厚は各々500〜1500人
に又第2層のOuの層厚は20000〜50000人と
既述の限界を大きく越えた値にすることができる。
それから通常のホトレジスト法により、三層の上に細線
群のホトレジストパターンを形成し、それから化学エツ
チング処理により細線群の電極パターンを形成する。
このエツチング液には、例えばCr層には約30%−H
0I水溶液を用い、Cu層には約20%−F e 01
g水溶液を用いるとよい。
ところで、第1図及び第2図は本発明方法によって形成
された電極を有するガス放電パネルの基板構造を示す平
面説明図と断面説明図であり、図において、10がガラ
ス基板であり、20が第1クロム層21、第2銅層22
、及び第3クロム層23から成る三層電極パターンであ
る。
(3)次にSiO2の被覆膜を形成する。
SiO2を蒸着法、ヌパツタ法或いは化学蒸着法(C,
V、D法)により、第1図の点線領域Aに2000〜5
000人の膜厚で被覆する。
第2図において、30は当該SiO2被覆膜を示す。
このSiO2は単に電極パターンの表面に限らず、その
空隙の基板面部にも被覆する。
しかし後に述べる外部端子に接続する電極パターンの1
端部はSiO2を被覆せずに露出させておく。
(4)次に金の外部端子のパターンを形成する。
金とガラスを成分にしたペーストで、第1図の24で示
すように、電極パターンの露出した部分を覆うように形
成される。
これはスクリーン印刷法により行なう。
(5)次に余端子の焼成処理と5i02被覆の安定化処
理を大気中で基板面を加熱することにより同時に行なう
。
Cr−0u−Crの三層電極に金の端子部を設けるのは
電極端から酸化侵蝕されるのを防止し且つ外部接続端子
部の高信頼化を企図するためである。
以上によりガラス基板に電極が形成されたが、この電極
面上には第2図に示すような1.F層40を低融点ガラ
スのペースト塗布(スクリーン印刷による)及びその焼
成により第1図の領域Bに積層する。
この場合、全端子部24は1部分■。F層により覆われ
る。
上記方法によって製作された基板積層構造によれば、S
iO□膜が有効に働き、Cu層がOr層&&較して可成
りな層厚であるにも拘わらず、1.F層の放電特性、電
極特性を何ら阻害されなかった。
【図面の簡単な説明】
第1図と第2図は本発明に係る電極をそなえた基板構造
を示す平面説明図と断面説明図である。 図において、10はガラス基板、20は三層電極パター
ン、21は第1のCr層、22は第2のCu層、23は
第3のCr層、24は金の外部端子、30はSiO□被
覆膜、40は1.F層を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 誘電体層で被覆された電極をガス放電空間に対面さ
    せてなるガス放電パネルにおいて、ガラス基板上に層厚
    500〜1500人のクロム(Or)、層厚20000
    〜50000人の銅(Ou)及び層厚500〜1500
    人のクロム(Or )の三層から成る電極パターンを蒸
    着法またはスパッタ法により形成し、このパターンの外
    部接続端子領域となる一端部を除く電極領域に主として
    二酸化ケイ素(8102)から成る被膜を被覆し、前記
    電極パターンの外部接続端子領域に金(Au)を印刷法
    により形成し、この後基板を加熱して前記全端子層の焼
    成処理と二酸化ケイ素被覆層の安定化処理を同時に施し
    た後、前記二酸化ケイ素被覆層上に上記誘電体層を被覆
    するようにしたことを特徴とするガス放電パネルの電極
    製作法。
JP50146242A 1975-12-10 1975-12-10 ガスホウデンパネルノ デンキヨクセイサクホウ Expired JPS5938693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50146242A JPS5938693B2 (ja) 1975-12-10 1975-12-10 ガスホウデンパネルノ デンキヨクセイサクホウ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50146242A JPS5938693B2 (ja) 1975-12-10 1975-12-10 ガスホウデンパネルノ デンキヨクセイサクホウ

Publications (2)

Publication Number Publication Date
JPS5270749A JPS5270749A (en) 1977-06-13
JPS5938693B2 true JPS5938693B2 (ja) 1984-09-18

Family

ID=15403301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50146242A Expired JPS5938693B2 (ja) 1975-12-10 1975-12-10 ガスホウデンパネルノ デンキヨクセイサクホウ

Country Status (1)

Country Link
JP (1) JPS5938693B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62139057U (ja) * 1986-02-26 1987-09-02
JP2004111326A (ja) * 2002-09-20 2004-04-08 Japan Storage Battery Co Ltd エキシマランプ
JP2007059263A (ja) * 2005-08-25 2007-03-08 Tokyo Ohka Kogyo Co Ltd プラズマディスプレイパネル及びその製造方法及びプラズマディスプレイパネルのシリカ系絶縁被膜形成用組成物
JP4589202B2 (ja) * 2005-08-25 2010-12-01 東京応化工業株式会社 プラズマディスプレイパネル及びその製造方法及びプラズマディスプレイパネルのシリカ系絶縁被膜形成用組成物

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3804609A (en) * 1971-12-30 1974-04-16 Ibm Method of gas panel construction
JPS509372A (ja) * 1973-05-23 1975-01-30

Also Published As

Publication number Publication date
JPS5270749A (en) 1977-06-13

Similar Documents

Publication Publication Date Title
JP3852649B2 (ja) チップ抵抗器の製造方法
JP5344197B2 (ja) 誘電体薄膜素子及びその製造方法
US4434544A (en) Multilayer circuit and process for manufacturing the same
JPH0475460B2 (ja)
US4374159A (en) Fabrication of film circuits having a thick film crossunder and a thin film capacitor
JPS59144162A (ja) 薄膜回路の製造方法
US4519851A (en) Method for providing pinhole free dielectric layers
JP3412090B2 (ja) 積層型圧電体の製造方法およびその製造物
US4539434A (en) Film-type electrical substrate circuit device and method of forming the device
JPH08124718A (ja) 電子部品とその製造方法
TWI901323B (zh) 電阻器及其製造方法
TW202609818A (zh) 電阻器及其製造方法
JP3487675B2 (ja) 力学量センサの製造方法
JPH0680880B2 (ja) 抵抗体付セラミック回路板の製法
JP2007280998A (ja) 薄膜コンデンサ
JPH03283563A (ja) 薄膜集積回路
JPS5885502A (ja) 厚膜バリスタの製造法
JPS62198145A (ja) 混成集積回路
JPH07226303A (ja) Ptcサーミスタの電極形成方法
JPH04326702A (ja) 電子部品
JP2001118517A (ja) ガス放電パネル及びその製造方法
JPH07201507A (ja) チップ抵抗器及びその製造方法
JP2002015947A (ja) コンデンサの製造方法
JPS634360B2 (ja)
JPH029190A (ja) 抵抗体付セラミック回路板の製造方法