JPS5938991A - 計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、計算機システムの主記憶管理方式に係り、特
に高速応答性が要求されるプログラムと大記憶容量が要
求されるプログラムを同時に実行する場合に、好適な仮
想記憶管理方式に関する。

従来、計１機システムの記憶装置管理方式においては、
最も高度な管理方式の一つとしてオンデマンドページス
ワツピング（略称：デマンドベージング）法による仮想
記憶管理方式が知られている。

仮想記憶管理方式は、計算機が実行の対象とするプログ
ラム上では記憶装置のアドレスが実在する主記憶装置に
付された実アドレスではなく、実在せず、論理的な構成
のみからなる仮想記憶領域に付された仮想アドレスで記
述されることに特徴がある。従って、仮想アドレスを実
アドレスに対応付けるためのハードウェア機構並びにソ
フトウェアプログラムが不可欠となる。この対応付けを
行うために必要なハードウェアとソフトウェアをアドレ
ス変換機構と呼ぶ。アドレス変換機構を実現するための
代表的手法として前記のデマンドページング法がある。

以下にデマンドベージング法の概要を述べる。

デマンドページング法では、仮想記憶領域を固定長のペ
ージと呼ばれる小領域に分割し、主記憶装置をページフ
レーム（以下ＰＦと略す）と呼ばれるページと同一長の
小領域に予め分割しておく。

ページとＰＦは共に０から順に番号＋１け孕れている。

プログラムは、１個或いは複１９個の連続したページ」
二に他のプログラムがＮ１１己置されているページと取
々らぬように配置される。プログラムを実行するために
行うべき処理はデマンドページング法では次のようにな
る。

あるプログラムを実行中にＰＦと対応付けられていない
ページ内の仮想アドレス変換照すること（これをページ
フォールトと呼ぶ）が判ると、該ページとＰＦの対応付
けを行なう。即ち、前記アドレス変換機構では、ページ
とＰＦの対応付けが成されていない場合、未だどこにも
対応伺けられていないＰＩｉ”（これを空きＰＦと呼ぶ
）を該ページと対応付ける。空きＰＦが無い場合、ある
決められた規則に従い、既に対応付けられている別ペー
ジ（これを使用中ページと呼ぶ）とＰＦとの対応を解除
し、この操作により空きとなったＰＦを前記ページと対
応付ける。プログラムの実行が終了すると、そのプログ
ラムが使用中であったページは全てＰ　Ｆとの対応付け
が解除され、それらのＰＦは空きとなる。

このデマンドページング法の利点は、（１）実行中のペ
ージのみがＰＦと対応付けられていればよいため、プロ
グラムの大きさが主記憶装置の容量によって制約されず
、仮想記憶領域の大きさには原理的には制限がない、（
２）一定時間内に参照、実行の対象になるページは、プ
ログラム全領域の内で一部分に限られる性質があるため
、稀にしか参照や実行がされないページがＰＦを占有す
ることも稀であり、主記憶装置の利用効率が大きい、（
３）以上の点から、複数のプログラムを並行して実行す
る場合（これを多重プログラミングと呼ぶ）に、使用中
ページの総和は該プログラム群の総ページ容量に比べて
大巾に小さくすることが出来るため、限られた主記憶装
置に入り得るプログラム数は、総ページ容量で決まる数
よりも大巾に多くなり、多重プログラミングの多重度が
大きくなる、等がある。

しかしながら、一方では欠点として、（１）プログラム
の実行中にページフォールトがある頻度をもって発生す
るため、ページ置換アルゴリズムを実行する時間（これ
をＯ８のオーバヘッドと呼ぶ）分だけ本来のプログラム
実行時間が長くなり、処理性能が低下する、（２）むや
みに多くのプログラムを実行させると計算機時間の大部
分がＯ８のオーバヘッドに費される、所謂スラッシング
現象が生じ、計算機システムが事実上機能を果さなくな
る可能性がある、（３）アドレス変換機構を付加する分
だけ、計算機の価格が高くなる、等がある。この内、（
３）の点に関しては、近年のハードウェア・デバイス技
術の進歩によυ比較的安価に実現できる１１．０向にあ
りさしたる問題ではなくなってきているが、（１）、（
２）の点は本質的な問題であり、特にプラント制御シス
テム等のリアルタイム処理を行う場合には致命的となる
。

これらの問題点を解決し、従来のデマンドページング法
の利点である大容量プログラムを主記憶容量に制約され
ずに実行できる点を生かしつつ、更に高速応答処理を要
求されるプログラムをも実行可能にするためのハードウ
ェア並びにソフトウェアを具備した仮想記憶管理方式が
特願昭５６−２００６４５　にて提示されている。該発
明の特徴は、アドレス変換の対象となる仮想記憶領域を
二倍し、一方は計算機システム構簗（システムジェネレ
ーション）時に、ページとＰＦとの対１．Ｆ；付けを行
うアドレス変換固定領域（Ｆｉｘｅｄ　Ａｒｅａ　：以
後Ｔｉ”Ｘ領域と呼ぶ）とし、他方はプログラム実行開
始時に、ページとＰＦとの対応付けを行い、プログラム
実行終了時に該対応付けを解除するアドレス変換可変領
域（Ｆｌｏａｔｉｎｇ　Ａｒｅａ　　：　Ｊ後ＰＬ領域
と呼ぶ）とすることとし、ＦＸ領域に高速応答性を要求
されるプログラムを配置し、ＦＬ領領域大容量プログラ
ムを配置することにある。

一方、従来の計算機システムにおいては、システムの機
能拡張や既存機能の仕様変更に伴い、プログラムやデー
タの大きさに変更が生ずると、たいていの場合は、主記
憶上のプログラムやデータの配置形態（これをメモリマ
ツプと呼ぶ）をすべての領域にわたって変更しなければ
ならなかった。

リアルタイムンステムに於ては高速う４゛件を保障する
ために、はとんどのプログラムを主記惰上の絶対アドレ
スを有するロードモジュールの形式で計算機システム内
にローディングしている。このため、メモリマツプを変
更してしまうと、すべてのプログラムを新しい主記憶」
ニアドレス（、−％　Ｍｉしたロードモジュールとして
もう一兜作成し直し、それらを計算機システム内に再ロ
ーディングし直さなければならず、多大な労力を費さな
ければならない。この問題は主記憶容量が大きくなれば
なる程、Ｔ１０−ディングまでの作♀頌は尤犬となり、
特に先に述べた仮想記憶制御方式においてはその影響は
多大なものとなる。

本発明の目的は、メモリマツプの変更に伴うプログラム
の再ローディング等の作業量を最小にし、かつ仮想記憶
領域表らびに主記憶装置の有効利用を計ることを可能に
するため、および大容はプログラムを主記憶装置容量の
制約を受けずに実行でき、かつ高速応答性を要求される
プログラムをも実行可能にするための、ハードウェアお
よびソフトウェアを具備した仮想記憶管理方式を提供す
ることにある。

本発明の特徴は、前掲の特願昭５６−２００６４５に記
載の内容に加えて、仮想記憶領域の使用状況、すなわち
どの領域がどの様に使われているかの管理、主記憶装置
の各ＰＦが使用中か否かの管理、仮想記憶の各ページが
主記憶装置のどのＰＦに対応しているかの管理、および
ＦＬ領領域配置されたプログラムの内の最大容量の管理
を行ない、システムの機能拡張や仕様変更に伴うプログ
ラムやデータの容量増加が生じた場合に、変更したプロ
グラムやデータをそれまでとは別な仮想記憶領域に配置
し、変更前まで使用していたＰＦとそれまで未使用であ
ったＰＦとに該当ページを対応付けることにより、メモ
リマツプの変更を最小限にて済寸せ手、かつメモリマツ
プ変更に伴うプログラムやデータの再ローディング等の
作業量を必要部分だけに限定することにある。

以下、本発明の一実施例を第１図〜第９図によシ説明す
る。

第１図（Ａ）は本発明に関する仮想記憶領域（Ｖｉｒｔ
ｕａｌ　Ｓｔｏｒａｇｅ　　：以後Ｖ８と略す）１００
、主％Ｆ２．’１ｓｔ装置（Ｍａｉｎ　Ｓｔｏｒａｇｅ
　：以後Ｍ−Ｓと略す）３００、二次配憶装置（Ｓｅｃ
ｏｎｄａｒｙ　Ｓｔｏｒａｇｅ　：以後ＳＳと略す）４
００の配置内容とアドレス変換機構２００を含めた対応
関係を示したものである。ＶＳｌｏｏば、アドレス非７
＆領域（以後Ｖ−Ｒ領域と呼ぶ）とアドレス変換領域（
以後Ｖ〆Ｒ領域と呼ぶ）により構成され、図上にて左端
を第０番地として１バイト単位−ヒ荷幀に仮世アドレス
が割当てられている。Ｖ＝Ｒ領域はさらに、基本ソフト
ウェアプログラムを配置するＯ８（Ｑｐｅｒａｔｉｎｇ
　Ｓｙｓｔｅｍ）　’＝廻或１１０と将来該ＯＳ領域の
拡張領域として使用するＦ　Ｕ　（Ｆｕｔｕｒｅ［Ｊｓ
ｅ）領域１２０より構成される。また、Ｖ≠Ｒ≠域はさ
らに、ｖＳとＭ　Ｓとの対応付けがシステム構築後は固
定されているＦ’Ｘ領域と、ＶＳとＭＳとの対応付けが
プログラム実行開始時に行われ、プログラム実行終了後
には防対応付けを解除するＦＬ領領域り構成される。Ｆ
Ｘ領域は、あるまとまった機能を果し互いに並行に動作
しイする処Ｅｆｔ、　７’　ｏ　クラムチあるタスク（
’１．”ａｓｋ　）ｔ　５０　、　１．６０と、タスク
間で共通に使用するテーブルであるグローバルエリア（
ＧＴ、Ｒ）１３０、及びタスクで共通に使用するサブル
ーチン（Ｂ、８０Ｂ）１４０より構成される。ＦＬ領領
域タスク１７０より構成される。

ＭＳは、ＯＳ　１１０．　ＧＬＢ１３０．　Ｒ，Ｓ［Ｊ
Ｂ１４０゜Ｒ，ＴＡＳＫ１５０．Ｎ几’Ｔ’ＡＳＫ１６
０のＦＸ各り盲域については、第１図（Ａ）中に示した
ようにｖＳと１対１に対応付けられている。ＦＬ領領域
ついては、ＭＳ上の・Ｆ　Ｔ、領域よりは小さな領域が
Ｍ　Ｓ上に配置されている。Ｍ　Ｓも左端を０として１
バイト中位上昇１昭に実アドレスが割当てられている。

寸たＶ≠几領領域、前記したページ１８０とＰＦ３１０
の単位で分割されている。ページ１８０とＰＦ３１０も
、それぞれ、ｖＳ９ＭＳの左端のものを０として上昇順
に番号付けされている。

次に８８４００は、ＶＳｌｏｏのＦ’Ｕ１２（１除く全
領域を格納す石−他、電源ＯＦＦ時等、ＭＳ３００の内
容が不定であるせ、斬から該Ｎ１３上に前記各領域の悄
ｉｔ作り出すプログラムである立上げプログラムＩ　Ｐ
　Ｌ　（Ｔｎｉｔ　ｉａｌ　Ｐｒｏｇｒａｍ　Ｊ、ｏａ
ｄｅｒ）４１０、ＶＳｌｏｏにも入りきれない程犬容忙
なファイル４３０やＮＲ，ＴＡ　Ｓ　Ｋ　１６０の退避
便切４２０を保持するための領域により構成されている
。

５Ｓ４００も、左端を第０番地として５１２バイト単位
上昇順にアドレス付けされる。このアドレスをロジカル
セクタアドレス（以後Ｊ、　Ｓ　Ａと略す）と呼ぶ。

本実施例でに、Ｒ，ＴＡＳＫとＮＲＴＡ８にの２種のエ
リアをタスクに割当てている。両者の相違は、Ｒ，’ｌ
’ＡＳＫが、各タスクのプログラムが互いに重ガること
なくページを与えられる領域であり、該タスクは前記立
上げ時にＩ　Ｐｂ０１０によって５Ｓ４００上からＭＳ
３００上にロードされる（この声味からＲ，ＴＡＳＫ上
のタスクは常駐タスク（Ｒ，ｅｓ　１ｄｅｎｔ　’ｌ”
’ａｓｋ）と呼ばれる）のに対し、ＮＲ，ＴＡＳＫは同
時に動作することの無いまたはしなくとも良い複数のタ
スクのプログラムを同一のＶＳアドレスに対応例けるこ
とにより、ＶＳの有効利用を図った領域であり、タスク
毎に時っている処理の優先レベルにより、立上げ時でけ
力くタスク実行時に、該領域の使用権のＦ１１定が行わ
す１１、該優先レベルの劣るタスクは、５Ｓ４００の前
記退避エリア４２０に退避され、該優先レベルの高いタ
スクが５８４００上からへ４８３００上にロードされる
（この黄味からＮＲ，ＴＡＳＫ上のタスクは非常駐タス
ク（Ｎｏｎ−１１，ｅｓｉｄｅｎｔ　Ｔａ５ｋ）と呼ば
れる）府である。

従って、ｖＳｌｏｏには、管理方法の異なる３種のタス
クが配置されうることになり、ＦＸ領域のＲＴＡ８に１
５０け最モリアルタイム糸件の厳しい高速処理タスク用
に、ＦＬ領領域ＮＲＴＡＳＫ１７０はＲ，ＴＡＳＫ１５
０やＮＲＴＡＳＴ（１６０のサイズ？越える容量をもつ
タスク用に、まｆｃＦ　Ｘ　側城のＮＲ１’ＡＳＫ１６
０はリアルタイム性、容量ともに、前二者の中間に位置
するタスク用に使用することとする。

ここで、ＭＳ上のメモリマツプの変更とそれに伴うｖＳ
とＭ　Ｓとの対応付けの変化の梯子を第１図（１３）に
示す。（１）ｉｌ−１これまでに説１明したＶＳの４ｆ
準的々メモリマツプとｖＳとＭＳとの対応関係ケ示す。

ＶＳ１００上のＰ　Ｘ　％Ｃ４域およびＦＬ領領域各構
成領域ＧＬＢＩ　　１３１．Ｒ，５ＵＢＩ　　１４１．
ｒｔＴＡｓＫ１１５１、ＮＲ，ＴＡＳＫｘ１６１．ＮＲ
，ＴＡＳＫＬ１７１には、将来の客用拡大に備えて、そ
れぞれＰ　Ｕ　（ＦＬｌｔｕｒｅ（Ｊｓｅ）　＠４域１
２１〜１２５を設けたメモリマツプとする。ＭＳ　３０
０との対応は、これらのＦ’Ｕ領域を除いたＶＳ　１０
０上で有効な領域をＭＳ上にＦＸ領域、ＦＴ、領域とし
て予め割当てておく領域にそれぞれ先頭から対応付ける
ものとする。（１）のメモリマツプにおいで、ＦＸ領域
のＦＵ領域１２１゜１２３、１２４に新にＣ＋　Ｔ、　
Ｂ　２１３２．　Ｒ，５ＵＢ２　１４２゜Ｒ，ＴＡ８に
１５２を登録すると（２）に示すようなメモリマツプに
なる。即ち、それまでのＦ　Ｕ領域１２１゜１２３．１
２４は、それまで２ｐきであったＭＳ領域３２１の先頭
から対応付けられる（　３３２，３４２゜３５２）。こ
の（２）のメモリマツプにおいて、ＭＳ上のＲ，ＴＡＳ
ＫＩ　　１５１を拡張しようとすると、（３）に示すよ
うなメモリマツプｒＣなる。即ち、■５１００上は、Ｆ
Ｘ領域としてのＦＵ領域１２４には新しいＴＬＴＡＳＫ
ｉ　け収容しきれいために、ＦＬ領領域して確保し７て
あったＦＵ領域１２５の一部を改めてＦＸ炉域とし、そ
こをＲ，ＴＡ８に１　１５３とし、それ寸でのＲＴＡｓ
Ｋｌ　　１５１はＦＵ領域１２６とする。

また、］’Ｖ１８３００との対応付けは、それまでのＲ
，ＴＡＳＫ　１に対応付けられていたＭＳ領域３５３と
ＦＸ領琥として割当てられていたへ４８　領域でそれま
で空きであった領域３５４、およびＴｉ’Ｌ領域として
割当てられていたＭＳ領域でそのときに空きテ、％　ツ
た領域３５５をＭＳ上（ＤＲＴＡＳＫＩ　　１５３に対
応付けることにする。

ｊ′−１上のようにメモリマツプを変更すれば、本発明
の目的は達せられることとなる。

第２図に本実施例の適用対象である計算機システムの全
体ハードウェア構成を示′す。計算機システムは、前記
ＭＳ　３００１該ＭＳを制御する主記憶制御装置（ＭＣ
Ｕと略す）５００．該ＭＳ上の機械命令を解読し実行す
る機能をもつジョブプロセッサ（ＪＯＢＰ、と略す）７
００．前記５Ｓ４００、該ＳＳを制御するファイルコン
トロール装動（ＦＣＥと略す）８９０、前記ＪＯＢＰ７
００よりの指示に基づき該ＦＣＥを通してＷＩ記Ｓ　Ｓ
　４　（１０ど前記ＭＳ３００とのデータ転送２行うフ
ァイルプロセッサ８００（ＦＣＰと略す）、前記λ［Ｃ
Ｏ２００、ＪＯＢＰ７００．ＦＣＰ８００との間を結び
データ転送子Ｐを提供するシステムバス（ＳＦｌｒＪＳ
と略す）６１０、および該８ＢＵＳ！／−制御するシス
テムバス制御装置（ＳＢＣと略す）６００により構成さ
れる。更にＪＯＢＰ７００は、ＭＣＵ３００にアクセス
対象ｖＳアドレスを指示するためのメモリアドレスレジ
スタ（ＭＡＲと略す）７１０、ＩＪ−）’／ライト用の
データを格納するデータレジスタ（Ｄ　Ｒ，と略す）７
３０．ＭＣＵ３００やＦＣＰ８００を制御するための一
連のフリップフロップ群（ＦＦと略す）７２０、論理、
算術、シスト演算等の演算機能をもつ演嘗ユニツ）（Ａ
Ｉ−Ｕと略す）７４０、次に実行すべき機械命令の格納
されているＶＢアドレスを示すプログラムカウンタ（Ｐ
Ｃと略す＞７８０、＃算時に用いられる汎用レジスタ群
（ＧＲと略す）７９０、機械命令を解読し、どの様な処
理を行えばよいかを記憶する制御メモリ（ＷＯ２と略す
）７５０、および該ｗｃｓ上の次に実行すべきアドレス
を示すマイクロプログラムカウンタ（ＭＰＣと略す）７
６０．および前記ＭＳ３００の情報をアクセスする時間
を短縮するために設けたキャッシュメモリ（ＣＡＣＨＥ
と略す）７７０によシ構成される。

前記ＦＣＰ８００もＪＯＢＰ７００　　と類似の構成で
ありＡＬＵ８４０．ＷＣ８８５０，ＭＰＣ８６０’ｒ＆
つ。但し、前記Ｍ　Ｓ　３００ｆの機械命令を実行する
機能は無いためＰＣ７８０は持たずに、その代りに８８
４００とＭＳ３００とのデータ転送速度の違いを吸収す
るためのデータ転送用バッファ８７０、および前記ＦＣ
Ｅ８９０との間のデータ転送を制御するための人出力制
御回路８８０を持っている。

次にＭＣＵ３００は、ＭＳ　３００との入出力バッファ
レジスタ５５０、ｖＳアドレスレジスタ（ＶＡＲと略す
）５３０、実メモリアドレスレジスタ（Ｍ　Ａ　Ｒ，と
略す）５２０．アドレス変換用演Ｗ、ユ＝　ット（ＡＴ
Ｕと略す）５８０．該Ａ’［’Ｕがアドレス変換を行う
際に参照するアドレス変換バッフ７（’］’ＬＢと略す
）５１０ＸＶ＝ｌ（、領域境界レジスタ（ＶＥＱＲと略
す）５６０．ページテーブルインデックスの先頭アドレ
スを格納しておくページテーブルインデックスオリジン
レジスタ（ＰＴＩＯＲと略す）５７０１及び前記ＪＯＢ
Ｐ７００゜ＦＣＰ８００のｌｉ”Ｆ’７２０に相当する
制御フリップ７０ツブ群５４０より構成される。

本図の構成において、ＪＯＢＰ７００Ｔ　Ｐ　Ｃ７８０
の指す命令をＷＣ８７５０に従い実行した結果、Ｍ　Ｓ
　３００を参照する場合の手順を以下に述べる。

まず該ＪＯＢＰはＶＡＲ，７１０にアクセスすべきＶＳ
アドレスをセットし、ＦＦ’７２０に参照する旨の情報
をセットする。ＭＣＵ３００け、この信号ｋ　Ｆ　Ｆ　
５４０　Ｋ　受ケル（！：　Ｖ　Ａ　Ｒ，５３０Ｋ　Ｖ
　Ｓ　７ドレスを取込み、ＡＴ０５８０を起動する。該
Ａ　ＴＵハＶＥＱＲ５６０，ＰＴ、ＴＯＲ５７０，ＴＬ
Ｂ５１０　ｅ参照し、実アドレスを求め、ＭＡＲ５２０
にセットし、Ｎ４　Ｓ　３００を起動し、該Ｍ　Ａ　Ｒ
で指定されるアドレスのデータを取出し、人出カバッフ
ァレジスタ５５０にセットし、データが取出されたこと
をＦＦ５４０に表示する。前記、ＪＯＢＰ７００Ｈ１該
表示をＦ’Ｆ７２０に受取ると、該人出カバッファレジ
スタ５５０よりＤＲ，７３０１／ｌ照データを取込み、
一連のＭＳ参照処理を終える。

第３図に、前記Ｖ８１００上のｏｓ領域１１０に配置さ
れ、本発明に係る制御テーブルと制御プログラムを示す
。

制御テーブルは、多段のリスト構造をしておシ、最上位
レベルのＯ８共通ブロック（Ｏ８ＣＢと略す）１０の下
に、ＰＴＩＸ（ページテーブルインデックス）２０、Ｐ
ＦＱ、（ページフレーム待ち管理テーブル）４０、ＲＱ
ＰＢ（タスク実行待ちポインタブロック）５０．ＴＣＢ
　（タスク制御ｆｌｌブロック）６０、ＡＣＴ　（ｘリ
ア制副テーブル）７０１ＰＰＣＢ（ページフレーム制゛
剖ブロック）９０があり、更に、ＰＴＩＸ２ｏの下にＰ
Ｔ（ページテーブル）３０、ＰＦ’Ｑ４０の下にリスト
構造のＰ　Ｆ　’Ｉ”・（べ−シフレ−ムチ−プル）８
０とＴ　ＣＢ　６０、Ｒ，ＱＰＢ５０の下にリスト構造
の’Ｊｌ’ＣＢ６０がある構造をしている。

更に０８ＣＢＩＯＨｌＶ　Ｓ　１００　上（７）ＦＨ？
７　）’ｔ−スに配、（べされ、第１図（Ａ）にて説明
したＶ　＝　Ｒ，の最終ページアドレスを示すＶＥＱＲ
ｌｌ　、ＰＴＴ（”）Ｒ１２゜ＰＥＱ、４０．　Ｒ，Ｑ
ＰＢ５０　、ＴＣＢ６０．　ＡＣＴ７０．　Ｐに’ＣＢ
９０の先頭アドレスを示すＴＰＰＥＱ］、３．ＴＰＲＱ
、ＰＢ１４、’Ｊ”Ｐ’ｌ’ＣＢ１５．ＴＰＡＣＴ１６
．ＴＰＰＦＣＢ９７の各フィールド、及び、ＦＩ、領域
の先頭ＶＳアドレスを示すＦＸＦＴ、ＲＶ１７、Ｐ　Ｌ
領域の先頭実アト１／スを示−１ＦＸＦＬＰ、ＭｌＢ　
、λ１Ｓの最終実アドレスを示すＡ４Ａ　ＸＩＶ／Ｉｓ
　１９、ＶＳの最終アドレスを示すＭＡＸＶＳ９９．１
７’Ｔ、領域にて動作するプログラムの發大容−ち１（
ページ数）（即ちＦ　Ｔ、領域として最低限必要なＭＳ
容゛計（ＰＦ’数））を示すＭＩＮ、Ｆ’ＬＰＮ９８の
各フィールドより構成される。

制御プログラムは、前記ＶＳ１００上の各領域を管理す
る機能をもつエリア登録１’ｉｌｌ除プログラム１、前
記Ｒ，ＴＡＳＫ１５０、ＮＲ，ＴＡＳＫ１６０，１７０
についてタスクとして実行させるための制御テーブルを
作成或いは解放する神仙をもつタスク生成ＩＱ’ｉ’除
プログラム２，２で作成したタスクを起動或いは終了さ
せる機能をもつタスク起動終了プログラム３、起動要求
がかけられている複数のタスクのうちから実行可能で且
つ最も優先レベルの高いものをｆ択し、該タスクに制御
を移す機能全もつタスクディスパッチャ（ＤＩＳＰと略
す）４、該ＤＩＳＦ’より呼ばれ、該タスクがＰＬ領領
域ＮＲ，ＴＡＳＫ１７０である場合にペー２１８０とＰ
Ｆ’３１０との対応付けおよび対応の解除を行う機能を
もつＭＳ獲得解放プログラム５を設ける。

第４図に、前記ＭＣＵ３００内のＴＬ１３５１．０゜お
よび前記Ｏ８領域１１０内の制御テーブル、ｐＴ工ｏａ
ｔ２．ＰＴＩＸ２０．ＰＴ３０．ｐｐＱ４ｏ、ＰＱＰＢ
５０、ＴＣＢ６０．ＡＣＴ７０．ＰＦＴ８０．ＰＦＣＢ
９０　の構成を示す。各テーブルの左端に付された値は
フィールドの相対バイト位置を示す。本実施例では、ｖ
Ｓアドレスは３２ビツト（４バイト）巾、ページサイズ
は２０４８バイトであることを前提とじている。

ＴＬＢ５１０は１０２４エントリのテーブルを２セツト
もち１エントリが１ページに対応したテーブルで、ＶＳ
アドレスの第１１〜２０ビツトのページ番号（ＶＰＮと
略す）により該ＴＬＢのエントリ番号を求めてアクセス
される。ＴＬＢ５１０の構成は、ページフレーム番号Ｐ
ＦＮ５１１、該ページのアクセス保蝕用情報ＰＲＴ５］
、２、ＶＳアドレスの第１〜１０ビツト目（ＩＭＢｆｇ
にＶＳを切ったときの番号）に相当するＶＡ５１３、本
ＴＬＢの有効無効の判定ビットｖ５１４．２セツトのＴ
ＬＢの書換え制量用ピッ）　Ｒ，５１，５によりなる。

ＰＴＩＯＲ１２とＰＴＩＸ２０は同一構成で、ＰＴＩＸ
はＶＳエリアＩＭＢ毎に１エントリ用意される。

これらは、有効指示フラグＶ２１、ＰＴＩＸ２０或いは
ＰＴ３０の先頭ＶＳアドレスと長さを示すＴＰＰＴ（Ｉ
）およびＬＥＮＧＴＩ−３２３により構成される。

ＰＴ３０は、１ページにつき１エントリ用意され、有効
指示フラグＶ３１、ページフレーム番号ＰＦＮ３２、ア
クセス保護情報ＰＲＴ　３３により構成される。

ＰＦＱ４０は、ＰＦＴの総奏ケース数ＰＦＣＴ４１、空
きＰＦＴ先頭ケースＶＳアドレス４３、空きＰＰＴ最終
ケースｖＳアドレス４４、占有中ＰＦ’Ｔ先ヴ百、最終
ケースＶＳアドレス４５，４６、ＮＲＴＡＳＫ起動時に
前記ＭＳ獲得制狽１プログラム５にて空きＰＦＴ８０が
不足していると判断した場合に、該タスクを待ち状態と
するための待ち行列管理エリア４７．４８　（４７，４
８は各々待ちＴＣＢの先頭、最終ケースｖＳアドレスを
指す。

以下、リスト構造のテーブルは全て本テーブルの如く、
先頭、最終ケースのＶＳアドレスにより管理するものと
する）によ多構成される。

ＲＱ、ＰＢ５０は、ＴＣＢ６０の待ち行列ヘッダ５１．
５２によ＃）構成され、タスクの優先レベル毎に１エン
トリ用意する。前記タスク起動プログラム３は、該ＲＱ
ＰＢの中で起動すべきタスクによシ決る優先レベルに対
応するＲＱＰＢを管理テーブルとする実行待行列の最後
尾に該タスクのＴＣＢ６０５５接続する。タスク終了プ
ログラム３は、該タスクの実行終了時に、該実行待行列
より該ＴＣＢを取りはずす。

ＴＣＢ６０はタスク毎に用意され、前記Ｉ（ＱＰＢ５０
に接続するためのポインタＲ，ＱＦＰ６１．　Ｒ，ＱＢ
Ｐ６２、ＰＦＱのＰＦＷＦＰ４７．ＰＦＷＢＰ４８等の
リソース待ち状態になる場合に接続されるソース待ちを
ポインタ６３，６４、タスク番号６５、待ち状態フラグ
Ｅ６６−１、その他制御フラグ６６、優先レベル６７−
１、アクセス保護情報６７、その他）制御情報６８によ
り構成される。

ＡＣＴ７０は、Ｖ８１００上の各領域の各モジュール（
各ＩＩ’（ＳＵＢ、　ＧＬＢ、タスク、等）毎に用意さ
れ、次テーブルのｖＳアドレスを指すポインタＡＣＴＦ
Ｐ７１、ＡＣＴＢＰ７２．モジュール識別情報ＩＤＥＳ
ＴＩＦ−ＩＥＲ７３，モジュールが配置されるＶＳ先頭
アドレ、７．ＶＡ７４．先頭ＳＳアドレスＬＳＡ７５．
モジュールのサイズ（バイト数）ＳＩＺＥ７６、その他
の制御情報７７によ多構成される。

ＰξＴ８０は、前記ＭＳ３００のＦ　Ｌ領域のＰＦ数だ
け用意され、次テーブルのｖＳアドレスをさすポインタ
ＦＰＮＴ８１．ＢＰＮＴ８２．ページ番号ＶＰＮ８３　
、ページフレーム番号ＰＦＮ８４により構成される。

ＰＦＣＢ９０は、前記ＭＳ３００のＰＦの使用状況を管
理するもので、未だＶＳｌｏｏのどのページにも固定的
に対応付けられていないＦＸ領域用Ｐ　、Ｆ数ＥＰＰＮ
Ｘ９１、同ＦＬ領謔用ＰＦ数ＥＰＦＮＬ９２、各ＰＦの
使用状態（既にＶＳｌｏｏに固定的に対応ｔ１けられて
いるか否か）をビット対応にＰＦ番号順に管理するＢＩ
ＴＭＡＰ９３より構成される。

次に、第２図、第３図、第４図を用いて、前記ＭＣＵ　
５００におけるアドレス変換方法について説明する。

該Ｍ　ＣｔＪでは、捷ず、ＶＡＲ５３０に与えられたｖ
ＳアドレスとＶＥＱＲ，５６０とを比較し、前者の方が
小さいか等しい場合、若しくはＰＴＩＯＲ，５７０のＶ
ピット２１が無効を示している場合には、アドレス変換
を行わずＭＡＲ５２０にはＶ　Ａ　Ｒ，５３０の第９〜
３１ピツトがそのままセットされる。従ってＶＳ１００
上ノＶ＝Ｒ，領域ｉｊ　ＶＥＱＲ５６０（Ｄ　示すアド
レスより小さいため、アドレス変換は行われず、そのま
４ＭＳ　３００に対応付けられる。上記判定の結果、Ｖ
ＳアドレスがＶＥＱＲ１５６０より大きく、且つＰＴＩ
ＯＲ５７０のＶピット２，１が有効であることを示して
いる場合は、ＶＡＲ５３０の第１１〜２０ビツトよりＴ
ＬＢ５１０の該当エイトリを求め、ＶＡＲ，５３０第１
〜１０ビツトと２セツトあるＴ　Ｌ　Ｂ　５１０の内の
何れかのＶＡ　５１３が一致するかどうかチェックする
。一致する堵２合（ＴＬＢビット時と呼ぶ）には該ＴＬ
ＢのＰＦＮ５１１をＭＡＲ５２０の第９〜２０ビツトに
セラ）Ｌ、ＶＡＲの第２１〜３１ピツトをＭＡＲ，の第
２１〜３１ピツトにセットしてアドレス変換を終える。

若し、上記判定にて何れのＴＬＢとも一致しなかった場
合（ＴＬＢミスピット時と呼ぶ）は次の処理を行う。ま
ずＰＴＩＯＲ５７０のＴＰＰＴＩ２２よ、Ｄ　ＰＴＩＸ
２０　の先頭アドレスを求める。次にＬＥＮＧＴＨ２３
とＶＡＲ，の第１〜７ピツトを比較し、後者が小さけれ
は対応するＰＴＩＸが存在しないこト全意味するので前
記したページフォールトトスる。前記ＬＥＮＧＴＨ２３
がＶＡＲ，５３０の第１〜７ビツトの内容を等しいか大
きい場合は、ＶＡＲ，のル１〜１１ビットよりＰＴＩＸ
２０　　の該当ケースアドレスを求めＶピット２１を判
定する。該Ｖピットが無効を示していればページフォー
ルトとする。有効であればＴＰ　ＰＴ　２２　によｐＰ
Ｔ３０の先頭アドレスを求める。次にＶＡＲ５３０の第
１２〜１６ピツトとＰＴＩＸ２０のＬＥＮＧＴＨ２３を
比較し、先頭と同様にＰＴ３０の長さチェックを行う。

次に、ＶＡＩＩ、　５３０（７）第１２〜２０ビツトよ
り該Ｐ’Ｔの該当ケースアドレスを求めＶビット３１を
判定する。該ビットが無効ならばページフォールトとし
、有効ならば、ＰＦＮ３２をＭＡＲ５２０の第９〜２０
ビツトにセットし、下位２１〜３１ビツトはＶＡＲ，５
３０の第２１〜３１ピツトをそのままセットしてアドレ
ス変換を終える。

以上の説明により明らかなように、該当するＰＴ３０の
ＰＦＮ３２にシステムジエネレーション時に予め対応す
るページフレーム番号をセットしておくことにより、ア
ドレス変換を固定としておくことができ、従って前記Ｆ
Ｘ領域が実現できる。

次に、第５図〜第９図に前記１〜５の制ｉｌｌプログラ
ムの処理フローを示す。

第５図（イ）、（Ｂ）は、エリア登録プログラム１の処
理フローを示したものである。本プログラムは、エリア
の種別、識別番号、先頭ＶＳアドレス、先頭ＳＳアドレ
ス、容易および制御情報を人力情報とし、ＡＣＴ７０に
それらの情報を設定することにより、ＦＸ領域、ＦＬ領
領域おけるエリアの登録、増設を行なう。

まず、上記人力情報を取込み′１５０２）、指定された
エリアが最大ＶＳアドレスＭＡＸＶＳ９９を超えるかど
うかを判定する（１５０４）。この結果、該エリアがＭ
ＡＸＶ８９０を超えるものであれば、ＭＳ容−敞が不足
しでいる旨をリターン情報として出力しく１５４８）、
本プログラムの処理を終える。該エリアがＭＡＸＶＳ９
０を超えるものでなければ、次に、該エリアと同−ＶＳ
先頭アドレス、容量全包含するエリアが既に登録されて
いるかｔＡｃＴ（７０）をサーチすることにより判定し
く１５０６）、同一エリアの二重登録を防止する。該エ
リアと一部でもオーバラップするエリアが既に登録済で
あれば、該エリアは登録済である旨乍リターン情報とし
て出力しく１５５０）、本プログラムの処理を終える。

該エリアが未登録エリアであれば、次に該エリアがＦＸ
領域として登録しようとするものかを入力情報のエリア
種別によシ判定する（１５０８）。該エリアがＦＸ領域
として登録しようとするものであれば、さらに該エリア
のサイズがＰＦＣｆ３９０のＩｉ’Ｘ領域用空きＰＦ数
ＥＰＦＮＸ９１で示されるものに納まるかを判定する（
１５１０）。該エリアがＥＰＦＮＸ９１で示されるサイ
ズに納まるものであれば、以下に示す手順によシ必要な
ＰＦの占有処理とＶＳのページとＭＳの該ＰＦとの対応
付は処理を行なう。まず、ＰＦＣＢ９０　のＢＩＴＭＡ
Ｐ９３を先頭よりサーチし、空きＰＦ番号を求めると同
時に、該ＰＦ番号に相当するビットを使用中表示に設定
する（　１５１．２　）。次に、登録しようとするＶＳ
アドレスに７４応するＰＴ３０のアドレスを求ｄ）（１
，５１４）、該ＰＴのＶビット３１を設定し、Ｐ　Ｉ”
　Ｎ　：Ｓ　２に先。

に求めたＰＦ番号を設定し、ＰＩＬＴ３３ｉで匍Ｊ　１
ｆｉｌ　・Ｆ＾”報の一部を設定する（１５１６）。こ
れらの１５１２〜１５１６の処理を、登録し７ようとす
るエリアの容量分についてそのページ数分だけ処理しｒ
ｖ（１５１８゜１５２０）ｉ”ｔ、ＰＩｉ”ＣＢのＥ［
ＪＦＮＸ９１登何したイｒ柑（ページ数）分だけ城じて
おく　（１５２２）。次に、未使用のＡＣＴ７０のアド
レスを示しく１５６０）、該ＡＣＴのＩＤＥＮＴＩＦＩ
ＥＲ７３にエリア種別および、１鷹別許号を１没定し、
ＶＡ７４に先頭ｖＳアドレスを設定し、ＬＳＡ７５に先
Ｕ１１８　Ｓアドレスを設定し、５ＩＺＢ７６に容量を
設定し、制？Ｉ情報７７に制御情報を設定する（１５６
２）。そして、正常終了の旨をリターン情報として出力
しく１５６４Ｌ本１０グラムの処理を行える。以上の処
理番′こよシ、１ｉ’　Ｘ領域におけるエリアの登録を
行うことができる。

一方、処理１５１０にて、登録しようとするＦＸ領域の
エリアサイズがＰＦＣＢのＥｌ）ＦＮＸ９１で示される
サイズに納１らない場合（Ｃは、さらに、ＥＰＮＸ９１
＋ＥＰＦＮＬ９２−Ｎ１１Ｎ丁’Ｉ、ＰＮ９８　　にて
示されるサイズ内に＃’＋するかを判定する（１５２４
）。これは、該エリアがＦ　Ｌ領域１で１目いると登録
できるか否かを判定するものである。上記サイズに納ま
らない場合には、へ１ＢＢ挙、が不足している旨をリタ
ーン情、銀として出力しく１５５８）、本プログラムの
処理を終わる。上記サイズに納−まる１合には、まず該
エリアの先頭からＢＰＦＮＸ９１にて示されるページ数
分のエリアに°りいて、前述の処理１５１２〜１５２２
と同様の処理を行ない、ＰＦＣＢのＢＩＴＭＡＰ９３と
ｇｐｐＮＸｃ＋ｔ、ｊ、−よびｌ）　Ｔ　３０の設定を
行なう（１５２６）。次に、該エリアの残シのページに
ついての登録を以下の処理（１５３０〜１５４６）によ
り行なう。ＰＦ’Ｑ４０のＥＦＰＮ’Ｔ’４３にて示さ
れる窒きＰＦＴ８０のアドレスを求め（１５３０）、該
ＰＦＴを空きＰＦＴリストからはずし、ＯＦ’ＰＮＴ４
５で管理される１吏用中ＰＦ’Ｔリストにつなぐ（１５
３２）。

登録しようとするＶＳアドレスに対応するページ番号を
該ＰＦＴのＶＰＮ８３に設定し、また該当Ｐ　Ｆ　Ｔに
対応するページフレーム番号ＰＦＮ８４を求める（１５
３６）。ＰＦＣＢ９０のＢＩＴＭＡＰ９３をサーチし、
上記ＰＦＮ８４に対応するビラトラ使用中表示に設定す
る（１５３８）。登録しようとするＶＳアドレスに関し
て、先に述べた処理５１４〜５１６と同様にして、ＰＴ
３０への各種情報の設定する（１５４０）。ｖＳアドレ
スを１ペ一ジ分進める（１５４２）。これらの処理（１
５３０〜１５４２）を残りのページ数分だけ繰返し行っ
た（１５４４）後、Ｐ　Ｐ　ＣＢのＥＰＦ’ＮＬ９２　
　をそのページ数分だけ減する（１５４６）。そして、
ＡＣＴ７０への該エリア情報の登録およびリターン情報
の出カケ先に述べた処理１５６０〜１５６４を行ない、
本プログラムの処理を終える。以上により、ＦＸ領域に
おけるエリア登録を、ＦＸ領域として割当てられている
ＭＳ領域だけでなく、ＦＬ領領域して割当てられている
ＭＳ領域を差しつかえない範囲で用いることにより、行
うことができる。

−また、登録しようとするエリアがＦＬ領領域ものであ
れば、さらに該エリアがＰＦＣＢ９０　のＥＰＦＮＬ９
２で示されるサイズに納まるかを判定しく１５５２）、
上記サイズ内に納まらない場合には、ＭＳの容量が不足
している旨をリターン情報として出力しく１５５８）、
本プログラムの処理を終わる。

上記サイズ内に納まる場合には、そのエリアがＭＩＮＦ
Ｉ、ＰＨ１０に示すサイズを越えている場合には該サイ
ズ（ページ数）をＭＩＮＦＩ、ＰＨ１０に設定した上で
（１５５４，１５５６）、ＡＣＴ７０へのエリア情報の
登録およびリターン情報の出力を先に述べた処理１５６
０〜１５６４にて行ない、本プログラムの処理を終わる
。以上の処理により　ｉ、＋　Ｌ領域におけるエリアの
登録を行うことができる。

第５図■は、エリア削除プログラム２の処理フローを示
したものである。本プログラムは、エリアの種別および
識別番号を人力情報とし、それらの情報に合致した内容
をもつＡＣＴ７０を無効にすることにより、ＦＸ領域、
ＦＬ領領域おけるエリアの削除を行う。

まず、人力情報を取込み（１５７２）、ＡＣＴ７０をサ
ーチし、指だエリアの種別と識別番号に一散するＩＤｈ
：ＮＴＩＦ’ＴＥ）１．７３を持つＡＣＴ７０を求める
（１５７４）。このとき、該当するＡＣＴが見当［らな
ければ（１５７６）、該エリアは未登録である旨のリタ
ーン打１報を出力しく１６０２）、本プログラムの処理
を終える。該当するＡＣＴがあった場合は、ｉ亥ＡＣＴ
のＩＤＥＮＴＩＦ’ＩＥＲ７３にそのＡＣＴが空きであ
ることを示すコードを設定し７た上で（１５７８）、該
エリアはＦ”Ｘ・４域のものかを判定する（１５８０）
。

該エリアがＦＸ領域のものである場合は、該エリアのＶ
Ｓアドレス、容量を該ＡＣＴより求め（１５８２Ｌ以下
の処理によってＶＳ上の該当ページおよびＭＳ上の該当
ＰＦの占有解除を行う。まず、削除しようとするＶＳア
ドレスに対応する１）　Ｔ　３０のアドレスを求め（１
５８４）、該ＦＴのＶビット３１１？Ｃリセットし、Ｐ
Ｆ’Ｎ３２より対応するＰＦ番号を求める（１５８６）
。次いで、ＰＰＣＢ９０のＢＩＴＭＡＰ９３上で、上記
にて求めｆｃＰＦ番号に対応するビットを空き表示に設
定する（１５８８）。

烙らに、該当ＰＦがＦＸ領域用のものかを判定し、（１
５９０）、それがＦＸ領域用のものであれば、ＰＦ’Ｃ
ＢのＥＰＦＮＸ９１に１を加算する。もしそれがＦＸ領
域用のものでなければ、ＰＦＱ４０の０ＦＰＮＴ４５に
て示される使用中ＰＦＴリス）ｔサーチし、該当ＶＳア
ドレスに対応しているＰＦＴ８０を求め（１６１０）、
言亥ＰＦＴをＰ　Ｉｉ’　Ｑの■じｌｉ”））ＮＴ４３
にて示される空きＰＦＴリストに登録し、ＥＰ、ＦＮＩ
、９２に１を加算する（１６１２）。次いで、ＶＳアド
レス＆１ページ分進め（１５９４）、削除しようとする
エリア各社（ページ数）分について上記の処理（１５８
４〜１５９４）を繰返し行い、最後に正常に終了した旨
をリターン情報として出力しく１６００）、本プログラ
ムの処理を終える。以上の処理によシ、ＦＸ領域のエリ
アの削除を行うことができる。

一方、削除しようとするエリアがＦＬ領領域ものである
場合には、該エリアに対応するＡＣＴよりその容量を求
め（１６０４）、ＭＩＮＦＬＰＮ９８　　と等しいかを
判定する（１６０６）。このとき、該エリアの容量がＭ
ＩＮＦＬＰＮ９８　と等しければ、有効なＡＣＴをサー
チし、ＦＬ領領域エリアで最大の工リアサイズ？もつも
のを求め、そのエリアサイズを１ν１ＩＮＩ”Ｉ、ＰＮ
９８に設定しく１６０８）、正常終了の旨？リターン情
報として出力しく１６０９）、本プログラムの処理を終
える。才だ、該エリアの容量がＭＩＮＰＴ、ＰＮ９８　
　と等しくなければ、ＭＩＮＦＬＰＮ９８はそのままで
、正常終了の旨ｔ　ＩＪターン情報として出力する（１
６０９）だけで、本プログラムの処理を終える。以上の
処理により、ＦＬ領領域エリアの削除を行うことができ
る。

第６図（５）に、タスク生成プログラム２のフローを示
したものである。本プログラムは、タスク番号、悴先レ
ベル、保護情報、プログラム清報を人力しく９１０）、
それらをもとにＴＣ８６０に各種情報を設定する処理（
９１１〜９１５）を行なう。特産処理９１３，９１４て
゛は、入力されたプログラム情報（プログラムアドレス
、容量）より該タスク番号に対応するＡＣＴ’７（ｌ求
め、そのＡＣＴ情報の一部ｋＴｃＢに設定する。これら
の情報は、ＦＬ領領域タス７ｔディスパッチするときに
、Ｆ　Ｌ　’ｖｆｉ域のページとＰＦとの対応付けを行
うのに用いる。

第６図（Ｂ）　Ｈ、タスク削除プログラム２のフローを
示すものである。本プログラムは、タスク番号を人力し
く９１６）、ＴＣＢ６０を空きにする処理（９１７，９
１８）を行う。

第７図（Ａ）は、タスク起動プログラム３のフローを示
すものである。本プログラムは、タスク番号を人力しく
９２０）、対応するタスクの優先レベルを求め（９２１
，９２２）、ＲＱＰＢ５０　にて管理される該優先レベ
ルの実行待行列にＴＣＢ６０を接続する処理（９２３，
９２４）を行う。

第７図（Ｂ）は、タスク終了プログラム３のフローを示
すものである。本プログラムは、自タスクのＴＣＢ６０
より優先レベルを求め（９２５）、該ＴＣＢを実行待行
列よシはずしく９２６，９２７＞、他のタスクに制御を
移す為に、ディスパッチャ４に制御を移す処理（９２８
）を行う。このとき、該タスクがＰＬ領領域ものであれ
ば、ＭＳ解放プログラム５を呼び出して、該タスクが占
有していたＰＦを解放することを行う（９８４，９８６
）。

第８図は、ディスパッチャ４のフローを示すものである
。本プログラムは、最も優先レベルの高いＲＱＰＢ５０
の実行待行列から順にＴＣＢ６０をサーチし、Ｅフラグ
がＯＦＦであるものを求め（９３０〜９３４）、該タス
クに制Ｈ’ｃ移す処理（９４１）を行う。このとき、該
タスクがＦＬ領領域タスクか否かケ該ＴＣＢ６０に対応
するＡＣＴ７０のＩＤＥＮＴＩＦＩＥＦＬ７３より判定
しく９３５〜９３７Ｌ　ＦＬ領領域タスクであれば、Ｍ
Ｓ獲得プログラム５を呼び出しく９３８，９３９）、該
タスクが動作するに必要なＶＳ上ベーンとＭＳ上ＰＦと
の対応付けを行った後、該タスクに制御を移す。

第９図ＣＡ）？−１，、ＭＳ獲得プログラム５のフロー
を示したものである。本プログラムはタスク番号とＶＳ
エリアの先頭アドレスとページ数を人力しく９５０）、
空きＰＦＴ８０が十分にあるか否かを判定しく９５１）
、十分にあれば、空きＰＦＴ８０を求めて使用中とした
後（９５２〜９５４）、ＶＰＮ８３を設定しく９５５）
、対応するＰＴ３０を作成する処理（９５６，９５７）
を全ページについて行ない（９５８，９５９）、正常終
了とする。前記ＰＦＱの判定において、空きＰＪ’ｉ’
Ｔ８０の数が十分でない場合には、核タスク牙待ち状態
としく９６１〜９６３）、ＰＦ数の不足をリターン情報
として報告しく９６４）、本プログラムの処理を終える
。

第９図（Ｂ）は、ＭＳ解放プログラム５のフローを示す
ものである。本プログラムは、Ｖｓエリアの先頭アドレ
スとページ数を入力しく９７０）、対応するＰＦＴ８０
を空きとする処理（９７３゜９７４）および対応するＰ
Ｔ３０を空きとする処理（９８０，９８２）を全ページ
について行い、更に、空きＰＦ待ちのＴＣＢ６０がある
か否かを判定しく９７７）、もしあれば、それらのタス
クの待ちを解除する処理（９７８）を行う。

本実施例によれば、以上に述べた１〜５のプログラムを
用いることによシ以下の効果がある。即ち、エリア登録
プログラムおよびエリア削除プログラム１を実行するこ
とにより、ＶＳ上における各種エリアの新規登録、削除
、配置変更に半う登録７）；容易に可能となり、メモリ
マツプの変更に伴うプログラムやデータの再ローディン
グ等の作業（−２必要最小限にとどめることができる。

また、テイスバツチ４とＭＳ獲得プログラムおよびＭＳ
解放フログラム全実行することにより、タスク実行時に
ＭＳとＶＳとの対応付けを行うＰＬ領領域サポートが可
能になる。

本発明によれば、仮想記憶領域をアドレス変換同定領域
（ＦＸ領域）とアドレス変換可変領域（１’ｉ”　Ｌ領
域）に分割して管理し、ＦＬ領領域適宜ＦＸ領域として
エリアを登録可能にできるため、メモリマツプを変更す
る際に必要となるプログラムのゼ）ローディング等の作
業量を最小にし、且つ仮想記憶領域ならびに主記憶装置
の有効利用を計ることができる、等の効果がある。

【図面の簡単な説明】

第１図（５）は、本発明に四する仮想記憶管理方式にお
けるアドレス変換方式を示す図である。第１図（Ｂ）は
、本発明に関する目的と効果を示すためのメモリマツプ
を示す図である。第２図は、本発明が適用される計′ｒ
４．機システム構成の一実施例を示す図である。第３図
は本発明に用いられる制御テーブル、プログラムの一実
施例を示す図である。 第４図は、本発明に用いられる制御テーブルのフィール
ド構成の一実施例である。第５図は、本発明に用いるエ
リア登録プログラム、エリア削除プログラムの一実施例
を示す。第６図は、本発明に用いるタスク登録プログラ
ム、タスク削除プログラムの一実施例を示す。第７図は
、本発明に用いるタスク起動プログラム、タスク終了プ
ログラムの一実施例を示す。第８図は、本発明に用いる
ディスパッチャの一実施例を示す。第９図は、本発明に
用いるＭＳ獲得プログラム、ＭＳ解放グログ４１　図（
Ａ） 第　１　　閏　（Ｂ） 第　２　図 第　３　図 閉　４−　暖（Ｂ） ｌ／／） 第　５　口（Ａ） ｖ　５　　図　（Ｂ） 第　６　図 （Ａ）

Claims (1)

【特許請求の範囲】
1. 計算機システムの主記憶管理方式において、仮想空間の
   仮想アドレスを実記憶の物理的なアドレスに変換するア
   ドレス変換機構、該仮想アドレスの一部を実記憶に半固
   定的に対応付ける変換手段、該仮想アドレスの一部をプ
   ログラムの実行開始時にプログラムの実行に必要且つ十
   分な実記憶を割肖てて対応付ける手段、さらに、仮想空
   間全体および上記二種の領域の使用状況を管理する手段
   、実記憶全体および上記二種の領域に予め用意された部
   分の使用状況を管理する手段を設けたことを特徴とする
   仮想記憶管理方式。