JPS5939146A - “ｏ”連続デ−タ送信方式 - Google Patents
“ｏ”連続デ−タ送信方式Info
- Publication number
- JPS5939146A JPS5939146A JP57148943A JP14894382A JPS5939146A JP S5939146 A JPS5939146 A JP S5939146A JP 57148943 A JP57148943 A JP 57148943A JP 14894382 A JP14894382 A JP 14894382A JP S5939146 A JPS5939146 A JP S5939146A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- level
- data
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（＆）発明の技術分野
本発明は、ｕＦ連続が約１５０粍秒読（ＢＲＥＡＫ４６
号を発生ずる機能を持ち調歩Ｉ〜期方式の非同期イａ号
を送（Ｍするデータ端末よシの信号と音声信号を、１つ
の電話回線にて同量に伝送する同時伝送製置の前段の該
非同期信号を調歩同期方式の同期信号に変換する変換回
路に係り、ｖｋＱ＃連続が約１５０粍秒読（ＢＩＡＫａ
号が該データ端末よシ送信されてきた揚台の１ＯＮ連続
デ一タ送悄方式に関する０（ｂ） 従来技術と問題点 ＃！１図は従来例の変換回路を中心としたシステムのプ
四ツク図、第２図は第１図の場合の信号の７ｐ−チャー
トである。
号を発生ずる機能を持ち調歩Ｉ〜期方式の非同期イａ号
を送（Ｍするデータ端末よシの信号と音声信号を、１つ
の電話回線にて同量に伝送する同時伝送製置の前段の該
非同期信号を調歩同期方式の同期信号に変換する変換回
路に係り、ｖｋＱ＃連続が約１５０粍秒読（ＢＩＡＫａ
号が該データ端末よシ送信されてきた揚台の１ＯＮ連続
デ一タ送悄方式に関する０（ｂ） 従来技術と問題点 ＃！１図は従来例の変換回路を中心としたシステムのプ
四ツク図、第２図は第１図の場合の信号の７ｐ−チャー
トである。
図中１はデータ端末、２は変換回路、３＃′ｉ同時伝送
装置、８Ｄ、ＳＤ’は送信データ、ＢＴ’Ｕタイミング
ク０．、り、ＳＴはスタートビット、ＳＰはスト、グビ
ットを示す。
装置、８Ｄ、ＳＤ’は送信データ、ＢＴ’Ｕタイミング
ク０．、り、ＳＴはスタートビット、ＳＰはスト、グビ
ットを示す。
一データ端末ＩＩＩ′ｉ蟻０〃連続が約１５０粍秒読＜
ＢＲＥＡＫ信号を発生する機能を持ち又送信する４８号
は第２図囚に示す如く文字を構成する符号の前抜にスタ
ートビットＳＴ及びストップヒツトＳＰを付加して伝送
する調歩同期方式の非同期信号ＳＤを送出する０変換回
路２祉この非同期信号ＳＤを受は記憶し、これを所定の
タイミングクロックＳＴにて文字を構成する符号を耽出
し、とのｆ）号の前稜にスタートビットＳＴ、ストップ
ビットＳＰを付加し同期信号ＳＤ’とし、この信号を音
声信号と同時に伝送する同時伝送装置３に送ると共に、
この同期信号ＳＤ′と同期して同期信号ＳＤ’をメモリ
に書込むようタイミングクロックＳＴ’を送っているｏ
しかしデータ端末１にて第２図（Ｂ）に示す如きｗＡＯ
〃連続が杓１５０粍秒紗、＜ＢＲＥＡＫ信号を発生して
久換回８２に送信すると変換回路２は第２図（Ｑに示す
如く、文字を構成する初号は囁０〃とし其の前後にスタ
ートビットＢＴ、ストックピッ）ＳＰを何して、同期信
号Ｓ１〕′として同時伝送装置３に送信する。従ってこ
の方法では文字を構成する符号がζ０〃連続である文字
ｔ−数個送られできたと同時伝送装置３は略識するので
従来はデータ路床１よ！０ＢＲＥＡＫ信号は送信出来な
い欠点があった。
ＢＲＥＡＫ信号を発生する機能を持ち又送信する４８号
は第２図囚に示す如く文字を構成する符号の前抜にスタ
ートビットＳＴ及びストップヒツトＳＰを付加して伝送
する調歩同期方式の非同期信号ＳＤを送出する０変換回
路２祉この非同期信号ＳＤを受は記憶し、これを所定の
タイミングクロックＳＴにて文字を構成する符号を耽出
し、とのｆ）号の前稜にスタートビットＳＴ、ストップ
ビットＳＰを付加し同期信号ＳＤ’とし、この信号を音
声信号と同時に伝送する同時伝送装置３に送ると共に、
この同期信号ＳＤ′と同期して同期信号ＳＤ’をメモリ
に書込むようタイミングクロックＳＴ’を送っているｏ
しかしデータ端末１にて第２図（Ｂ）に示す如きｗＡＯ
〃連続が杓１５０粍秒紗、＜ＢＲＥＡＫ信号を発生して
久換回８２に送信すると変換回路２は第２図（Ｑに示す
如く、文字を構成する初号は囁０〃とし其の前後にスタ
ートビットＢＴ、ストックピッ）ＳＰを何して、同期信
号Ｓ１〕′として同時伝送装置３に送信する。従ってこ
の方法では文字を構成する符号がζ０〃連続である文字
ｔ−数個送られできたと同時伝送装置３は略識するので
従来はデータ路床１よ！０ＢＲＥＡＫ信号は送信出来な
い欠点があった。
（ｃ） 発明の目的
本発明の目的は上記の欠点をなくシ、調歩同期方式の非
同期信号を駒歩同期方チーの同期信号に１換する変換回
路圧おいて、％ＯＮ連続が約１５０ 粍秒読＜ＢＩＡＫ
佃号がデータ交１ｊ末より送イｒＪされてきた場合の％
Ｑｌ／連続データデーハカ式の提供にある。
同期信号を駒歩同期方チーの同期信号に１換する変換回
路圧おいて、％ＯＮ連続が約１５０ 粍秒読＜ＢＩＡＫ
佃号がデータ交１ｊ末より送イｒＪされてきた場合の％
Ｑｌ／連続データデーハカ式の提供にある。
（ｄ） 発明の構成
本発明は上記の目的を達成するために、上記変換回路に
、送信データのストップビットのチックを行ない誤りを
検出した場合送信データを１０〃にホールドし、其の後
送信データが蟻１〃にシ、：化するのを検出しホールド
に解除する勺・段を設りたヒとを％徴とする％０〃連経
、データ送信方式。
、送信データのストップビットのチックを行ない誤りを
検出した場合送信データを１０〃にホールドし、其の後
送信データが蟻１〃にシ、：化するのを検出しホールド
に解除する勺・段を設りたヒとを％徴とする％０〃連経
、データ送信方式。
（Ａ 発明の実施例
以下本発明の１実施例につき図に仇って説明する。
第３図は本発明の実施例の変換回ν１１に亀（）〃連続
迷イＢ＋段を伺加した場合のシステムのン「１２２図、
＆（４図は通常のデータを受（ＭＬだ場合の第３図の回
路の各部の波形のタイムチャートで（４）〜（６）は第
３図のａ ”−ｅ点に対応し、紺５図は％ＱＩ遅統デー
タを５’［シた場合の第３図の回路の各部の波形のタイ
ムチオートで（４）〜０）ヲよ第３図のａ□−ｇに対応
する。
迷イＢ＋段を伺加した場合のシステムのン「１２２図、
＆（４図は通常のデータを受（ＭＬだ場合の第３図の回
路の各部の波形のタイムチャートで（４）〜（６）は第
３図のａ ”−ｅ点に対応し、紺５図は％ＱＩ遅統デー
タを５’［シた場合の第３図の回路の各部の波形のタイ
ムチオートで（４）〜０）ヲよ第３図のａ□−ｇに対応
する。
図中第１図第２しｊと同−機能のものね同一記号で示す
。４ｉＪ、ストッグビット１り検出及び送信可パルス発
生回路、５はフリラフフロッグ（以下ＦＦと称す）、６
れ１．１ワード遅姑仲Ｊ路、７はアンド回路、８ｅよオ
ア回路を示ず０ 第４図（４）に示ず如き迫′吊の徊取の訓尖同期方式図
第４図を用いて説ゆＪする。ＦＦ５は東掠投入（ｆ１号
によりクリア６れＱの出力は（ト）に示す如く月〃レベ
ルになっている。具の後ストラフビットエラーが検出さ
れない限りＱの出力は％ｌ〃レベルのままである。デー
タ端末１よシ熔られてきた信号ｔよストップビットｍり
検出及び送信可パルス発生回路（以下誤り検出及び光学
回路と称す）４にて、ストック′ピットを検査し其の時
点で向に示す如き送信可パルスを発生しＦＦ５に送ると
共に変換回路２に送る０灸挨回路２で扛この送１ｕ町パ
ルスを・受けて（Ｊ））に示・す＃ｌＪ （入力した（
Ａ）Ｋ示１信号よシｌワード九ｔ］て１誤ｌ１ｌｆＪ期
力式の−Ｊ期イ１“４号８Ｄ’を・送出する。ストッズ
ビット岨りが検出されない限１４り検出及び殉３生（ロ
）路４のストッグビット誤り検出信号は（Ｂ）に示す如
気０〃レベルでありル°Ｆ５のＱの出力は（ｔ！ｐに示
す如く％１〃レベルのままであるので０に示す信号はア
ンド回路７を介し同時伝送装置３に送られる。−力変換
回路２よりはタイミングクロックＳＴ’が同時伝送装置
３に送られ−Ｃいる。
。４ｉＪ、ストッグビット１り検出及び送信可パルス発
生回路、５はフリラフフロッグ（以下ＦＦと称す）、６
れ１．１ワード遅姑仲Ｊ路、７はアンド回路、８ｅよオ
ア回路を示ず０ 第４図（４）に示ず如き迫′吊の徊取の訓尖同期方式図
第４図を用いて説ゆＪする。ＦＦ５は東掠投入（ｆ１号
によりクリア６れＱの出力は（ト）に示す如く月〃レベ
ルになっている。具の後ストラフビットエラーが検出さ
れない限りＱの出力は％ｌ〃レベルのままである。デー
タ端末１よシ熔られてきた信号ｔよストップビットｍり
検出及び送信可パルス発生回路（以下誤り検出及び光学
回路と称す）４にて、ストック′ピットを検査し其の時
点で向に示す如き送信可パルスを発生しＦＦ５に送ると
共に変換回路２に送る０灸挨回路２で扛この送１ｕ町パ
ルスを・受けて（Ｊ））に示・す＃ｌＪ （入力した（
Ａ）Ｋ示１信号よシｌワード九ｔ］て１誤ｌ１ｌｆＪ期
力式の−Ｊ期イ１“４号８Ｄ’を・送出する。ストッズ
ビット岨りが検出されない限１４り検出及び殉３生（ロ
）路４のストッグビット誤り検出信号は（Ｂ）に示す如
気０〃レベルでありル°Ｆ５のＱの出力は（ｔ！ｐに示
す如く％１〃レベルのままであるので０に示す信号はア
ンド回路７を介し同時伝送装置３に送られる。−力変換
回路２よりはタイミングクロックＳＴ’が同時伝送装置
３に送られ−Ｃいる。
尚オア回路８に人力している電源投入後１ｊ気Ｑ ／／
レヘルになっており、ｌワード遅延回路６にて（４）に
示す入力１Ｈ号を１ワード遅延さした信号はオア回路８
を介しＦＦ５のクリア端子に人力する。このクリア端子
に人力した信号か蟻０〃レベルからｙ１〃レベルに電化
するとＦＦ５のＱの出力は一１〃レベルと々ｇ、５１ｔ
ｔレベルから９＋９／／レベルｔこ変化してもＱの出力
ｔ；ｊ：変化しない。従って最初のスタートピッ）ＳＴ
にてＦＦ５のＱの出力妊囁１〃レベルになった１′ｔ！
で、ストップビットａυが生しｌｉ’ Ｆ ５のＱの出
力が気０〃レベルにならない＃、り％１〃レベル連続で
イ）る。
レヘルになっており、ｌワード遅延回路６にて（４）に
示す入力１Ｈ号を１ワード遅延さした信号はオア回路８
を介しＦＦ５のクリア端子に人力する。このクリア端子
に人力した信号か蟻０〃レベルからｙ１〃レベルに電化
するとＦＦ５のＱの出力は一１〃レベルと々ｇ、５１ｔ
ｔレベルから９＋９／／レベルｔこ変化してもＱの出力
ｔ；ｊ：変化しない。従って最初のスタートピッ）ＳＴ
にてＦＦ５のＱの出力妊囁１〃レベルになった１′ｔ！
で、ストップビットａυが生しｌｉ’ Ｆ ５のＱの出
力が気０〃レベルにならない＃、り％１〃レベル連続で
イ）る。
次にか５図囚に示す如き嘔０〃連糺か約１５０粍秒読（
ＢＲＥＡＩ（イｉ＋号がデータ端末１より入力した場合
傾付亀３図ｋｂ ５ ｔｖをＪｌｌいて陛、明する。囚
に示す蟻ＯＩｆ連わｊ（ｉｉ旬はストップピッ１カ頌、
（い状態なので、誤り検出及び発生回路４のストラフビ
ット娯ｐ検出偏号はψ）に示す如く止′帛なストップヒ
、トｆ：検出する迄％１＃レベルとなる０そうなると帽
）に示す送信可パルスでＦ’Ｆ５のＱの出力線（ト）に
示す如＜鬼０〃レベルとなる。このことによりアンド回
路７にて、変換回路２より送られてき０に示す如き同期
信号ＳＤ’は（Ｑに示す如（％Ｑ／／連続となる１゜こ
の状態は、ｌワード遅延回路６にて（５）に示ずイＭ号
が１ワード逐延され（ト）Ｋ示ず＃ｕ＜Ｊ〃レベルとな
りＦＦ５１Ｆｒ：クリアしてＱの出力を■に示す如く％
１〃レベルにする迄続く。従ってアンド回路７よりは（
ＱＶＣ示す如く（２）に示す信号が１ワード遅延きれる
がそのままで同時伝送装置３に送信される。
ＢＲＥＡＩ（イｉ＋号がデータ端末１より入力した場合
傾付亀３図ｋｂ ５ ｔｖをＪｌｌいて陛、明する。囚
に示す蟻ＯＩｆ連わｊ（ｉｉ旬はストップピッ１カ頌、
（い状態なので、誤り検出及び発生回路４のストラフビ
ット娯ｐ検出偏号はψ）に示す如く止′帛なストップヒ
、トｆ：検出する迄％１＃レベルとなる０そうなると帽
）に示す送信可パルスでＦ’Ｆ５のＱの出力線（ト）に
示す如＜鬼０〃レベルとなる。このことによりアンド回
路７にて、変換回路２より送られてき０に示す如き同期
信号ＳＤ’は（Ｑに示す如（％Ｑ／／連続となる１゜こ
の状態は、ｌワード遅延回路６にて（５）に示ずイＭ号
が１ワード逐延され（ト）Ｋ示ず＃ｕ＜Ｊ〃レベルとな
りＦＦ５１Ｆｒ：クリアしてＱの出力を■に示す如く％
１〃レベルにする迄続く。従ってアンド回路７よりは（
ＱＶＣ示す如く（２）に示す信号が１ワード遅延きれる
がそのままで同時伝送装置３に送信される。
以上によ＃）変換回路２は％ＱＮ連続のＢＲＴ！、ＡＫ
信号を同時伝送装置３に送信出来るようになる。
信号を同時伝送装置３に送信出来るようになる。
（ｆ） 発明の効果
以上詳細に説明せる如く本発明によれに調歩同期方式の
非同期信号を同期信号に変換する変換回路は％０＃が約
１５０粍秒読（ＢＲＥＡＫ化号を同時伝送装置に送信す
ることが出来るのでデータ端末にてＢＲＥＡＫ信号を使
用することが出来る効果がある。
非同期信号を同期信号に変換する変換回路は％０＃が約
１５０粍秒読（ＢＲＥＡＫ化号を同時伝送装置に送信す
ることが出来るのでデータ端末にてＢＲＥＡＫ信号を使
用することが出来る効果がある。
第１図は従来例の変換回路を中心としたシステムのブロ
ック図、第２図社ｌＩｃ１図の場合の信号の７四−チャ
ード、第３図は本発明の笑施例の変換人 回路に％ｏｌ連続送信手段管付加した場合のシｔテムの
プロ、り図、第４図は通常のデータを受信した場合の第
３図の回路の各部の波形のタイムチャート、第５図は％
ＯＮ連続データを受信した場合の第３図の回路の各部の
波形のタイムチャートである０ 図中１はデータ端末、２は変換回路、３は１川時伝送装
置、４はストップビット誤り検出及び送信可パルス発生
回路、５はフリッグ７０ッグ、６は１ワ一ド遅延回路、
７はアンド回路、８はオア回路を示す。
ック図、第２図社ｌＩｃ１図の場合の信号の７四−チャ
ード、第３図は本発明の笑施例の変換人 回路に％ｏｌ連続送信手段管付加した場合のシｔテムの
プロ、り図、第４図は通常のデータを受信した場合の第
３図の回路の各部の波形のタイムチャート、第５図は％
ＯＮ連続データを受信した場合の第３図の回路の各部の
波形のタイムチャートである０ 図中１はデータ端末、２は変換回路、３は１川時伝送装
置、４はストップビット誤り検出及び送信可パルス発生
回路、５はフリッグ７０ッグ、６は１ワ一ド遅延回路、
７はアンド回路、８はオア回路を示す。
Claims (1)
- 調歩同期方式の非同期信号を同期信号への変換回路にお
いて、送信データのストップヒツトのチックを行ない糾
シを検出した場合送信データを気Ｏｌにホールドし、其
の俵、送信データが１１〃に変化するのを検出し、ホー
ルド金解除する手段を設けたこと′ｔ％黴とする％０〃
遮続データ送イら方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148943A JPS5939146A (ja) | 1982-08-27 | 1982-08-27 | “ｏ”連続デ−タ送信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57148943A JPS5939146A (ja) | 1982-08-27 | 1982-08-27 | “ｏ”連続デ−タ送信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5939146A true JPS5939146A (ja) | 1984-03-03 |
Family
ID=15464123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57148943A Pending JPS5939146A (ja) | 1982-08-27 | 1982-08-27 | “ｏ”連続デ−タ送信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939146A (ja) |
-
1982
- 1982-08-27 JP JP57148943A patent/JPS5939146A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002252606A (ja) | 同期補正回路 | |
| WO2015109524A1 (zh) | 一种发射同步信号的方法及装置 | |
| US4255813A (en) | Dicode transmission system | |
| JPS59234A (ja) | 信号監視制御方式 | |
| JPS59193646A (ja) | デ−タ伝送方式 | |
| JP2893897B2 (ja) | シリアル入出力装置 | |
| JPS583497A (ja) | 時分割多重遠隔制御装置 | |
| JP2562093B2 (ja) | 光伝送パルスを用いた３値信号伝送方式 | |
| JPS6053355A (ja) | バス式ネットワ−クのアクセス方式 | |
| JP2558119B2 (ja) | 送受信回路 | |
| JPS605640A (ja) | 直列デイジタル信号伝送装置 | |
| JPS596647A (ja) | シリアルデ−タ伝送同期方式 | |
| JPS58182338A (ja) | デ−タ送受信装置 | |
| JPS61258545A (ja) | 受信制御装置 | |
| JP2987721B2 (ja) | スペクトラム拡散通信方式 | |
| JPH06252979A (ja) | 非同期シリアルデータ伝送方法 | |
| SU564726A2 (ru) | Устройство дл выбора цикла повторени информации | |
| JPS6055761A (ja) | 受信装置 | |
| JPS58157239A (ja) | 同期信号発生回路 | |
| JPH06101717B2 (ja) | フレーム信号発生回路 | |
| JPS58139541A (ja) | 受信信号同期方式 | |
| JPS6387044A (ja) | 調歩同期通信システム | |
| JPS60132448A (ja) | デ−タ速度自動検出方式 | |
| JPS6051046A (ja) | デジタル信号伝送方式 | |
| JPS60132445A (ja) | 非同期デ−タ端末収容装置 |