JPS5939706B2 - 時間帯別計量可能な電力量計 - Google Patents

Description

【発明の詳細な説明】 この発明は、多数の計量動作を行ないかつそのような動
作を実時間と関連付けるためのプログラマブル・タイム
・ペースト測定装置を含む交流電力量計用の補助電源装
置およびタイマ装置に関し、また２次タイマ回路および
再充電不能な電池を有する補助直流電源装置を含み停電
中の実時間記録および非揮発性計量データを長期間に亘
つて維持できるような装置に関するものである。

電気一機械式の電力量計は、よく知られているように個
々の使用者の建物内で広範囲に使用されている。

電力量計は、電力量供給者による請求のために消量電力
量を定める。大抵の汎用電力量計は、手動りセツト動作
を例えば毎月１回行なう必要がある全消費電力量または
最大ピーク需要を測定する用意をする。キロワツト時消
費およびキロワツト需要の両方を異なるレートで測定す
るような異なるパラメータを測定する際の融通性を増す
ことがしはしば所望される。異なる被測定パラメータは
、毎日異なる指定された時間帯で測定されるので、個別
に総計されることがまた所望される。この計量方法は等
業者には２４時間スケールの計量として知られている。
指定された２４時間スケールの期間は、代表的な例では
、電力会社のような電力量供給者からのエネルギー需要
レベルが最大、中間または低い時間に相当する。機械的
多ダイヤル式キロワツト時計量装置またはキロワツト時
とワツト需要の組合わせ式計量装置に設けられた誘導形
積算電力計は周知であり、そして計量装置の別々のダイ
ヤル組の選択動作は機械的なタイム・スイツチ機構に応
答して行なわれることも周知である。

上述した計量装置や機械的なタイマ機構は、わずかの異
なる測定性能しか持たず、かつ提供され得る異なる期間
についてしばしば制限がある。そのような期間はウイー
クデイ（Ｗｅｅｋｄａｙ）とウイークエンド（Ｗｅｅｋ
ｅｎｄ）で一般に可変ではない。プログラマブル電子的
計算回路は、電力量の幾つかの異なるパラメータを測定
する際に大きな融通性を提供するものとして知られてい
る。

被測定パラメータは量子化され、そしてその記録された
値は時間表示について非揮発゛団磁気記録される。計算
回路は、予め選ばれた毎日の異なる時間周期中に測定さ
れる時、実時間の独立記録を生じないか或は異なるパラ
メータの個別記録を累算しない。交流で付勢される直流
電源装置の電力しや断を検出しかつそのような電力しや
断の後で測定装置に一時的に給電するための手段を使用
できるが、測定装置中の読出し専用メモリから再プログ
ラムされることのできる等速呼出しメモリ部には補助直
流電源装置が不要である。磁気テープ式記録器は、電池
携帯回路装置を有する上述した測定装置と一緒に使用さ
れるべきである。電子タイマを利用して２４時間スケー
ルのデータのための現在時刻を生じる他の電力量測定装
置では、直流電力の非しや断給電を必要とする非揮発性
メモリ回路中にデータが通常累算されかつストアされる
。

上述した測定装置では、タイム・ベース信号源は、例え
ばその週の各秒、分、時および日を表わすために設けら
れかつ合計される。測定装置は、毎日同じまたは異なる
時間周期のような異なる時間間隔に応答するように予め
プログラムされることができ、これにより測定中の電力
量の一定の被測定パラメータを合計する。被測定パラメ
ータは毎日指定された時間々隔と個別に関連付けられる
。キロワツト時消費量は、指定された高ピークすなわら
オン・ピーク期間、中間ピーク期間または低ピークすな
わらオフ・ピーク期間中個別に測定されて合計されるこ
とができる。交流で付勢される直流電源装置によつて給
電されるそのような測定装置では、交流電源が故障する
と、揮発性電子メモリ中にストアした時／日データが喪
失される。タイム・ベース信号発生器の動作もまた中断
される。多数の計器がそのような電子的エネルギー測定
装置を有する場合、各計器まで行きかつこれを現時刻に
更新することは実施不能である。現時刻を置数しかつス
トアされた時間データ（これは電源故障時までに累積さ
れたものである）を保持し続けるために、測定装置の動
作を維持するには別な直流給電回路すなわち予備直流給
電回路が必要である。米国特許第４０５００２０号は、
予め選ばれた異なるキロワツト時消費期間を毎日測定す
るための電力量測定装置を開示する。予備電源としての
補助電池には再充電可能な電池を利用する。中央制御回
路は電池で付勢されて発振器を含むタイム・ベース信号
発生器も付勢し、これにより主電源の停電中実時間記録
を継続する。直流電圧の非しや断給電のために再充電可
能な電池を利用するバツクアツプ・システムは、２４時
間スケール以外の記録のために使用されてきた。交流で
付勢される主直流電源装置の故障時、電力量計量装置中
の揮発性カウンタに累積されたパルス計数値を保持する
ために、補助電源装置を使用することも周知である。従
つて、この発明の目的は、主直流電源装置の故障時２４
時間スケールのデータおよび電子的メモリのデータを保
存するために、最小の引出し電流で作動できる予備電池
を利用しながら、経済的で信頼できる時間帯別計量可能
な電力量計を提供することである。

なお、予備電池は、測定装置を含みかつ数年程度であり
得る耐用年数を持つ電力量計中で交換や保守の必要がな
く、そして広範囲に変化する動作状態にさらされて現在
使用中の電力量計が受ける高い周囲温度においても動作
できる。上述した目的に鑑み、この発明は、測定される
べき交流電力量の停電状態中２４時間スケールのデータ
を維持するための時間帯別計量可能な電力量計であつて
、出力を有すると共に前記測定されるべき交流電力量で
のみ付勢できる出力端子を有する主直流電源装置と、前
記測定されるべき交流電力量の周波数に応答して第１タ
イム・ベース信号を発生する１次タイマ回路と、前記測
定されるべき交流電力量の増分値の可変かつ反復・団表
示を生じる手段と、前記主直流電源装置の前記出力によ
つて付勢され、かつ前記第１タイム・ベース信号に応答
して２４時間スケールのデータをその週の秒、分、時お
よび日で置数するための実時間測定手段を含む計量順序
論理制御回路と、この論理制御回路の時間置数および前
記町変かつ反復″囲表示に応答し、前記測定されるべき
交流電力量の少なくとも１つの被測定パラメータを少な
くとも２種類の使用時間のどららかで合計するための累
算レジスタ手段と、予備電池を含み、停電状態に応答し
て出力を選択的に付勢する補助直流電源装置と、この補
助直流電源装置の付勢された出力によつて付勢され、前
記第１タイム・ベース信号とは別な値を有する第２タイ
ム・ベース信号を発生する２次タイマ回路と、前記主直
流電源装置の前記出力および前記補助直流電源装置の前
記選択的に付勢された出力の両方によつて付勢され、停
電状態の開始に応答して前記論理制御回路の現在の時間
置数をストアするためのかつ前記第２タイム・ベース信
号に応答して停電状態中の別な時間置数をストアするた
めの電子的メモリ手段とを備えた、時間帯別計量可能な
電力量計にある。時間帯別計量可能な多目的電力量計は
、非揮発・肚等速呼出しデータ・メモリ回路装置並びに
１次タイマ回路および２次タイマ回路の両方を有するプ
ログラマブル・タイム・ペースト測定装置を含む。

主直流電源装置および１次タイマ回路は、電力量計によ
つて測定されるべき交流電力量から付勢される。計量順
序論理制御回路は、データ・メモリ回路中に外部で交換
できる時間カテゴリーを使用し、異なる使用時間カテゴ
リーで使用電力量の異なる被測定パラメータを累積する
。論理制御回路は、１次タイマ回路からの第１タイム・
ベース信号を処理し、その週の分、時および日で２４時
間スケールのデータに相当する現時点のデータをストア
する。検出中の電力量の停止時、この電力量を測定でき
なくなると同時に主直流電源装置が消勢される。論理制
御回路は、その消勢前に、補助直流電源装置が動作する
時電源故障信号を受ける。補助直流電源装置は、２次タ
イマ回路およびデータ・メモリに給電するために動作さ
れる再充電不能な、すなわｔ：：，１次子備電池を含む
。２次タイマ回路は水晶制御発振器を含み、この発振器
を動作させて第２タイム・ベース信号を発生さし、この
第２タイム・ベース信号を使用して被測定電力量の停電
中実時間測定および記録を継続する。

こ＼に開示する望ましい一実施例では、２次タイマ回路
は発振器およびその関連除算回路並びに５桁のカウンタ
・メモリを含み、これらは全部補助直流電源から付勢さ
れる。停電開始後、発振回路は予め選ばれた秒数に対応
する繰返数で例えば８秒毎に第２タイム・ベース信号を
発生する。カウンタ・メモリは８秒のタイム・ベース信
号を受けかつ停電が終るまでその計数を累積し続ける。
論理制御回路は、停電終了時に再付勢され、かつ第２タ
イム・ベース信号を発生する発振器を停止させると共に
カウンタ・メモリ中の第２タイム・ベース信号の総計数
を保持する。カウンタ・メモリの出力は、停電期間（カ
ウンタ・メモリの出力によつて表わされかつ８秒の係数
が乗算された）を加算するために論理制御回路によつて
処理され、その後データ・メモリー中の停電時間データ
の開始点に加算される。従つて、停電時間の終りに、測
定装置は現在の２４時間スケール関連技術で電力量の異
なる所望パラメータを再び測定するために条件付けられ
る。こ＼に開示する他の望ましい実施例では、２次タイ
マ回路は発振器および除算回路を含み停電中子め選ばれ
た別な繰返数例えば４秒毎に第２タイム・ベース信号を
発生させる。

停電開始時、補助直流電源装置は、データ・メモリを付
勢してその非揮発姓状態を継続し、２次タイマ回路を付
勢し、かつまた第２タイム・ベース信号によつて制御さ
れる電力脈動化回路を付勢する。論理制御回路は、第２
タイム・ベース信号の各パルスで一瞬電力を受けるよう
に条件付けられる。論理制御回路は、一瞬ターンオンさ
れるが、非揮発性データ・メモリ中の現在の時間データ
を更新しかつ発振器をりセツトしてからターンオフする
のに充分である。従つて、論理制御回路は、第２タイム
・ベース信号間の４秒の期間中大体無視できる短い持続
時間の間ターンオンされて予備電池から最小の電流を引
出し続ける。停電が終ると、主直流電源装置が再び測定
装置に給電する。測定装置は、使用関連態様の実時間で
電力量の異なる所望パラメータを測定するように条件付
けられる。従つて、この発明における補助直流電源装置
およびタイマ装置は、予備電池から最小の電力を引出す
ように最適に構成された最少の回路部品しか必要としな
い。長い放置寿命を得るためにもつと信頼できかつもつ
と温度特性が良い１次子備電池を使えるように、時間帯
別計量可能な多目的電力量用の正確な現時間置数が繰延
べられかつ維持される。この発明は、添付図面について
の以下の詳しい説明からもつと簡単に明らかとなるだろ
う。

同一符号で同一部分を表わす図面、特に第１図には、プ
ログラマブル・タイムペースト（ＴｉＩＴｌＯｂａｓｅ
ｄ）測定装置１２を含む時間帯別計量可能な（Ｔｉｍｅ
ｒｅｇｉｓｔｅｒｌｎｇ）交流用多目的電力量計１０が
示されている。計量順序論理制御回路１４は、測定装置
１２中に含まれ、かつモステツタ（ＭＯｓｔｅｋ）社か
ら市販されていると共に同社の刊行物８Ｆ８マイクロプ
ロセツサ・テバイセス、シングルチツプ・マイクロコン
ピユータＭＫ３８７Ｏ゛に記載された形式ＭＫ３８７Ｏ
のようなＦ８マイクロコントローラによつて形成される
。この刊行物に記載されているように、論理制御回路１
４は多目的論理演算を行なうと共に一般に下記の部品を
含む。すなわら、部品は、制御用論理回路・命令レジス
タ１５、累算器・状態レジスタ１６、算術論理回路ＡＬ
Ｕｌ７、プログラム読出し専用メモリＲＯＭｌ８、タイ
マ１９、割込み論理回路２０および内部クロツク２１で
ある。論理制御回路１４は、汎用等速呼出しメモリＲＡ
Ｍになるスクラツチパツド・レジスタ２２を更に含む。

入／出力ポート２３は、後述するように２進数信号を論
理制御回路１４へ送りかつ２進数信号を論理制御回路１
４から受け、またデータ・バスを通じて外部２進数信号
と通信する。論理制御回路１４は、後述するように多目
的電力量計１０によつて提供される電力量測定値に関連
されるべき時間被関連データを読込み／読出すためのか
つ処理するための外部データＲＡＭ２４と関係付けられ
る。

データＲＡＭ２４は、ハリス（Ｈａｒｒｉｓ）社から市
販されている４ビツト×２５６語の固体小消費電力ＣＭ
ＯＳ−ＲＡＭ形式ＩＭ６５６ｌである。プロツク図で示
されかつその機能が記入された他の部品については後で
説明する。測定装置１２は、導線２６および２８を通る
電力量が供給される電力使用者位置に多目的電力量計１
０を装架するために、誘導積算電力計の容れ物に納めら
れる。

電力量の代表的な成分は、６０Ｈｚの電力周波数、２４
０Ｖの電圧および電力量の消費率で変る変化電流１であ
る。第２図および第３図は、異なる多目的計量モードの
ための２つの異なる構成のみならず、どちらの計量装置
でも有用な補助直流電源装置およびタイマ装置の２つの
実施例を開示する。測定装置１２の詳しい回路図は第３
図に示され、そして測定装置３１を有する別な多目的電
力量計３０は第２図に示されている。この第２図におい
て、計器４０は、導線２６および２８へ慣用の仕方で接
続された電圧区分３３および電流区分３４を有する電磁
式計器町動部３２を含む。

この計器町動部３２は、導線２６および２８に流れる電
力量の消費量に相当する回転速度で回転円板３６（軸に
支持された）を１駆動する。計器可動部３２のような誘
導積算電力計町動部は当業者にとつて周知である。円板
３６を支持する軸は、米国特許第４１２８８０７号に開
示された機械的な多ダイヤル式計量装置３８へ歯車を介
して結合される。計量装置３８は計器すなわちオン・ピ
ーク・キロワツト時用ダイヤル４０およびオフ・ピーク
・キロワツト時用ダイヤル４１並びにオン・ピーク・キ
ロワツト需要用ダイヤル４２を含む。これらのダイヤル
は、毎日所定の時間帯に応答して動作されたり或はされ
なかつたりするようになつており、２４時間スケール計
量の１つのモードを提供する。計量装置３８の異なるダ
イヤル用歯車列の動作を制御するための、上述した米国
特許に述べられているソレノイド４４は、論理制御回路
１４によつて制御される。別なソレノイド４６および４
７も論理制御回路１４の出力によつて制御されるべく設
けられ、負荷制御用タイム・スイツチ動作を行なう。ソ
レノイド４６のようなソレノイドは、ダイヤル用歯車列
を選択的に制御するためには少なくとも２個のソレノイ
ドが必要な計量装置３８に相当する形式の計量装置中で
ソレノイド４４に加えて使用され得る。計量順序論理制
御回路４８は、論理制御回路１４と同一形式のものであ
り、測定装置３１に含まれる。データＲＡＭ４９も測定
装置３１に含まれ、上述したデータＲＡＭ２４と同一形
式のものである。補助直流電源装置および停電期間タイ
マ装置は、この発明の重要な特色に応じて測定装置３１
中に設けられる。

タイマ装置は主直流電源装置５０を含み、この主直流電
源装置５０は導線２６および２８を流れる電力量で形成
された交流電源によつて付勢される。従つて、交流入力
導線５２および５３は主直流電源装置５０の入力側へ接
続される。逓降変圧器５４は、その１次巻線が導線５２
および５３へ接続されかつその２次巻線が全波整流ダイ
オード・ブリツジ５６へ接続される。ダイオード５８は
、変圧器５４の１次巻線・＼接続され、２次巻線に１２
ポルトの半波整流出力Ｖ＋を生じる。出力導線６０は、
ダイオード５８へ接続され、重要でない諸回路および測
定装置３１の負荷（制御用のソレノイド４４，４６およ
び４７を含む）・＼汎用かつろ波されない半波整流出力
を供給する。導線６０は、スイツチング・トランジスタ
６１，６２および６３が論理制御回路４８によつて導通
させられる時、ソレノイドを励磁する。ダイオード・ブ
リツジ５６の全波整流出力は、１０００μＦのフイルタ
・コンデンサ６４および電圧調整回路６５・＼印加され
る。

この電圧調整回路６５は、その出力側に５ボルトの調整
した直流電圧Ｖ。ｃを発生するモノリシツク調整器形式
７８Ｍ０５ＣＰである。電圧調整回路６５は、第１低電
圧論理回路給電導線すなわら第１給電導線６６と、第２
低電圧論理回路給電導線すなわら第２給電導線７０へ接
続されたダイオード６８とへＣｃを供給する。第２給電
導線７０は、導線２６および２８へ供給中の電力量が停
止する時、Ｖｃｃと同じく５ポルトの調整した直流電圧
であるＶｃｃを供給する。電力量のこのような一時的な
停電は、電力会社から給電される配電系統では周知であ
る。第１給電導線６６および第２給電導線７０は、測定
装置３１中の論理回路機能を行なう諸回路およびタイミ
ング信号機能を生じる関連諸回路へ給電するようになつ
ている。第１給電導線６６は、電力量のどんな測定も必
要とない停電状態中動作する必要が無い諸電子回路（測
定装置３１中）へＶｃｃを供給する。フイルタ・コンデ
ンサ６４は導線７２によつて抵抗７３を介して電圧コン
パレータ７４へ接続され、この電圧コンパレータ７４の
入力側には抵抗７５が接続される。電圧コンパレータ７
４は、その望ましい一例が形式１ＣＬ１８２１１であり
、かつフイルタ・コンデンサ６８にか＼る電圧をサンプ
リングするように動作する。電圧コンパレータ７４は第
１給電導線６６によつて給電される。電圧コンパレータ
７４の出力導線７６は抵抗７８を介して第２給電導線７
０へ接続される。導線７６は低電圧または電力故障論理
信号８０を生じ、この論理信号８０を後述するように端
子Ｐ１−５で論理制御回路４８に入れる。この発明の他
の重要な特色をなす補助直流電源装置８２は、大地と第
２給電導線７０へ接続された接続点８７との間で直列に
接続された予備電源すなわら予備電池８４並びにダイオ
ード８５および８６から成るダイオード・スイツチを含
む。

このダイオード・スイツチを形成する両ダイオードの極
件は、予備電池８４の正端子から接続点８７に向う方向
が順方向である。従つて、主直流電源装置５０が付勢さ
れる時、電圧調整回路６５の出力は第１給電導線６６へ
印加されるのみならずダイオード６８を通して上述した
ように第２給電導線７０へも印加される。主直流電源装
置５０の故障時、第２給電導線７０へは予備電池８４か
らダイオード８６および８５並びに接続点８７を通して
電力が供給される。ダイオード６８は、予備電池８４の
阻止ダイオードとなり、第１給電導線６６およびこの第
１給電導線６６から給電される諸回路を予備電池８４か
ら隔離する。第１給電導線６６の電圧は、ダイオード８
５および８６が電圧応答スイツチング動作をなすように
、正常動作中これらのダイオード８５および８６を逆バ
イアスする。予備電池８４は、リチウム沃化物形または
硫化リチウムニ酸化物形の１次電池から成る２個別々の
セルで形成されることが望ましい。

１次電池は、１次形すなわら再充電不能形のものとして
特徴付けられ、多目的電力量計３０のコンパクトな容れ
物の内側に装架される程度に充分小さくかつ大体１アン
ペア時を供給する。

電池の端子間電圧は５．６ボルト程度である。リチウム
沃化物形の予備電池８４は、その動作や電池性能に事実
上影響することなく、８５゜Ｃ（１８５゜ド）までの温
度に耐えることができる。これは、数年に亘つて評価さ
れる時、放電すること無く、長い放置寿命で特徴付けら
れる。電池から小さな電流だけが周期的に引出される時
、その電流供給容量は更に長い寿命を保証する。従つて
、予備電池８４には再充電や取替えの必要が無く、これ
は多目的電力量計３０に使用する時大変有利である。そ
の理由は、多くの既知の再充電可能な電池が予備電池８
４と同じ程度の高温に耐えることができないし、また予
備電池８４程長い保守寿命を持たないからである。予備
電池８４は、マルローリイ（ＭａｌｌＯｒｙ）社から市
販されているリチウム１次電池形式ＬＯ３２５またはパ
ワー・コンバージヨン（ＰＯｗｅｒＣＯｎｖｅｒｓｌＯ
ｎ）社から市販されているリチウム１次電池形式４４０
Ｓから成る２個のセルである。

各セルは１アンペア時で評価されかつ約３．０ポルトの
開路電圧を持っ。後述するように、第２給電導線７０は
実時間または１日のうらの現在の時間の記録をこま切れ
で行なうために停電期間中作動する必要がある重要な諸
回路（測定装置３１中）に給電するが、第１給電導線６
６は論理制御回路４８およびこれに関連した重要でない
諸回路すなわら時間帯区別不要回路に給電する。

汎用かつ高圧直流供給用の導線６０は、論理制御回路４
８およびデータＲＡＭ４９を含む小電力論理回路に関連
しない諸回路に給電し、従つて主直流電源装置５０の、
電圧調整回路６５によつて給電される部分にか＼る負担
を低減する。論理制御回路４８が実時間を秒、分、時お
よび日で連続して記録するように動作するためには、一
定の周波数でありかつ秒の時間間隔の１倍または整数倍
に完全に関連付けられることが望ましいタイム・ベース
信号を受ける必要がある。

従つて、１次タイマ回路８８を設け、その入力側を導線
６０へ接続して６０Ｚの半波整流出力＋を受けるように
する。この半波整流出力Ｖ＋は導線６０によつてベース
抵抗を通してトランジスタ９０（形式２Ｎ２２２２Ａで
あることが望ましい）へ印加される。このトランジスタ
９０のコレクタは抵抗を介して第１給電導線６６・＼接
続され、従つてＶｃｃが印加される。トランジスタ９０
は、そのコレクタが論理制御回路４８の外部割込み入力
端子ＥＸＴＩＮＴへ第１タイム・ベース信号８９を供給
するように、方形波発生器を形成する。従つて、５ポル
トの方形波が入力端子ＥＸＴＩＮＴへ印加される。この
入力端子ＥＸＴＩＮＴは論理制御回路４８内のタイマ１
９および割込み論理回路２０へ接続される。なお、論理
制御回路４８は、論理制御回路１４と同一の構成を持ら
、かつ上述したモステツク社発行の刊行物に開示された
事象計数動作モードで動作される。事象計数動作モード
は、１秒の時間々隔に等しい第１タイム・ベース信号８
９の６０ライン・サイクルを計数する。

上述した刊行物に記載されたように、タイマ１９は、人
力端子ＥＸＴＩＮＴからのパルスで減算動作する８ビツ
トの２進減算カウンタである。タイマ１９は、計数値６
０にセツトされ、かつ第１タイム・ベース信号８９の第
６０番目のパルスで割込みが開始される。タイマ割込み
は、時間帯別計量が更新されかつ全ての時間帯別計量動
作を調節しなければならない信号を論理制御回路４８の
諸論理回路へ入れるのに有効である。主動作順序または
背景動作順序は、有用な測定値の時間のために起つてお
り、かつ時間保持のためにタイマ割込みで開始された動
作順序によつて一瞬停止される。別々の時間記録は、第
１図に示したスクラツチパツド・レジスタ２２中の６４
個の８ビツト・レジスタにストアされる。午前中の１２
時間および午後の１２時間の記録が別別に維持されるよ
うに、論理制御回路４８は１日の累積された秒、分およ
び時間をストアする。その月のその日およびその年のそ
の月も、スクラツチパツド・レジスタ２２中の個別レジ
スタの数を増すことにより、論理制御回路４８で記録さ
れる。論理制御回路４８のプログラムＲＯＭｌ８は、測
定装置３１によつて行なわれる動作モードに対して論理
制御回路４８の動作順序を制御する。６０計数の第１タ
イム・ベース信号δよびタイマ割込みによつて定められ
るような経過時間の各秒が開始され、スクラツチパツド
・レジスタ２２中の秒カウンタがその秒記録を変更する
ように論理制御回路４８をして秒カウンタを更新させる
。

なお、６０秒および６０分に達する時にはいつでも、所
望ならば分記録を、そして必要ならば時記録を調節する
ようにする。時間更新動作順序は、その週のその日、必
要ならその年のその日の記録を調節するように続行する
。論理制御回路１４によつて置数された時／田まデータ
ＲＡＭ４９にストアされたセツト点またはスイツチ切換
えの時間と比較され、これは１個のソレノイド４４，４
６または４７が切換えられるべき所定の数日の時間に相
当する。

論理制御回路４８によつて置数された時間がデータＲＡ
Ｍ４９にストアされた時間に一致すると、出力データ・
ライン９２，９３または９４は選択的に動作され、導線
６０によつて給電されるスイツチング・トランジスタ６
１，６２または６３を付勢する。これらのスイツチング
・トランジスタ６１，６２，６３は論理制御回路４８の
端子Ｐ５−５，Ｐ５−６，Ｐ５−７からそれぞれデータ
・ライン９２，９３，９４を通して付勢され、計量装置
３８に適切な時間制御機能を生じる。４本のデータ・ラ
イン９６，９７，９８，９９はそれぞれ端子Ｐ５−０，
Ｐ５−１，Ｐ５−２，Ｐ５−３へ接続されて入／出力ポ
ートに外部データ入／出力を供給する。

光応答外部データ・インターフエイス１００は第１図に
示された光データ・リンク１０２を形成する。この光デ
ータ・リンク１０２は、電磁波に応答し、同日付で出願
した特願昭５４一号に関示されたような計器カバーの透
光窓部分を通してデータ・プログラム情報を転送する。

インターフエイス１００は２個の発光体１０３および１
０４並びに２個の光センサ１０５および１０６を含む。
発光体１０３，１０４、光センサ１０５，１０６は第１
給電導線６６からそれぞれ抵抗１０７，１０８，１０９
，１１０を通して給電される。この発明の更に重要な特
色について述べれば、２次タイマ回路１１２は測定装置
３１中に含まれかつタイム・ベース水晶制御発振器１１
４を有する。

この光振器１１４に関連付けられた除算回路１１６は第
２タイム・ベース信号１１８を発生する。発振器１１４
および除算回路１１６によつて形成された２次タイマ回
路１１２は、モトローラ（ＭＯｔＯｒＯｌａ）社から市
販されている小電力ＣＭＯＳ発振器／除算回路形式ＭＣ
ｌ４５２ｌＢである。発振器１１４は３２，７６８ＫＩ
Ｉｚの水晶１２０から入力を得る。この水晶１２０は抵
抗１２２および１２３を介して発振器１１４の水晶入力
端子へ接続される。発振器１１４／除算回路１１６は第
２図に示したように第２給電導線７０からＶＤＤが供給
される。発振器１１４と関連付けられた除算回路出力部
は２４段の２進除算器である。除算回路１１６の１つの
出力端子は８秒毎に１回の割合で、すなわち８秒間隔で
第２タイム・ベース信号１１８を供給する。この出力は
水晶１２０の周波数の整数商であり２１６に等しい。８
秒間隔の第２タイム・ベース信号１１８Ｃま、モトロー
ラ社から市販されている形式ＭＣｌ４５３４Ｂであるこ
とが望ましい５桁のＢＣＤカウンタで形成されたカウン
タ・メモリ１２６へ印加される。

このカウンタ・メモｌ月２６は、これもまた第２給電導
線７０からＶＤＤが供給され、かつ８秒毎に１計数進め
られるように第２タイム・ベース信号１１８の各負一正
遷移を計数するのに有効である。従つて、カウンタ・メ
モリ１２６は、８秒のタイム・ベース・レートで大体９
日と１／４日に相当する全部で９９，９９９計数までス
トアできる。２次タイマ回路１１２は、９日と１／４日
に等しい停電期間を測定でき、かつ停電中は補助直流電
源装置８２によつて給電されるので非揮発性である。

４本のデータ・ライン１２８は、カウンタ・メモリ１２
６の４個のデータ出力端子Ｄ１〜Ｄ４をデータＲＡＭ４
９の４個のデータ入力端子１／０１〜ｌ／０４へ、更に
８本のデータ・ライン１３０のうちの上から４本のデー
タ・ラインへ接続する。

８本のデータ・ライン１３０はデータＲＡＭ４９の８個
のアドレス端子ＡＯ〜Ａ７を論理制御回路４８の８個の
入／出力端子ＰＯ−０〜ＰＯ−モＲＡＭ４９と論理制御
回路４８の間で２進数データおよびアドレス情報を転送
し、かつカウンタ・メモリの制御および読出しをも行な
う。

３本のデータ・ライン１３２，１３３，１３４はデータ
・ライン１３０のうらの次の３本へ接続されかつそれぞ
れスキヤン・クロツクＳＣＮＣＬＫｌスキヤン・りセツ
トＳＣＮＲＳＴｌ主りセツトＭＲＳＴと表わされる。

５桁のカウンタ・メモリは、一度に１つの数字（最上位
桁〜最下位桁）を出力するスキヤン・クロ゛ノク内部論
理回路を有する。

ＭＲＳＴデータ・ライン１３４は抵抗１３５を介してト
ランジスタ１３６（形式２Ｎ２２２２Ａが望ましい）の
ベースへ接続される。トランジスタ１３６のコレクタは
抵抗１３８を介して第２給電導線７０へ接続されると共
にデータ・ライン１３９へ接続される。このデータ・ラ
イン１３９は、発振器１１４／除算回路１１６およびカ
ウンタ・メモリ１２６のりセツト入力端子へ接続される
。これによりＭＲＳＴ信号が２個のりセツト入端子へ印
加される。データ・エナーブル（ＤＡＴＥＮ）・データ
・ライン１４１は論理制御回路４８中の入／出力ポート
の端子Ｐ１−６とカウンタ・メモリ１２６のエナーブル
入力端子との間に接続される。

データ・ライン１３４および１３９上のＭＲＳＴ信号は
、カウンタ・メモリ１２６と発振器／除算回路の信号出
力である第２タイム・ベース信号１１８とを０論理状態
へリセツトする。データ・ライン１３３上のＳＣＮＲＳ
Ｔ信号は、カウンタ・メモ１月２６中に含まれた５計数
段の最上位桁ＢＣＤ数字を出力するためにデータＲＡＭ
４９をりセツトする。４本のデータ・ライン１２８の４
データ・ライン出力はマルチプレクスＢＣＤデータであ
り、そしてＳＣＮＲＳＴ信号が存在するとカウンタ・メ
モリ１２６の最上位桁数字は４本のデータ・ライン１２
８へ印加される。

ＳＣＮＣＬＫデータ・ライン１３２は２進数０状態から
２進数１状態への遷移をクロツク化し、もつてカウンタ
・メモリ１２６を進めかつデータ・ライン１２８に接続
された４個の出力端子に次の桁の数字を生じる。第２図
に符号４８で或は第１図および第３図に符号１４で示し
た論理制御回路は、除算回路１１６およびカウンタ・メ
モリ１２６の出力動作を制御してそれを後述するように
停電期間の終りに出力モードに置く。従つて、一度に１
つのＢＣＤ数字がカウンタ・メモリ１２６からデータＲ
ＡＭ４９へセツトされる。ＤＡＴＥＮデータ・ライン１
４１はカウンタ・メモリ１２６の出力をターンオフする
。データＲＡＭ４９の読出し／書込み（Ｒ／Ｗ）入力端
子は入／出力ポートの端子Ｐ１−０・＼データ・ライン
１４３によつて接続され、そしてストローブ（ＳＴＲ）
入力端子は端子Ｐ１−２へデータ・ライン１４４によつ
て接続される。データＲＡＭ４９のチツプ選択入力端子
ＣＳｌおよびＣＳ２はデータ・ライン１４６によつて端
子Ｐ１一１へ接続される。これらの入力端子ＣＳｌおよ
びＣＳ２はデータを読出し或は書込むためにデータＲＡ
Ｍ４９を条件付ける必要があつた。データＲＡＭ４９へ
は第２給電導線７０を通してＶＤＤが供給され、その非
揮発性給電を確保する。測定装置３１中にサブシステム
１４６を設け、停電時に生じるデータ信号を処理しかつ
また論理制御回路４８の動作のプログラム順序がプログ
ラムＲＯＭ（第１図）中のプログラムで同期外れとなら
ないことを引き受ける。これは、この発明の一部をなさ
ない、いわゆるプログラム・りセツト動作に関する。サ
ブシステム１４６は、形式５５５のタイマ１４８と、４
個のノアゲート１５０，１５２，１５３および１５４か
ら成るＣＭＯＳノアゲート・パツケージ形式４００１と
を含む。サブシステム１４６の１つの動作は、停電状態
の始めにフイルタ・コンデンサ６４の端子間に低電圧が
発生される時低下する論理信号８０を発生する電圧コン
パレータ７４の出力に応答する。論理信号８０の低レベ
ル状態は、ノアゲート１５０へ印加される論理的な低電
圧ＬＶを出現し、かつ論理制御回路４８への論理信号８
０を出現する。これは、低電圧状態が起つたこと、それ
に論理制御回路４８が非揮発性データＲＡＭ４９に必要
なデータをストアしかつ第１給電導線６６からＣｃが除
かれる停電に備えて準備しなければならないこと、を論
理制御回路４８へ知らせる。論理制御回路４８は、入／
出力ポートのの端子Ｐ１−４においてＬＶ論理信号８０
に応答して電力低下動作順序に入る。低電圧承認（ＬＶ
ＡＫ）論理信号は、データ・ライン１５６へ印加され、
低レベル状態すなわち２進数０状態になる。ノアゲート
１５２および１５４はその両入力端子が一緒に接続され
てインバータ回路を構成し、そしてノアゲート１５０お
よび１５２の出力端子はノアゲート１５３を介してノア
ゲート１５４の共通入力端子へ接続される。

ノアゲート１５０へ論理信号ＬＶＡＫおよびＬＶが印加
されると、ノアゲート１５４の出力は論理値１になる。
ノアゲート１５４の出力は、形式２Ｎ２２２２Ａである
トランジスタ１５９のベースへ抵抗１５８を通して印加
される。トランジスタ１５９のコレクタは、抵抗１６０
を介して第１給電導線６６へ接続されかつ接続点１６４
でコンデンサ１６２へ接続される。接続点１６４は論理
制御回路４８のりセツト（ＲＥＳＥＴ）入力端子へ接続
される。ノアゲート１５４の出力が２進数１状態になる
と、トランジスタ１５９は導通してコンデンサ１６２を
放電させる。入力端子ＲＥＳＥＴでの低レベル状態は論
理制御回路４８が更に動作順序を続行しないようにする
。ＬＶおよびＬＶＡＫデータ・ラインが低レベル状態す
なわち２進数０状態に留る限り、停電状態は入力端子Ｒ
ＥＳＥＴを最初低レベルにさせる。サブシステム１４６
のプログラム・りセツト動作は、例えば種々の入力端子
および出力端子で検出された偽信号または雑音によつて
生じられ得る論理制御回路４８の動作順序中の喪失を補
正することである。

タイマ１４８は、喪失パルス検出機能を呈し、かつ抵抗
１６６およびコンデンサ１６８から成る時定数回路を持
つている。抵抗１６６およびコンデンサ１６８の時定数
は、もしパルスがトランジスタ１７０（これは形式２Ｎ
２２２２Ａである）へ印加されないならばその時にはタ
イマ１４８の出力が論理値０になるような値である。こ
れは、所定の期間内にパルスがトランジスタ１７０へ印
加されなかつたことを示す。入／出力ポートの端子Ｐ１
−３からのデータ・ライン１７１は抵抗１７２を介して
トランジスタ１７０のベースへ接続される。タイマ１４
８の出力ラインにおけるＯ状態はノアゲート１５２によ
つて反転され、これはトランジスタ１５９のベースに１
状態を生じさせ、もつて論理制御回路４８にりセツトを
開始させる。これは、ＬＶ論理信号が論理制御回路４８
に存在しないので、停電時に起る動作とは違う。抵抗１
６６およびコンデンサ１６８の周期は、それが論理制御
回路４８によつて最長の順序プログラムを実行するのに
必要とされる最長時間（１０ミリ秒程度）であるような
値である。タイマ１４８によつて開始されたりセツト動
作は、論理制御回路４８をして、プログラムされた順序
中既知の所定位置へ戻させ、かつデータの喪失や破壊が
無い（これはその適正動作順序にとつて必要である）よ
うに動作を続行させる。上述したモステツク社の刊行物
に記載されたように、低レベルのＲＥＳＥＴ入力信号は
論理制御回路４８をプログラムＲＯＭｌ８中の第１プロ
グラム命令に行かせる。この発明の一部をなさないが、
論理制御回路４８の入／出力ポートの８個の端子Ｐ４−
０〜Ｐ４−７は８本のデータ・ライン１７４によつて第
１図に示した電子的な読出しデイスプレイ１７６へ接続
される。

この読出レデイスプレイ１７６は、測定装置３１の動作
に関する時間データまたは状態データを表示できる。測
定装置３１の動作時、特に第２図に示した主直流電源装
置５０、補助直流電源装置８２、１次タイマ回路８８お
よび２次タイマ回路１１２の動作時、導線２６および２
８の停電状態は補助装置に切替える。

導線２６および２８を流れる電力量を測定する正常動作
中、ＶＯＯ，ＤＤおよび＋は変圧器５４および主直流電
源装置５０によつて供給される。正常動作中、導線６０
はダイオード・プリツジ５６から付勢され、そして第１
給電導線６６および第２給電導線７０は電圧調整回路６
５から給電される。フイルタ・コンデンサ６４は、電圧
コンパレータ７４が高レベル状態に在つて低電圧が無い
ことを示すように、完全に充電される。導線６０はろ波
されないＶ＋を６０Ｈｚで供給中である。１次タイマ回
路８８からの第１タイム・ベース信号８９は論理制御回
路４８中に実時間累積させる。

停電が起ると、変圧器５４の入力導線５２および５３が
消勢される。

フイルタ・コンデンサ６４にか＼る電圧は低下して論理
制御回路４８へのＬＶ論理信号を真にさせる。ＬＶＡＫ
論理信号はトランジスタ１５９の出力側従つてＲＥＳＥ
Ｔ入力端子に２進数のりセツト信号を発生させ、もつて
論理制御回路４８中でりセツト動作サイタルを行なわせ
ると共にＬおよびＬＶＡＫが論理値０である限り動作の
続行を妨げない。ＭＲＳＴ信号は第２タイム・ベース信
号１１８をゼロにりセツトすると共にカウンタ・メモリ
１２６もゼロにりセツトする。発振器１１４は、２次タ
イマ回路１１２を動作させ始め、従つて８秒の第２タイ
ム・ベース信号１１８を開始させるように、解放される
。ＬＶＡＫ信号を出力する直前に、論理制御回路４８は
、スクラツチパツド・レジスタ２２からの最新の現時点
データ情報をデータＲＡＭ４９へデータ・ライン１３０
を通してストアする。第１給電導線６６から電力が除か
れると、論理制御回路４８は消勢される。ＶＯＯが除か
れるのでダイオード８５および８６がもはや逆バイアス
されないことによつて補助直流電源装置８２がオンにな
ると、予備電池８４の電圧は専ら第２給電導線７０へ印
加される。

この第２給電導線７０は、第２図中でこの第２給電導線
７０から給電されかつ停電中動作する重要な小消費電力
素子だけにＶＤＤを供給する。第２タイム・ベース信号
１１８は停電中カウンタ・メモリ１２６で計数されかつ
ストアされる。停電期間の終りに、測定されるべき電力
量は導線２６および２８に戻り、そして第２給電導線７
０は電圧調整回路６５からダイオード６８を通して給電
される。その理由は、予備電池８４がダイオード８５お
よび８６の逆バイアス状態のせいで導線７２から切離さ
れるためである。独特の構成は、データＲＡＭ４９およ
び２次タイマ回路１１２へ給電するために、予備電池８
４かられずか２０マイクロアンペアの電流を引出すにす
ぎない。上述したように、停電期間中カウンタ・メモリ
１２６によつて累積された計数値はデータ・ライン１２
８のＢＣＤ出力端子に読出され、従つて停電持続時間は
ヅータＲＡＭ４９にストアされる。このように、データ
ＲＡＭ４９にストアされかつ補助直流電源装置８２の動
作によつて非揮発性に留められた停電開始の記録時間は
、８秒のＢＣＤ計数によつて更新されかつスクラツチパ
ツド・レジスタ２２へ読戻されることができる。論理制
御回路４８による現時点を再定するための動作順序は、
停電終了後第２タイム・ベース信号１１８中に生じる最
初の８秒パルスによつて開始される。第３図は、第１図
に示されて第２図について説明したのとは異なる実施例
をなす計量装置１２を含む多目的電力量計１０の回路図
である。第１図に示した論理制御回路１４は、論理制御
回路４８に含まれたのと同じマイクロプロセツサ・チツ
プ形式ＭＫ３８７Ｏを使用する。プログラムＲＯＭｌ８
は、計量装置３８を使用する測定モードが違うので、第
２図の測定装置３１の動作とは違つた動作順序で論理制
御回路１４を制御する。測定装置３１で利用されたのと
同じデータＲＡＭ２４が使用され、論理制御回路１４と
データＲＡＭ２４が同じデータ・ライン１３０で接続さ
れる。論理制御回路１４は、第２図のデータ・ライン９
２，９３および９４の時間制御を行なうために上述した
実時間または２４時間スケールの記録およびセツト点を
保つ機能とは別の重要な機能を果す。測定装置１２は、
後述する電力量／パルス繰返数変換器１８０の有用なパ
ラメータから異なる時間を測定する。データ・ライン９
２，９３および９４に相当するデータ・ライン１８２，
１８３および１８４は、ＲＣＡ社から市販されているト
ランジスタ・アレイ形式ＣＡ３Ｏ８ｌによつて形成され
たバツフア回路１８６へ接続される。これらのデータ・
ライン１８２，１８３，１８４はバツフア回路１８６を
介してそれぞれ端子Ｐ５−３，Ｐ５−０，Ｐ５−２へ接
続される。測定装置１２のタイム・ベース動作に従い、
データ・ライン１８２および１８４はオン・ピーク時間
すなわち高繰返数時間中動作状態に置かれ、そしてデー
タ・ライン１８３は中間ピーク時間中動作状態に置かれ
る。データ・ライン１８２はオン・ピークすなわち高繰
返数ＬＥＤ表示体１８８および単極双投スイツチ１８９
と直列に接続される。データ・ライン１８３は中間ピー
クすなわち中間繰返数ＬＥＤ表示体１９０および単極双
投スイツチ１９１と直列に接続される。第２図に示した
計量装置３８の制御ではなくて専ら負荷制御を行なうた
めに、スイツチ１８９，１９１はそれぞれデータ・ライ
ン１９３，１９４によつてソレノイド４４，４６へ接続
され得るし、そしてデータ・ライン１８４はソレノイド
４７へ接続され得る。この発明の一部をなさない別な出
力ラインは、図示のように論理制御回路１４とオプトエ
レクトロニクス形読出しデイスプレイ１７６との間に接
続された７本のデータ・ライン１９６およおよび１本の
データ・ライン１９７を含む。測定装置１２は、２個の
発光ダイオードおよび２個の光センサとしてのホトトラ
ンジスタ（図示しない）を含むパルス開始回路によつて
形成されかつデータ・ライン１９８および１９９へ接続
された電力量／パルス繰返数変換器１８０を備える。

この電力量／パルス繰返数変換器１８０は、第２図に示
した円板３６のような積算電力計の円板の回転に応答し
てデータ・ライン１９８および１９９に電子的インパル
スを出す。第１図および第２図に示された導線２６およ
び２８に流れかつ測定されるべき電力量の消費量に応答
するパルス繰返数でパルスは端子Ｐ１−３およびＰ１−
４へ印加される。電力量／パルス繰返数変換器１８０お
よびその等価物は、パルス計測源として当業者に周知で
あり、例えば米国特許第３７３３４９３号および第３８
７４３９１号並びに英国特許第ＺＪ ｌ５ｌ８ｌ５８号に開示されている。

電圧入力および電流入力を受けかつ電力量／パルス繰返
数変換を行なうための全ての電子回路は、米国特許第４
０５６７７４号および３７６４９０８号に開示されてい
るように、周知である。電力量／パルス繰返数変換器１
８０の計測パルス出力中に発生される各パルスは、パル
ス電力量（ＫＷ］−１ルｚ勺レス）値Ｋｅを持つように
、所定のキロワツト時量を表わす。Ｋｅのような定数ば
論理制御回路１４中で使用されてパルスが表わすキロワ
ツト時またはキロワツト需要を計算する。第１図に示し
た光データ・リング１０２は、第３図のインターフエイ
ス２０２を含む。

このインターフエイス２０２は、第２図のインターフエ
イス１００と等価であり、かつ上述した特願昭５４号に
もつと詳しく開示されている。インターフエイス２０２
では、その光センサ２０４，２０５がそれぞれデータ・
ライン２０６，２０７・＼接続される。

従つて、発光体２０９，２１０はバツフア回路１８６を
介してそれぞれデータ・ライン２１２，２１３へ接続さ
れる。上述したように、論理制御回路１４中のプログラ
ムＲＯＭｌ８は固定され、そしてデータＲＡＭ２４はそ
こにストアされるべき或る種のデータを必要とする。

このデータはインターフエイス２０２を通して印加され
る。プログラムＲＯＭｌ８によつて行なわれる動作順序
は、測定装置１２のための動作順序を行なうためにデー
タＲＡＭ２４中に若干のデータ量を要する。論理制御回
路１４は論理制御回路４８について説明したのと同様な
現時点または２４時間スケールのタイマ割込みルーチン
動作順序を行ない、スクラツチパツド・レジスタ２２の
別々のレジスタ中の秒カウンタ、分カウンタ、時カウン
タおよび日／週カウンタはプログラムド繰返数選択メモ
リ・テーブルとの比較のために１秒づつ連続的に更新さ
れる。

時間更新は土述したようにタイマ割込み動作に応答して
行なわれ、６０Ｈｚの第１タイム・ベース信号は論理制
御回路１４の入力端子ＥＸＴＩＮＴ・＼印加される。

測定装置１２中では、スクラツチパツド・レジスタ２２
中の対応するレジスタが含むのと同じ時間データを含む
時間帯別計量可能な累積レジスタがデータＲＡＭ４９の
中に設けられる。従つて、データＲＡＭ２４中には例え
ば秒カウンタ用、分カウンタ用、時カウンタ用および日
／週カウンタ用のレジスタがある。第３図に示した測定
装置１２の補助直流電源装置および停電時のタイマ装置
について特に説明すれば、主直流電源装置２２０は、測
定されるべき電力量を流す導線２６および２８から第２
図に示したのと同じ仕方で逓降変圧器５４を通して付勢
される。２個のダイオードから成るダイオード・ブリツ
ジ２２２は汎用すなわちろ波しない出力を供給する導線
２２３へ整流電圧を供給する。

この導線２２３は、測定装置３１中の導線６０に相当し
、Ｖ＋を生じる。ダイオード・ブリツジ２２２の出力Ｖ
＋は抵抗２２５および２２６を通して電源故障コンパレ
ータ２２８（これはこ＼に説明するこのようなコンパレ
ータを４個含む形式ＭＣ３３Ｏ２Ｐであり得る）の一方
の入力端子へ印加される。抵抗２３０および２３２はコ
ンパレータ２２８の他方の入力端子および出力端子（図
示のようにＶＲＥＦが印加される）へ接続される。ダイ
オード・ブリツジ２２２の出力側は３３０μＦのフイル
タ・コンデンサ２３８と電圧調整回路２４０（モトロー
ラ社から市販されている形式ＭＣ７８ＭＯ６が望ましい
）の入力端子との間の接続点２３６へ更に接続される。
フイルタ・コンデンサ２３８、電圧調整回路は第２図中
のそれぞれ６４，６５に相当する。電圧調整回路２４０
のＶＲＥＧ出力は、導線２４２およびＶ。。給電用導線
２４４を含む第１の停電する、すなわち揮発性の直流給
電導線路へ印加される。第１給電導線２４４はダイオー
ド２４５およびスイツチング・トランジスタ２４６（形
式２Ｎ２９０７Ａが望ましい）のコレクタ・エミツタ回
路を介して電圧調整回路２４０の出力端子へ接続される
。バイアス抵抗２４７はトランジスタ２４６のエミツタ
とベースの間に接続される。ベース入力回路は、ベース
入力ライン導線２５０へ接続された抵抗２４９へ接続さ
れる。第１給電導線２４４は、ダイオード２４５、抵抗
２５２間の接続点へ接続され、論理制御回路１４へＶ。
Ｏを供給する。電圧調整回路２４０の出力端子はダイオ
ード２５４へも接続され、このダイオード２５４はその
カソードが接続点２５５へ接続される図示の極性にある
。

接続点２５５は、第２の停電しない、すなわち非揮発性
の直流給電導線２５６へ接続される。この第２給電導線
２５６は、データＲＡＭ２４並びに第２図に示した測定
装置３１について説明したような発振器１１４および除
算回路１１６へＶＤＤを供給するように接続される。発
振器１１４は後述する２次タイマ回路２５８に含まれる
。補助直流電源装置２６０は、予備電池８４と同様に２
個の再充電不能なリチウム電派から成る予備電池２６１
を含む。電圧応答スイツチング手段は２個のダイオード
２６３および２６４を含む。第２給電導線２５６は、第
２図の第２給電導線７０の付勢について説明したように
停電時主直流電源装置の変圧器５４が消勢されるので、
予備電池２６１から接続点２６２並びにダイオード２６
４および２６３を通してＶＤＤが供給される。第３図に
示されたタイム・ペースト電力脈動化回路２６６はスイ
ツチング・トランジスタ２６８を含み、そのエミツタ・
コレクタ回路が予備電池２６１の正端子と第１給電導線
２４４の間に接続される。トランジスタ２６８のベース
は抵抗２６９を介して制御用トランジスタ２７０のコレ
クタへ接続され、このコレクタとトランジスタ２６８の
エミツタとの間には抵抗２７２が接続される。トランジ
スタ２７０は形式２Ｎ２２２２Ａであるが、トランジス
タ２６８は形式２Ｎ２９０７Ａである。トランジスタ２
７０のベースは、第２タイム・ベース信号２７６を発生
する発振器１１４／除算回路１１６の第２タイム・ベー
ス信号出力端子へ導線２７４によつて接続される。トラ
ンジスタ２７０のベースは第２タイム・ベース信号を受
けてこのトランジスタ２７０を導通させ、次いでトラン
ジスタ２６８を完全飽和にドライブし、もつて予備電池
２６１の正端子を第１給電導線２４４との接続点に接続
する。第１給電導線２４４は更に抵抗２５２および２７
８を介して大地へ接続され、これらの抵抗の接続点は直
流基準電圧Ｒ訂を給電する導線２８０へ接続される。第
１給電導線Ｕ４および基準電圧給電導線２８０は、導線
２５０での低レベル論理状態がトランジスタ２４６を導
通させる時、主直流電源装置２２０によつて電圧調整回
路２４０から通常付勢される。停電中、導線２７４での
第２タイム・ベース信号２７６は、後述する停電中の測
定装置１２の動作説明からもつと明らかになる目的のた
めに、予備電池２６１を第１給電導線２４４および基準
電圧給電導線２８０へー瞬接続する。既に部分的に説明
した１次タイマ回路２８２および２次タイマ回路２５８
について説明すれば、１次タイマ回路２８２は導線２８
３によつて変圧器５４の出力側へ接続されかつ６０Ｈｚ
の第１タイム・ベース信号をデータ・ライン（論理制御
回路１４の入力端子ＥＸＴＩＮＴへ接続された）・＼供
給する。

２次タイマ回路２５８は上述したように発振器１１４／
除算回路１１６を含み、第２タイム・ベース信号２７６
は電力脈動化回路２６６へ接続された導線２７４に供給
される。

１次タイマ回路２８２はコンパレータ２８４を含み、そ
の一方の入力端子が抵抗２８６および２８７を介して導
線２８３へ接続される。

これらの抵抗の接続点はダイオード２８９と２９０の接
続点でもあり、そして両ダイオードは第１給電導線２４
４と大地の間に接続される。コンパレータ２８６の他方
の入力端子は抵抗２９２と２９３の接続点へ接続され、
これらの抵抗は基準電圧給電導線２８０とコンパレータ
２８４の出力端子との間で直列に接続される。コンパレ
ータ２８４は、導線２８３から整流された６０Ｈｚの信
号を受け、かつこれを方形波の第１タイム・ベース信号
２９４に変換する。この第１タイム・ベース信号２９４
は論理制御回路１４の入力端子ＥＸＴＩＮＴ・＼印加さ
れる。上述したように、論理制御回路１４は１つの計量
動作順序を割込んで第１タイム・ベース信号２９４の６
０計数毎に１回時間帯別計量動作を行ないもつて毎秒１
回スクラツチパツド・レジスタ２２およびデータＲＡＭ
２４中の現時点／日レジスタおよび日／週レジスタを更
新する。２次タイマ回路２５８では、発振器１１４が前
述したように３２．７６８ＫＨｚの水晶を含むが、第２
タイム・ベース信号２７６は８秒毎に１回ではなくて４
秒毎に１回の繰返数で発生される。

発振器１１４／除算回路１１６のりセツト入力端子は、
抵抗２９５（第１給電導線２４４へ接続された）とデー
タ・ライン２９６の接続点へ接続される。コンデンサ２
９８はりセツト入力端子と大地の間に接続される。デー
タ・ライン２９６はバツフア回路１８６の端子Ｐ１−５
へ接続されて論理制御回路１４から補助タイマ・オフ論
理信号ＡＵＸＴＭＲＯＦＦが供給されるようになつてい
る。データ・ライン２９６での論理信号ＡＵＸＴＭＲＯ
ＦＦの論理状態は通常高レベルであり、導線２７４が低
レベルの２進数状態に保持されることによつて電力脈動
化回路２６６を不動作に維持するようになつている。

トランジスタ２４６のベースへ接続されたデータ・ライ
ン２５０はコンパレータ３００の出力端子へ接続される
。コンパレータ３００の一方の入力端子は、端子Ｐ１−
７からのデータ・ラインを通じて電源故障認知論理信号
ＡＣＫＮを受ける。他方の入力端子は直流基準電圧ＶＲ
ＦＦが供給される抵抗３０２へ接続される。データ・ラ
イン２５０上の２進数論理状態は、電源故障すなわち停
電が検出されない時通常低レベルである。コンパレータ
３００の低レベル出力はスイツチング・トランジスタ２
４６をターンオンして導通状態に維持し、従つて第１給
電導線２４４および基準電圧給電導線２８０は電圧調整
回路２４０から給電されている。上述したコンパレータ
２２８はその一方の入力端子がフイルタ・コンデンサ２
３８の端子間電圧に応答するように接続されており、こ
のような端子間電圧は変圧器５４の入力側に供給された
交流で発生される。

コンパレータ２２８は、故障発生時、論理制御回路１４
の端子Ｐ１−６へ接続されたデータ・ライン３０３に論
理信号ＰＯＷＥＲＦＡＩＬを出力する。交流印加中、フ
イルタ・コンデンサ２３８の高電圧状態は論理制御回路
１４へのデータ・ライン３０３に低レベルの２進数状態
を提供する。フイルタ・コンデンサ２３８の電圧が交流
停止に応答して降下し始めると、データ・ライン３０３
上の論理信号ＰＯＷＥＲＦＡＩＬは高レベルの２進数状
態になる。コントローラの順序制御すなわちプログラム
・りセツト回路３０６は、そのトランジスタ３０８の入
力側にデータ・ライン３０７を通して論理信号ＳＴＲＯ
ＢＥが印加される。

トランジスタ３０８には、第３図に示したように接続さ
れた抵抗３１０およびコンデンサ３１２から成る時限回
路が接続される。この時限回路は、第２給電導線２５６
を通してＶＤＤが供給されるコンパレータ３１４の一方
の入力端子にも接続される。抵抗３１０はトランジスタ
３０８のコレクタとＶ。。を供給する第１給電導線２４
４との間に接続される。コンパレータ３１４の他方の入
力端子は抵抗３１６を介してＶＲＥＦを供給する基準電
圧給電導線２８０へ接続される。コンパレータ３１４は
その出力端子からデータ・ライン３１８を通して論理制
御回路１４の入力端子ＲＥＳＥＴへ論理信号を供給する
。論理制御回路１４がデータ・ライン１９６を通して読
出しデイスプレイ１７６・＼信号を出力する毎に、デー
タ・ライン３０７での論理信号ＳＴＲＯＢＥは低レベル
になり、トランジスタ３０８を飽和させかつコンデンサ
３１２の電荷を大地へ放電させる。抵抗３１０およびコ
ンデンサ３１２を含む回路の時定数は、それが所定の時
間コンパレータ３１４をトリガするのに足りるレベルま
で上昇しないような値である。上述した所定の時間は、
前述したように１０マイクロ秒程度であり、論理制御回
路１４がその最長のプログラムを実行するのに要する時
間である。もし論理信号ＳＴＲＯＢＥが所定の期間内に
現われないならば、コンデンサ３１２の電圧はコンパレ
ータ３１４のトリガ・レベルに達してデータ・ライン３
１８上に論理信号を発生させると共に論理制御回路１４
内でりセツト動作を行なわせ、もつてそれを動作プログ
ラム中の既知の場所に戻す。測定装置１２の動作時、特
に補助直流電源装置２６０およびタイマ装置の動作時、
論理制御回路１４は主動作順序ルーチンを通常提供して
いる。

この主動作順序ルーチンによれば、データ・ライン１９
８および１９９でのパネルは、使用時間で、すなわち現
在の繰返数レジスタ中のキロワツトおよびワツト需要パ
ルス計数で、データＲＡＭ２４に累積される。これらの
パルスは、コード化されたパルスで表示ないし読出され
るべく、実際のキロワツト時およびワツト需要値に変換
される。タイマ・ルーチンおよび時間帯別計量可能動作
順序は、コンパレータ２８４から６０個の第１タイム・
ベース信号パルスを受けた後、毎秒１回主ルーチンに割
込む。これは、上述したように論理制御回路１４内のタ
イマ割込みルーチンを動作させる。論理制御回路１４の
正常な測定かつ時間保持動作は論理信号ＰＯＷＥＲＦＡ
ＩＬが真でない限り維持される。第１図に示した導線２
６および２８の交流電力量を測定中に割込みが起る時に
はいつでも、第３図に示した主直流電源装置２２０は消
勢され始めかつフイルタ・コンデンサ２３８の端子間電
圧は降下し始め、コンパレータ２２８をしてデータ・ラ
イン３０３に真の論理状態（これは電源故障状態を示す
）を開始させる。

論理制御回路１４は、電力低下ルーチン動作順序を開始
し、かつ時および日の記録を維持するのに必要なデータ
をストアする。そして使用電力従つて使用エネルギーは
データＲＡＭ２４中で更新される。論理制御回路１４は
、第１給電導線２４４で供給されるＶ６ｃＯ）割込みに
よりそれ自体をターンオフされるべく条件付ける。導線
２６および２８に電力量が流れないので、データ・ライ
ン１９８および１９９に存在しない計量パルスをサンプ
リングしかつ計算する必要はない。後述するように、論
理制御回路１４へ接続された第１給電導線２４４のパル
ス化は、データＲＡＭ２４中の時／日累積レジスタの時
間帯別計量を更新するのに足りる長さだけが必要である
、第１給電導線２４４での給電による論理制御回路１４
のターンオン動作は４秒毎に１回起るので、データＲＡ
Ｍ２４中の時レジスタは停電期間中４秒の長さで更新さ
れる。停電期間中の動作順序を第４図のフローチヤート
について簡単に再検討する。

論理制御回路１４は、ＶＯ。を受け、かつ普通のパワー
・オン・クリア（ＰＯｗｅｒＯｎｃＩｅａｒ）すなわち
ステツプ３２０における形式ＭＫ３８７Ｏマイクロプロ
セツサの動作になる。これはステツプ３２２においてデ
ータＲＡＭ２４でスタートする。データが正しいことを
立証するためにステツプ３２４において和エラーが検査
され、もし真（Ｔ）ならばステツプ３２５へ進む。電源
故線はステツプ３２６で検査される。これは停電中真で
あり続けるので、ステツプ３２８において論理制御回路
１４は秒カウンタを４秒だけ更新する。その理由は、停
電中電力が４秒毎に常にオンとなるためである。もし秒
カウンタが６０秒累積したならば、ステツプ３３０での
決定は真である。ステツプ３３２においてタイマ割込み
が開始されるのは、タイマ１９（第１図）が何時６０個
のタイム・ベース信号パルスを計数したかを必要とする
ためである。時／田まステツプ３３４で調節されて分カ
ウンタを始動する。割込みルーチンが終り、そして論理
制御回路１４はステツプ３３６においてデータＲＡＭに
データをストアする。ステツプ３３８において論理信号
ＡＵＸＴＭＲＯＦＦは端子Ｐ１−５へ印加され、そして
論理制御回路１４はステツプ３４０（パワー・タウン・
ルーチンの終了）において電力が除かれるための準備を
する。もし停電が終ると、ステツプ３２６は偽（Ｆ）に
なり、そしてステツプ３４１においてステツプ３２８〜
ステツプ３３６と同じく時が調節されかつデータＲＡＭ
に読込みが行なわれる。

交流電力量が回復したので、論理制御回路１４はステツ
プ３４２，３４３においてそれぞれ論理信号ＡＣＫＮ、
ＡＵＸＴＭＲＯＦＦを低レベルの２進数状態にセツトす
ることによつて正常な動作に戻る。論理信号ＰＯＷＥＲ
ＦＡＩＬはステツプ３４４でりセツトされ、そして動作
はステツプ３４５で主測定ルーチンへ戻る。第３図中の
補助直流電源装置およびタイマ装置の動作を、第５図の
信号波形図を使つて説明する。

測定装置１２は、補助直流電源装置２６０の予備電池２
６１の接続により最初ターンオンされかつ付勢される。
予備電池２６１の端子電圧は、５．５ボルト〜６．０ボ
ルト程度であり、かつ交流エネルギーを受けるまで接続
点２６２に発生される。第２給電導線２５６での電圧Ｖ
ＤＤは上述したように測定装置１２中の諸回路へ印加さ
れる。２次タイマ回路２５８中の発振器１１４それにデ
ータＲＡＭ２４は付勢され続ける。

第２給電導線２５６からＶＤＤが印加されると、発振器
タイマは循環し始めかつ４秒後に高レベル出力の第２タ
イム・ベース信号２７６が供給されて電力脈動化回路２
６６をターンオフする。直流は、予備電池２６１から論
理制御回路１４へ接続された第１給電導線２４４へ供給
され、かつまた図示のような選ばれた諸回路・＼接続さ
れた基準電圧給電導線２８０へ供給される。この期間中
、主直流電源装置２２０は逆バイアスされたダイオード
２５４のために予備電池２６１から分離される。第１給
電導線２４４によつて論理制御回路１４へＶ。

。が印加されるとパワー・オン・クリア動作順序が始ま
り、これは全ての出力ポートおよびその関連データ・ラ
インを初期設定された状態すなわち２進数１にセットす
るのに有効である。これは論理信号ＡＵＸＴＭＲＯＦＦ
を高レベル状態にさせる。上述した初期状態中変圧器５
４へ交流電圧が印加されずそしてフイルタ・コンデンサ
２３８の端子間に電圧が発生されないので、コンパレー
タ２２８は高レベルで真の論理状態を提供し、これは変
圧器５４の入力側に電源故障があることを示す。同様に
、変圧器５４から電力を受けた直後には、電圧調整回路
２４０の出力側に６ボルトが供給されるのに足りる振幅
に達しなかつたマろう。論理制御回路１４は電力ダウン
動作順序を始め、これは時を調節しかつデータをデータ
ＲＡＭ２４にストアしようとする。もしデータＲＡＭ２
４がプログラムされていなかつたならば、データＲＡ”
Ｍ２４にストアされた定数と計算機能の和である８数字
の和は、論理制御回路１４がエラーを検出するように検
査しないだろう。

この初期状態では、論理制御回路１４はデータ・ライン
２９６に論理信号ＡＵＸＴＭＲＯＦＦを出力して発振器
タイマが高レベルすなわち２進数１状態になるように７
リセツトする。これは発振器１１４／除算回路１１６の
出力を論理値Ｏ状態にさせると共に電力脈動化回路２６
６をターンオフさせるので、第１給電導線２４４および
基準電圧給電導線２８０従つて論理制御回路１４への給
電を停止する。発振器１１４は４秒後に出力を生じ、そ
して同様な動作順序が起つて論理制御回路１４へのＶ。
Ｏを脈動化させる。しかしながら、もし初期状態中に変
圧器５４が付勢されたならぱ、調整された直流電圧ＶＲ
ＥＧが導線２４２に発生して正常な動作を確保する。論
理制御回路１４がデータ・ライン３０３を試験すると、
電力が供給中であることが分り、そしてデータＲＡＭ２
４がプログラムされた後正常な動作順序に入ることが分
る。データがデータＲＡＭ２４にプログラムされる時に
たとえ交流電圧が印加されていなかつたとしても、測定
装置１２は予備電池２６１から給電されるので現時間を
維持するように充分動作する。プログラムがデータＲＡ
Ｍ２４に入力された後、計算定数および変換要因がスト
アされかつ論理制御回路１４による和検査ルーチンが立
証され、そして動作は正常に継続する。主測定かつタイ
マ割込み順序の正常な動作中、データ・ライン３０３に
おける論理信号ＰＯＷＥＲＦＡＬは周期的に検査され、
論理制御回路１４が第４図に示したのは違つた初期電力
ダウス・ルーチンへ入るべきかどうかを決定する。

補助直流電源装置およびタイマ装置の動作を簡単にふり
かえれば、正常動作は交流付勢で処理中であるとする。

主直流電源装置２２０へ交流が付勢されなくなると、デ
ータ・ライン３０３には第５図に示すように高レベルの
論理信号ＰＯＷＥＲＦＡＩＬが発生する。論理制御回路
１４は、第４図に示したのとは違つた初期電力ダウン・
ルーチンに入り、現在の時／日および日データをデータ
ＲＡＭ２４にストアするにすぎない。その後、端子Ｐ１
−７から高レベルの論理信号ＡＣＫＮが送られて時デー
タがデータＲＡＭ２４にストアされかつ論理制御回路１
４がターンオフの最中であることを知る。１次タイマ回
路２８２は交流の消勢で不動作にされ、そして第１タイ
ム・ベース信号２９４は入力端子ＥＸＴＩＮＴへ印加さ
れなくなる。

コンパレータ３００への論理信号ＡＣＫＮはスイツチン
グ・トランジスタ２４６を不作動にして電圧調整回路２
４０の出力側から第１給電導線２４４および基準電圧給
電導線２８０への給電を除く。ＶＯＯおよびＶＲＥＦは
ゼロまで降下し、そしてこれらによつて給電される諸回
路は論理制御回路１４を含めて消勢される。ＶＤＤは今
や予備電池２６１から供給される。第５図では、Ｖ６Ｏ
は最初低レベルになつて、抵抗２９５を通して発振器１
１４および除算回路１１６へ印加される電圧を除く。従
つて、発振器１１４および除算回路１１６はセツト状態
から解放され、そして発振器１１４は動作し始める。Ｖ
ＯＯが低レベルになると論理信号ＡＵＸＴＭＲＯＦＦも
低レベルにさせ、そして時間基準線３４７はこれが起り
かつ発振器が始動する時点を示す。第５図の信号は時間
に対するスケールではなくてその発生順序を例示するも
のである。図示した４秒の経過後、データ・ライン２７
４での第２タイム・ベース信号２７６は高レベルすなわ
ち２進数１論理状態になつて除算回路１１６の出力側に
パルス３５０を発生する。このパルス３５０は電力脈動
化回路２６６をターンオンして接続点２６２および予備
電池２６１を第１給電導線２４４および基準電圧給電導
線２８０へ接続する。電力が論理制御回路１４へ印加さ
れてこれがパワー・オン・クリア動作順序に入ると、論
理信号ＡＵＸＴＭＲＯＦＦは高レベルに上昇する。デー
タ・ライン２９６でのその反転出力すなわちＡＵＸＴＭ
ＲＯＦＦが高レベルにならないのは、Ｖｃｃが存在する
ためである。時保持更新は第４図について説明したよう
に起り、そしてその終りにＡＵＸＴＭＲＯＦＦが低下し
、その後。ｏパルス３５σのためにＡＵＸＴＭＲＯＦＦ
が上昇する。これは発振器１１４をりセツトしかつデー
タ・ライン２７４を低レベルにさせる。電力脈動化回路
２６６はターンオフされてパルス３５σの終りにＶＯＯ
をターンオフする。パルス３５σは、予備電池２６１の
容量を２００マイクロ秒〜２ミリ秒更に維持するために
、論理制御回路１４を一瞬付勢させる。データ・ライン
２９６はＶ。Ｏで低レベルになる。論理信号ＡＣＫＮは
、論理信号ＰＯＷＥＲＦＡＩＬの発生後に高レベルすな
わち真になり、そして交流付勢が再開されて停電が終つ
た後の最初のパワー・オン・クリア動作順序まで高レベ
ルに留る。

発振器１１４およびデータＲＡＭ２４は、予備電池２６
１から給電されることによつて非揮発性動作状態を持つ
ように、ＶＤＤによつて連続的に給電され続ける。現在
の時／日データおよびデータＲＡＭ２４は動作状態を保
ち、そして時間のロスが起らない。論理制御回路１４は
Ｖ。Ｏパルスによつて４秒毎に循環される。パルス３５
１のような後続のＶ。。パルスは時を更新する。主直流
電源装置２２０の交流付勢が回復すると、予備電池２６
１は導線２６１は導線２５６から電力脈動化回路２６６
へ切換えられる。

論理信号ＰＯＷＥＲＦＡＩＬはレベルになるが論理信号
ＡＣＫＮは高レベルに留り、そして論理制御回路１４は
消勢されたま＼であつて交流エネルギーが回復してから
４秒後に発生する次の第２タイム・ベース信号３５４を
待つ。パワー・オンクリア動作順序はＶ。Ｏが高レベル
になる（これはＡＵＸＴＭＲＯＦＦを上昇させる）こと
によつて始まるが、時は第４図のステツプ３４１で更新
される。第５図に示したようにＡＵＸＴＭＲＯＦＦが高
レベルにあるので、ＡＵＸＴＭＲＯＦＦは低レベルのま
＼である。時の調節完了後、論理信号ＡＣＫＮは低レベ
ルになつて第１給電導線２４４を付勢させ（トランジス
タ２４６を通して）、そしてＡＵＸＴＭＲＯＦＦは低レ
ベルになつてＡＵＸＴＭＲＯＦＦを高レベルにさせかつ
発振器１１４をセツトさせる。パルス３５４は低レベル
になりかつＶ。。が連続して高レベルであるので低レベ
ルを維持する。上述した再充電不能形すなわち１次リチ
ウム形の予備電池を利用すると、測定装置１２または３
１は、変化する状態特に高温の周囲状態において１次電
池の性能を劣化すること無く作動しながら、通常予期さ
れた長さの停電状態において数年もの長期間に亘つて作
動できる。

上述した測定装置１２および３１では、予備電池が５０
日位なら重要な論理回路部に給電できる。平均電力量配
電システムはこの長さの停電時間を何年もに亘つて累積
しない。従つて、多目的電力量計１０および３０は予備
電池の寿命が長いので保守の必要がない〜

【図面の簡単な説明】

第１図は論理制御回路、補助直流電源装置およびタイマ
装置を含むこの発明の多目的電力量計の一実施例を示す
プロツク図、第２図は他の実施例の回路略図、第３図は
第１図に示した実施例の回路略図、第４図は第１図およ
び第３図に示した多目的電力量計の動作順序のフローチ
ヤート、第５図は第３図の多目的電力量計中で生じる信
号のタイムチヤートである。 １０と３０は時間帯別計量可能な電力量計としての多目
的電力量計、５０と２２０は主直流電源装置、６６と２
４４は第１給電導線、８８と２８２は１次タイマ回路、
１００と２０２は可変かつ反復性表示を生じる手段とし
てのインターフエイス、１４と４８は計量順序論理制御
回路、１６は累積器・状態レジスタ、８２と２６０は補
助直流電源装置、８５と８６と２６３と２６４は第１ダ
イオードになるダイオード、６８と２５４は第２ダイオ
ードになるダイオード８４と２６１は予備電池、１１２
と２５８は２次タイマ回路、１１４は発振器、１１６は
除算回路、２４と４９はデータ・メモリとしてのデータ
ＲＡＭｌｌ２６はカウンタ・メモリ手段としてのカウン
タ・メモリ、２６６は電力脈動化回路、２２８は停電検
出手段としてのコンパレータである。

Claims (1)

1. 【特許請求の範囲】 １ 測定されるべき交流電力量の停電状態中２４時間ス
   ケールのデータを維持するための時間惜別計量可能な電
   力量計であつて、出力を有すると共に前記測定されるべ
   き交流電力量でのみ付勢できる出力端子を有する主直流
   電源装置と、前記測定されるべき交流電力量の周波数に
   応答して第１タイム・ベース信号を発生する１次タイマ
   回路と、前記測定されるべき交流電力量の増分値の可変
   かつ反復性表示を生じる手段と、前記主直流電源装置の
   前記出力によつて付勢され、かつ前記第１タイム・ベー
   ス信号に応答して２４時間スケールのデータをその週の
   秒、分、時および日で置数するための実時間測定手段を
   含む計量順序論理制御回路と、この論理制御回路の時間
   置数および前記可変かつ反復性表示に応答し、前記測定
   されるべき交流電力量の少なくとも１つの被測定パラメ
   ータを少なくとも２種類の使用時間のどららかで合計す
   るための累算レジスタ手段と、予備電池を含み、停電状
   態に応答して出力を選択的に付勢する補助直流電源装置
   と、この補助直流電源装置の付勢された出力によつて付
   勢され、前記第１タイム・ベース信号とは別な値を有す
   る第２タイム・ベース信号を発生する２次タイマ回路と
   、前記主直流電源装置の前記出力および前記補助直流電
   源装置の前記選択的に付勢された出力の両方によつて付
   勢され、停電状態の開始に応答して前記論理制御回路の
   現在の時間置数をストアするためのかつ前記第２タイム
   ・ベース信号に応答して停電状態中の別な時間置数をス
   トアするための電子的メモリ手段とを備えた、 時間惜別計量可能な電力量計。 ２ 補助直流電源装置は、その出力端子と予備電池の間
   に接続されかつ主直流電源装置の出力の付勢喪失に応答
   して前記出力端子を選択的に付勢するための電圧応答ス
   イッチ手段を含む特許請求の範囲第１項記載の時間惜別
   計量可能な電力量計。 ３ 電圧応答スイッチ手段は、第１のダイオード、およ
   び主直流電源装置の出力端子と補助直流電源装置の出力
   端子とを接続しかつ前記第１ダイオードとは逆極性の第
   ２ダイオードを含む特許請求の範囲第２項記載の時間帯
   別計量可能な電力量計。 ４ 交流電力量の時間関連パラメータを測定するための
   かつ前記交流電力量の停電中２４時間スケールのデータ
   置数を維持するための時間帯別計量可能な電力量計であ
   つて、測定されるべき前記交流電力量の増分値の可変か
   つ反復性表示を生じる手段と、測定されるべき前記交流
   電力量によつて付勢され、調整された直流電圧を生じる
   第１給電導線および第２給電導線を含む主直流電源装置
   と、１次子備電池、およびこの予備電池を前記第１給電
   導線へ接続して調整された直流電圧を中断し得ることな
   く連続して供給するための電圧応答スイッチ手段を含む
   補助直流電源装置と、前記予備電池と前記第１給電導線
   の間に接続され、制御入力端子へ印加された第１値、第
   ２値に応答してそれぞれ不導通状態、導通状態に作動で
   きる電力脈動化回路と、測定されるべき前記交流電力量
   が印加され、その周波数に関連した第１タイム・ベース
   信号を発生するための１次タイマ回路と、前記第１給電
   導線、並びに前記第１値および前記第２値を有する第２
   タイム・ベース信号を発生しかつ前記電力脈動化回路の
   前記制御入力端子へ接続された出力端子によつて付勢さ
   れ、第１の２進数論理状態に応答して前記出力端子を前
   記第１値にセットすることにより前記電力脈動化回路を
   前記不導通状態に維持するためのかつ第２の２進数論理
   状態に応答して前記出力端子が所定の期間前記第２値に
   なるように解放し、その後前記電力脈動化回路を前記導
   通状態にするための制御入力を含む第２タイマ回路と、
   前記第１給電導線によつて付勢され、入／出力データ・
   ラインを含むデータ・メモリ手段と、前記主直流電源装
   置の交流電力量付勢に応答し、交流付勢または停電に応
   答して第１の２進数論理状態または第２の２進数論理状
   態になる第１論理信号を発生するための停電検出手段と
   、前記第２給電導線によつて付勢され、前記第１タイム
   ・ベース信号に応答して２４時間スケールのデータをそ
   の週の秒、分、時および日で置数するための実時間デー
   タ累算値であつて前記可変かつ反復性表示の使用時間パ
   ラメータを定めるのに有効であるものを含み、更に、前
   記データ・メモリ手段の前記データ・ラインへ接続され
   て前記実時間データ累算値を前記データ・メモリ手段へ
   ストアするための入／出力端子、前記第１論理信号を受
   ける他の入／出力端子並びに前記第２給電導線の脈動化
   された付勢と時間更新動作の完了とに応答して前記第１
   の２進数論理状態および前記第２の２進数論理状態の論
   理信号を前記２次タイマ回路へ印加するのに有効である
   第２論理信号を生じる更に他の入／出力端子を含む計量
   順序論理制御回路と、を備え、 停電による前記第２給電導線の消勢時、その再付勢は前
   記第２タイム・ベース信号の所定の時間々隔で前記予備
   電池から前記電力脈動化回路を通して行なわれ、前記論
   理制御回路を一瞬動作させて前記データ・メモリ手段中
   の実時間累算値を更新し、その後に前記２次タイマ回路
   をリセットすると共に前記第２給電導線を消勢するよう
   にかつ他の前記所定の時間間隔を開始するように前記第
   ２論理信号の２進数論理状態を変化させ始める、時間帯
   別計量可能な電力量計。