JPS5940324B2 - 周波数位相同期装置 - Google Patents

周波数位相同期装置

Info

Publication number
JPS5940324B2
JPS5940324B2 JP51118063A JP11806376A JPS5940324B2 JP S5940324 B2 JPS5940324 B2 JP S5940324B2 JP 51118063 A JP51118063 A JP 51118063A JP 11806376 A JP11806376 A JP 11806376A JP S5940324 B2 JPS5940324 B2 JP S5940324B2
Authority
JP
Japan
Prior art keywords
frequency
signal
output signal
voltage controlled
controlled oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51118063A
Other languages
English (en)
Other versions
JPS5342657A (en
Inventor
義博 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP51118063A priority Critical patent/JPS5940324B2/ja
Publication of JPS5342657A publication Critical patent/JPS5342657A/ja
Publication of JPS5940324B2 publication Critical patent/JPS5940324B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Television Receiver Circuits (AREA)

Description

【発明の詳細な説明】 この発明は周波数位相同期装置に関するものである。
第1図に示すものは従来公知の位相同期系(以下PLL
という)のブロック図である。
電圧制御発振器1の出力信号と基準周波信号発生器2か
らの出力の位相が位相検波器3で比較され、その誤差電
圧が電圧制御発振器1の制御信号として帰還されてルー
プとして働き、その結果、発振周波数は基準周波数と一
致し、その位相は位相検波器3の入力において互いに9
0°の関係を保って安定する。
第2図は第1図の位相検波器3の特性を示すもので、2
つの入力信号の位相差に比例した誤差出力電圧の特性を
位相差90°を中心として示している。
第1図および第2図からも解るように、PLLは本来、
発振器の発振位相を基準周波信号の位相に合わせるもの
であり、発振器の周波数が基準周波数より大きくずれる
と引込まなくなる。
より詳しく説明すると、PLLは自動位相制御、すなわ
ちAPC動作を行なうもので、自動周波数制御、すなわ
ちAPC動作を行う能力は無い。
PLLにおいては、電圧制御発振器の自走発振周波数が
基準周波数と等しいか、極く近接している場合に位相検
波器が瞬時の位相比較を行なって誤差出力を出して帰還
することにより、完全に位相同期した発振を行なうもの
である。
したがって、電圧制御発振器は非常に温度安定度の高い
ものが必要であり、その実現には色々と配慮が必要であ
り、回路も複雑となり値段も高いものであった。
第3図はPLLをテレビジョン受信機の映像検波系に用
いたもののブロック図である。
4は第1の基準周波信号である高周波映像信号を出力す
る高周波増幅器、5は電圧制御発振器のチューナの局部
発振器、6は高周波増幅器4よりの高周波映像信号を局
部発振器5よりの局部発振信号で映像中間周波(以下V
IPという)信号に変換する周波数変換器すなわちチュ
ーナのミキサである。
7は第2の基準周波信号のVIPキャリア発振器、8は
ミキサ6の出力であるVIF信号とVIFキャリア発振
器7の出力であるVIPキャリアの位相を比較し、その
誤差電圧を発生して局部発振器5の制御信号とする位相
検波器である。
このような構成にすれば、ミキサ6で得られるVIP信
号とVIPキャリア発振器7の発振出力の位相は位相検
波器8の入力において900の位相差をもって安定する
したがって、VIP信号と同相のキャリアをVIPキャ
リア発振器7から得て、映像検波器9でVIP信号を同
期検波すれば、正しい映像信号が得られる。
テレビジョン受信機において、残留側波伝送に基因する
映像信号の直交歪みを除去するには、同期検波は不可欠
であるが、前述のようにPLLの同期引込範囲が狭いた
め、非常に安定なチューナの局部発振器5およびVIP
キャリア発振器7が必要であり、さらにはそれぞれの発
振器の温度係数も一致しておらねばならず、特殊な業務
用受信機を除いて実現されていない。
したがって、この発明の目的は、引込範囲を大幅に拡大
することができる周波数位相同期装置を提供することで
ある。
第4図はこの発明の実施例のブロック図である。
1.2,3は、第1図の同一符号と同じもので、それぞ
れ電圧制御発振器、基準周波信号発生器。
第1の位相検波器である。
この装置の特徴は、共振器10と第2の位相検波器11
の採用であり、共振器10の同調周波数は基準周波信号
発生器2の基準周波に一致しており、同人力は電圧制御
発振器1の出力に接続されている。
第2の位相検波器11の入力は電圧制御発振器1の出力
信号と共振器10の出力信号であり、この第2の位相検
波器11の出力も電圧制御発振器1の制御信号となる。
共振器10は基準周波信号発生器2の基準周波に同調し
ているから、同調周波数ではその入出力間の位相差はゼ
ロであるが、入力信号の周波数が同調周波数よりずれる
と、それに比例して入出力間に位相差が生じる。
その特性を第5図に示す。横軸は入力周波数、中心は同
調周波数、縦軸は入出力間の位相差であり、ある周波数
の範囲内で周波数に比例した位相差が生じることを示し
ている。
今、第4図の系において、電圧制御発振器1の自走発振
周波数が基準周波数とずれている場合には、異なった2
つの周波数の間での位相比較が不可能となり、位相検波
器3の出力は画周波数のビートの周波数を有する変動出
力となって系は安定した正常動作は行なわない。
しかるに第2の位相検波器11の入力は電圧制御発振器
1からの直接入力と電圧制御発振器1から共振器10を
介しての入力とであり、同人力は周波数が全く等しい信
号である。
ただし、一方の入力信号が共振器10を介しているため
、他方に対し位相変移を有している。
共振器10は、基準周波数に同調しているから、電圧制
御発振器1からの信号が基準周波数に一致していれば前
記位相変移量はゼロであり、基準周波数からずれるに従
って正または負の位相変移量を生じる。
したがって、電圧制御発振器1の周波数が基準周波数か
らずれている場合には、位相検波器11は、そのずれに
応じた位相差を検出して誤差出力を発生し、帰還するた
め、系は正しい周波数に合わせようとするAFC動作を
行なう。
こうなると、第1の位相検波器3が正常に動作してAP
C動作により位相まで同期し、完全なPLL系が達成さ
れる。
このように構成した結果、第]の位相検波器3だけで引
込み得なかった広い周波数範囲にわたって同期させるこ
とができるので、系の安定度が増すと同時に、電圧制御
発振器1の温度安定度を実用的に低下させても差しつか
えがなく工業的価値が太きい。
第6図はこの発明をテレビジョン受信機の映像検波系に
適用したもののブロック図である。
4゜5,6,7,8,9は第3図の同一符号と同じもの
で、それぞれ第1の基準周波数信号である高周波映像信
号を出力する高周波増幅器、電圧制御発振器の局部発振
器2周波数変換器のミキサ、第2の基準周波信号のVI
Pキャリア発振器、第1の位相検波器、映像検波器であ
る。
この装置の特徴は共振器12と第2の位相検波器13の
採用である。
共振器12は第2の基準周波信号のVIPキャリア発振
器7に同調しており、その入出力の位相差は、同調周波
数でゼロ、それより周波数がずれるとずれた周波数に比
例した値となる。
今、局部発振器5の周波数が正しい値よりずれていたと
すると、ミキサ6より得られるVIPの周波数も正規の
値、すなわちキャリア発振器7のVIPキャリア周波数
とはずれたものとなる。
この場合、第1の位相検波器8は正常動作しない。
しかるに第2の位相検波器13の入力は、そのずれた周
波数において位相差を有する2つの信号であることから
正しい誤差電圧を生じ、これが電圧制御発振器5に帰還
されるから系はAFC動作を行ない各部を正しい周波数
に安定化しようとする。
こうなると第1の位相検波器8が正常に動作してAPC
動作により位相まで同期し、完全なPLL系が達成され
るのである。
その結果、第1の位相検波器8のみでは引込み得なかっ
た広い周波数範囲にわたって同期させることができ、系
の安定度が増して安定な映像信号が得られると同時に、
チューナの局部発振器5の安定度およびVIPのキャリ
ア発振器7の安定度を実用的なレベルまで低下させても
よく、また、両全振器5,7の温度係数も完全に一致さ
せなくてもよいので工業的価値が格段に大きくなる。
なお、APCが必要であるのはつぎの理由によるもので
ある。
すなわち、テレビジョンの映像検波には、従来はダイオ
ード等を用いての包絡線検波が一般的に用いられていた
しかし、この方法では残留側波伝送に寄因する映像信号
の直交歪みが除去できない。
これを解決する唯一の方法は同相で同期検波するしかな
いのであるのみならず位相も完全に一致した基準信号が
必要となる。
この発明では、VIP信号の位相に基準信号の位相を合
わせるのではなく、基準信号の位相にVIP信号の位相
を合わせるようにチューナの局部発振器を制御するAP
C構成を採用しているのであり、AFC系のみでは、周
波数は一致するが、位相が一致しないため、映像検波と
しての同相同期検波が実現できない。
第7図はこの発明の他の実施例のブロック図であり、4
,5,6,7,9,12はそれぞれ第6図の同一符号の
ものと同じである。
この装置の特徴は、第6図における第1と第2の位相検
波器8゜13を共通の位相検波器14とした点であり、
位相検波器14の入力の一方を、共振器12の出力信号
と発振器1よりの第2の基準周波信号とにスイッチ15
で切替えるようにしたものである。
このように位相検波器を共用できるのは以下に述べると
おりである。
すなわち、第6図において、APC系を構成する第1の
位相検波器8もAFC系を構成する第2の位相検波器1
3もその回路構成は全く同一であってよい。
一般に、位相検波器は、2つの入力の論理積を得る回路
と低域沖波器とで構成できる。
したがって取扱う信号は必ずしも特定の周波数に限定さ
れるものではない。
よって、第1図に示すように第1と第2の位相検波器を
14として共用し、ある時にはAPC系の位相検波器と
して動作させ、またある時にはAFC系の位相検波器と
して時分割に動作させることができるのである。
スイッチ15が図示の実線のように共振器12側に接続
されている場合、系はAFC動作を行ない、スイッチが
点線のようにViFキャリア発振器7側に接続されてい
る場合、系はAPC動作を行なう。
なお、電源オンまたはチャンネル切替えの都度、AFC
動作を行なうと同時にタイマを作動させ、一定時間後タ
イマの出力により自動的にAPC動作に切替えるように
スイッチ15を自動的に動作させてもよいし、また、A
PC系において位相検波器14への2つの入力信号の周
波数がずれている場合には位相検波器14の出力信号は
2つの入力信号のビート周波数に相当する周期で交流的
に変化するので、スイッチ15をAPC側に接続し、位
相検波器14の出力が安定すればAPC側に自動的に切
替えるように位相検波器の出力変動を検出する交流検波
器をスイッチ制御用に具えてもよい。
また、スイッチ15の切替えの検出を映像検波器9の出
力で行なうことができるのも当業者が容易に考え得るこ
とである。
すなわち、位相検波器である映像検波器9の出力が交流
的に変化すればスイッチ15をAFC側に接続し、出力
が安定すればAFC側に自動的に切替えるために、映像
検波器9の出力変動を検出する交流検波器をスイッチ制
御用に具えればよい。
この実施例は位相検波器14が共用できる点、第6図の
ものより有利である。
第8図はこの発明の他の実施例のブロック図であり、4
,5,6,9はそれぞれ第6図の同一符号と同じもので
ある。
この装置の特徴は、第6図におけるVIPキャリア発振
器7を、共振器16と正帰還発振器17の系で構成した
点である。
切替えスイッチ19が図示の点線のように接続されてい
ると、共振器16がVIPキャリア周波数に同調してい
るから共振器16と増幅器17の系は正帰還発振器とし
て働き位相検波器18により全体の系はAPC動作を行
なって正しい映像検波が行なわれる。
電圧制剤発振器5の周波数がずれて、PLLがはずれる
と、スイッチ19が図示の実線の側に接続されて系は第
7図のスイッチ15が実線側に接続された場合と全く同
様にAFC動作をする。
したがって、第7図の場合と同様に、周波数がずれてい
るとAFC動作を行ない、周波数が正しくなるとスイッ
チ19の切替わりによりAPC動作のPLLが達成され
る。
スイッチ19の切替えは第7図の説明で述べたと同様に
自動的に行なうことができるのは言うまでもない。
この実施例は第7図のものに比べ共振器16が第2の基
準発振器の一部を成しているので、回路が簡単であると
いう利点の他に、AFCとして動作する時の中心周波数
とAPCとして動作する時の第2の基準周波数とが一元
的に一致するという点で非常に有利であり、調整個所が
少ないものである。
以上の説明においては、電圧制御発振器1あるいは5の
発振周波数を安定状態において固定していたが、現実の
動作においては、安定状態の周波数を微少に変化、調整
したい場合が多い。
特にテレビジョン受像機の映像検波系に適用する場合に
は、局部発振器の周波数を正規の周波数から少しオフセ
ットさせ、混信や隣接チャンネル妨害を避けたり、妨害
で発生しているビートの周波数を見えにくくする必要が
生じる。
このような場合には、第4図の実施例では、基準周波信
号発生器2の周波数と共振器10の共振周波数を連動さ
せて変えてやれば前述のオフセットが容易に実施可能で
ある。
また第6,7図の実施例においては、VIPキャリア発
振器7の発振周波数と共振器12の共振周波数を連動さ
せて変えてやればよい。
第8図の実施例では共振器16そのものが発振系をも構
成するから上述の目的にはこの共振器16の共振周波数
を変えてやるだけでよい。
なお、いずれの実施例も集積回路に適していることは言
うまでもない。
以上のように、この発明によれば、PLLの同期引込範
囲を大幅に広げることができるとともに、電圧制御発振
器の安定度を実用的なレベルまで低下させても差しつか
えがなくなるため安価なPLLが達成できる効果を得る
ことができる。
【図面の簡単な説明】
第1図は従来のPLLの原理を示すブロック図、第2図
はその位相検波器の特性図、第3図はテレビジョン受信
機にPLL映像検波を採用した従来例のブロック図、第
4図はこの発明の基本的構成の実施例を示すフ七ツク図
、第5図はその共振器の特性図、第6図、第7図、第8
図はそれぞれこの発明の実施例を適用したテレビジョン
受信機の要部を示すブロック図である。 1・・・・・・電圧制御発振器、2・・・・・・基準周
波信号発生器、3・・・・・・第1の位相検波器、10
・・・・・・共振器、11・・・・・・第2の位相検波
器。

Claims (1)

  1. 【特許請求の範囲】 1 電圧制御発振器と、この電圧制御発振器の出力信号
    および基準周波信号を入力とする第1の位相検波器と、
    前記基準周波信号の周波数に同調するとともに前記電圧
    制御発振器の出力信号を入力とする共振器と、前記電圧
    制御発振器の出力信号および前記共振器の出力信号を入
    力とする第2の位相検波器と、前記第1および第2の位
    相検波器の出力信号を前記電圧制御発振器の制御信号入
    力端に供給する手段を備えた周波数位相同期装置。 2 電圧制御発振器と、この電圧制御発振器の出力信号
    および第1の基準周波信号を入力とする周波数変換器と
    、前記周波数変換器の出力信号および第2の基準周波信
    号を入力とする第1の位相検波器と、前記第2の基準周
    波信号の周波数に同調し前記周波数変換器の出力信号を
    入力とする共振器と、前記周波数変換器の出力信号およ
    び前記共振器の出力信号を入力とする第2の位相検波器
    と、前記第1および第2の位相検波器の出力信号を前記
    電圧制御発振器の制御信号入力端に供給する手段を備え
    た周波数位相同期装置。 3 第1および第2の位相検波器を共通の1個の位相検
    波器とし、その一方の入力として前記周波数変換器の出
    力信号を供給し、他方の入力とじて前記第2の基準周波
    信号と前記共振器の出力信号とをスイッチにより選択的
    に切替えて供給するようにしたことを特徴とする特許請
    求の範囲第2項記載の周波数位相同期装置。 4 電圧制御発振器と、この電圧制御発振器の出力信号
    および基準周波信号を入力とする周波数変換器と、共振
    器と、この共振器の出力に直列に接続された正帰還増幅
    器と、前記共振器の入力端に前記周波数変換器の出力信
    号と前記正帰還増幅器の出力信号とを選択的に切替えて
    供給するスイッチと、前記周波数変換器の出力信号およ
    び前記共振器の出力信号を入力とする位相検波器と、前
    記位相検波器の出力信号を前記電圧制御発振器の制御信
    号入力端に供給する手段を備えた周波数位相同期装置。
JP51118063A 1976-09-30 1976-09-30 周波数位相同期装置 Expired JPS5940324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51118063A JPS5940324B2 (ja) 1976-09-30 1976-09-30 周波数位相同期装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51118063A JPS5940324B2 (ja) 1976-09-30 1976-09-30 周波数位相同期装置

Publications (2)

Publication Number Publication Date
JPS5342657A JPS5342657A (en) 1978-04-18
JPS5940324B2 true JPS5940324B2 (ja) 1984-09-29

Family

ID=14727082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51118063A Expired JPS5940324B2 (ja) 1976-09-30 1976-09-30 周波数位相同期装置

Country Status (1)

Country Link
JP (1) JPS5940324B2 (ja)

Also Published As

Publication number Publication date
JPS5342657A (en) 1978-04-18

Similar Documents

Publication Publication Date Title
US4091410A (en) Frequency and phase lock loop synchronous detecting system having a pair of phase lock conditions
US20130141143A1 (en) Oscillation frequency adjusting apparatus, oscillation frequency adjusting method, and wireless communication apparatus
US6006078A (en) Receiver with improved lock-up time and high tuning stability
JPH08214187A (ja) 映像表示装置
JP4089003B2 (ja) 受信機及び受信方法
JP3356244B2 (ja) テレビジョン信号受信装置
JPH0340333A (ja) チューナ選局装置
KR890004218B1 (ko) 동기형 영상신호 검파회로
JPS5940324B2 (ja) 周波数位相同期装置
JP4610698B2 (ja) Aft回路
JP4417175B2 (ja) 無線通信装置
US4158211A (en) Automatic frequency control apparatus for television receiver
KR0130840Y1 (ko) 주파수 선국회로
KR0150119B1 (ko) 자유발진 주파수의 드리프트 보정장치
JPS609204A (ja) テレビジヨン信号の検波回路
JPH06152457A (ja) Pll選局装置
JPS5818345Y2 (ja) 受信機
SU1243089A1 (ru) Устройство частотно-фазовой автоподстройки частоты
JPH06296135A (ja) 位相同期回路
US6201447B1 (en) Phase synchronization circuit with units for setting sweep frequency and control voltage
JPH0635549Y2 (ja) 位相同期受信機
KR100244215B1 (ko) 방송 신호 수신 장치
JPH07143001A (ja) Pll発振装置
JPS61131681A (ja) 搬送波再生回路
JPS60189327A (ja) Pll回路