JPS594059A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS594059A JPS594059A JP11283282A JP11283282A JPS594059A JP S594059 A JPS594059 A JP S594059A JP 11283282 A JP11283282 A JP 11283282A JP 11283282 A JP11283282 A JP 11283282A JP S594059 A JPS594059 A JP S594059A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- temperature
- gas
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係り、特にＭＩＳ型半
導体装置に於けるゲート絶縁膜の形成方法に関する。
導体装置に於けるゲート絶縁膜の形成方法に関する。
（ｂ） 技術の背景
近時ＭＩＳ型半導体集積回路（ＭＩＳＩＣ）の高密度高
集積化に伴い、誘電体膜であるゲート膜も極めて薄くな
って来ている。
集積化に伴い、誘電体膜であるゲート膜も極めて薄くな
って来ている。
（Ｃ） 従来技術と問題点
従来ＭＯ８ＩＣに於てゲート酸化膜を形成する際には、
一般に乾燥酸素（場合によっては５〔チ〕程度の塩酸ガ
スを付加する）全波した高温加熱炉中に於て、半導体基
板例えばシリコン基板を９００〜１０００（：℃）程度
に加熱する方法が用いられていた。
一般に乾燥酸素（場合によっては５〔チ〕程度の塩酸ガ
スを付加する）全波した高温加熱炉中に於て、半導体基
板例えばシリコン基板を９００〜１０００（：℃）程度
に加熱する方法が用いられていた。
しかしながら、該従来方法に於ては、開放された加熱炉
（詳しくは炉芯管）の一端部から石英等の治具に立て並
べた状態で半導体基板の出し入れがなされるので、治具
を含めた熱容量が大きいことによシ、加熱、冷却に遅れ
を生じ、半導体基板の温度の厳密な制御が困難であった
。
（詳しくは炉芯管）の一端部から石英等の治具に立て並
べた状態で半導体基板の出し入れがなされるので、治具
を含めた熱容量が大きいことによシ、加熱、冷却に遅れ
を生じ、半導体基板の温度の厳密な制御が困難であった
。
そのため従来方法に於ては、次のように種々な問題点が
生じていた。
生じていた。
（１）酸化膜の膜厚のばらつきが比較的大きいため、膜
厚が２００［Ａ）程度以下に於てはしきい値電圧（Ｖｔ
１１）のばらつきが許容し得る範囲に収まるようなゲー
ト酸化膜が形成できない。（ＩＩ）温度の不均一により
、ホールグーに接する部分成るいはウェハー周辺部では
ゲート酸化膜に質の良くない酸化膜が形成され、ゲート
耐圧が低下する。（ト）半導体基板の出し入れに際して
外気が巷き込まれるため、炉内雰囲気が不純となｐ、ゲ
ート酸化膜の誘電率が変動する。■熱容址の関係から処
理時間が長くなり、一枚取りの量産システムに組み入れ
られない。（Ｖ）半導体基板が大型化すると加熱炉が膨
大になり、電力費、保守費用がかさむ。等である。
厚が２００［Ａ）程度以下に於てはしきい値電圧（Ｖｔ
１１）のばらつきが許容し得る範囲に収まるようなゲー
ト酸化膜が形成できない。（ＩＩ）温度の不均一により
、ホールグーに接する部分成るいはウェハー周辺部では
ゲート酸化膜に質の良くない酸化膜が形成され、ゲート
耐圧が低下する。（ト）半導体基板の出し入れに際して
外気が巷き込まれるため、炉内雰囲気が不純となｐ、ゲ
ート酸化膜の誘電率が変動する。■熱容址の関係から処
理時間が長くなり、一枚取りの量産システムに組み入れ
られない。（Ｖ）半導体基板が大型化すると加熱炉が膨
大になり、電力費、保守費用がかさむ。等である。
（ｄ） 発明の目的
本発明の目的は、上記間鴫点を除去し、半導体基板上に
良質で且つ厚さのばらつきの少ない誘電体膜を、小型の
設備により短時間に形成する方法を提供することにある
。
良質で且つ厚さのばらつきの少ない誘電体膜を、小型の
設備により短時間に形成する方法を提供することにある
。
（ｅ） 発明の構成
即ち本発明は、半導体装置の製造方法に於て、半導体基
板を酸素、窒素、成るいは酸素と窒素の混合ガス等の活
性ガス雰囲気中に於てマイクロ波によシ加熱し、該半導
体基板の表面に前記活性ガスとの化合物からなる誘電体
膜を形成する工程を有することを特徴とする。。
板を酸素、窒素、成るいは酸素と窒素の混合ガス等の活
性ガス雰囲気中に於てマイクロ波によシ加熱し、該半導
体基板の表面に前記活性ガスとの化合物からなる誘電体
膜を形成する工程を有することを特徴とする。。
（ｆ） 発明の実施例
以下本発明を、図を用い実施例について詳細に説明する
。
。
第１図（イ）乃至（へ）は本発明の一実施例に於ける工
程断面図で、第２図は一実施例に用いるマイクロ波加熱
装置の断面模式図である。
程断面図で、第２図は一実施例に用いるマイクロ波加熱
装置の断面模式図である。
本発明の方法を用いて例えばれチャネルＭＯ８ＩＣを形
成するＫは、例えば通常の選択イオン注入及び選択酸化
法（ＬＯＣ０８法）を用いて、第１図（イ）に示すよう
にｐ型シリコン（Ｓｉ）基板１の主面に、下部にｐ生型
チャネル・カット領域２を有するフィールド酸化膜３を
形成する。
成するＫは、例えば通常の選択イオン注入及び選択酸化
法（ＬＯＣ０８法）を用いて、第１図（イ）に示すよう
にｐ型シリコン（Ｓｉ）基板１の主面に、下部にｐ生型
チャネル・カット領域２を有するフィールド酸化膜３を
形成する。
次いで該ｐ型Ｓｉ基板１を０．１（：Ｔｏｒｒ）以下程
度の圧を有する酸素（ＯＱ）中に於て、１〜１．５（Ｋ
Ｗ）程度の出力を有するマイクロ（μ）波を用いて９０
０〜１０００［Ｃ）程度に所定の時間力口熱し、第１図
（ロ）に示すように、フィールド酸化膜３により分離表
出されているｐ型Ｓｉ基板１面に例えば２ｏｏ［Ａ］程
度の厚さのゲート酸化膜４を形成する。
度の圧を有する酸素（ＯＱ）中に於て、１〜１．５（Ｋ
Ｗ）程度の出力を有するマイクロ（μ）波を用いて９０
０〜１０００［Ｃ）程度に所定の時間力口熱し、第１図
（ロ）に示すように、フィールド酸化膜３により分離表
出されているｐ型Ｓｉ基板１面に例えば２ｏｏ［Ａ］程
度の厚さのゲート酸化膜４を形成する。
第２図はこの際使用するμ波加熱装置の構造を模式的に
示したもので、図中１′は＠記フィールド酸化膜３等の
形成を終ったｐＡ’７８ｉ基板１からなる被処理基板、
５は石英等からなる基板支持台、６は発熱体、７は真空
反応室、８は石英等からなるガス導入管、９は真空排気
口、１０／−Ｊμ波を透過する材質の板からなる窓７本
実’ｊｆｌｊ例に於ては石英窓、ｉｉは導波管、１２は
例えば発振周波数２．４５ ［Ｇ［（ｚ ）のμ波発生
装置、１３はガスケット、１４は赤外線光漏計を示す。
示したもので、図中１′は＠記フィールド酸化膜３等の
形成を終ったｐＡ’７８ｉ基板１からなる被処理基板、
５は石英等からなる基板支持台、６は発熱体、７は真空
反応室、８は石英等からなるガス導入管、９は真空排気
口、１０／−Ｊμ波を透過する材質の板からなる窓７本
実’ｊｆｌｊ例に於ては石英窓、ｉｉは導波管、１２は
例えば発振周波数２．４５ ［Ｇ［（ｚ ）のμ波発生
装置、１３はガスケット、１４は赤外線光漏計を示す。
そして前記ゲート酸化膜４を形成するに際しては、同図
に示すようにガス導入管８から所定の流量で乾燥酸素（
０２）を導入し、真空排気口９から所定の排気を行って
例えば０．０１〜０．１ （Ｔ ｏ ｒ ｒ〕程度の０
２雰囲気になっている夙空反応室７内の基板支持台５上
に前記被処理基板１′を載置し、発熱体６により該被処
理基板１′を例えば４５０〜５５０（℃）程度に予熱す
る。次いてμ波発生装置１２で発生せしめたμ波を、導
波管１１及び石英窓１０を介して前記被処理基板１′面
に例えば１．５（ＫＷ）程度の所望の出力で照射し、被
処理基板１′面の温度を例えば９００〜１０００（ｔｌ
）に昇温しく基板表面温度は赤外線光漏計１４で測定す
る）、所定の時間保持する。なおこの装置に於て基板面
の昇温レートは５００〔い〕程度でおるので、被処理基
板面を前記温度に昇温するのに要する時間は２〔分〕程
度の短時間である。従って低温の酸化膜は極めて僅かし
か生成しない。
に示すようにガス導入管８から所定の流量で乾燥酸素（
０２）を導入し、真空排気口９から所定の排気を行って
例えば０．０１〜０．１ （Ｔ ｏ ｒ ｒ〕程度の０
２雰囲気になっている夙空反応室７内の基板支持台５上
に前記被処理基板１′を載置し、発熱体６により該被処
理基板１′を例えば４５０〜５５０（℃）程度に予熱す
る。次いてμ波発生装置１２で発生せしめたμ波を、導
波管１１及び石英窓１０を介して前記被処理基板１′面
に例えば１．５（ＫＷ）程度の所望の出力で照射し、被
処理基板１′面の温度を例えば９００〜１０００（ｔｌ
）に昇温しく基板表面温度は赤外線光漏計１４で測定す
る）、所定の時間保持する。なおこの装置に於て基板面
の昇温レートは５００〔い〕程度でおるので、被処理基
板面を前記温度に昇温するのに要する時間は２〔分〕程
度の短時間である。従って低温の酸化膜は極めて僅かし
か生成しない。
父上記μ波加熱は、（１）物体の成る程度内部まで浸透
するので均一加熱ができる。（Ｉｔ）誘電体損失が大き
く且つμ波を吸収する物質即ち被処理基板のみが加熱さ
れるので、他部から不純物が蒸発混入されることがない
ため、従来よりナトリウム等の可動イオンによる汚染が
少なくなり、更に又真空室内で行われるので外気の混入
がないので膜質の安定した誘電体膜が形成できる、（２
）加熱温度が出力により正確に制御できる、等の特長を
有するので、純度が高く且つ均一な厚さを有する良質な
誘電体膜即ち本実施例に於てはゲート酸化膜を正確な厚
さに形成できる。
するので均一加熱ができる。（Ｉｔ）誘電体損失が大き
く且つμ波を吸収する物質即ち被処理基板のみが加熱さ
れるので、他部から不純物が蒸発混入されることがない
ため、従来よりナトリウム等の可動イオンによる汚染が
少なくなり、更に又真空室内で行われるので外気の混入
がないので膜質の安定した誘電体膜が形成できる、（２
）加熱温度が出力により正確に制御できる、等の特長を
有するので、純度が高く且つ均一な厚さを有する良質な
誘電体膜即ち本実施例に於てはゲート酸化膜を正確な厚
さに形成できる。
なお上記誘電体膜即ちゲート絶縁膜として窒化シリコン
（８ｉ ３Ｎ＆ ）膜を形成する際の真空反応室７内の
窒素（Ｎ２）ガス圧、又誘電体膜としてシリコン・オキ
シ・ナイトライド（Ｓｉ−０−Ｎ）を形成する際のＯＩ
ＩとＮｍの混合ガス圧は、いずれも上記実施例同様０．
０１〜０．１ ［Ｔｏ ｒ ｒ ’３３膜が適切である
。
（８ｉ ３Ｎ＆ ）膜を形成する際の真空反応室７内の
窒素（Ｎ２）ガス圧、又誘電体膜としてシリコン・オキ
シ・ナイトライド（Ｓｉ−０−Ｎ）を形成する際のＯＩ
ＩとＮｍの混合ガス圧は、いずれも上記実施例同様０．
０１〜０．１ ［Ｔｏ ｒ ｒ ’３３膜が適切である
。
そしていずれの場合も同程度のμ波出力を用い、被処理
基板面の温度を９００〜１０００（℃）程度に昇温させ
て同様の厚さのゲート絶縁膜を形成する０本発明の方法
に於て、上記ゲート絶縁膜形成以後の工程は従来と変り
がない。
基板面の温度を９００〜１０００（℃）程度に昇温させ
て同様の厚さのゲート絶縁膜を形成する０本発明の方法
に於て、上記ゲート絶縁膜形成以後の工程は従来と変り
がない。
即ち第１図（ハ）に示すように、多結晶Ｓ１膜の化学気
相成長（ＣＶＤ）形成、フォトエツチング工程を経て２
００（Ａ）程度の正確な厚さを有するゲー ト酸化膜４
上に多結晶Ｓｉゲート電極１５を形成する。
相成長（ＣＶＤ）形成、フォトエツチング工程を経て２
００（Ａ）程度の正確な厚さを有するゲー ト酸化膜４
上に多結晶Ｓｉゲート電極１５を形成する。
この際ゲート、電極１５の側方に点線で示すように表出
していたｒ４−ト酸化膜４も除去する０次いで第１図に
）に示すように、）迅常の熱酸イヒ法によ１り表出基板
面にイオン＠撃吸１１Ｙ、用に１ｏｏｏ（Ａ３程度の厚
さの酸化膜１６を形成した後（この際多結晶８Ｍ＋”−
１−電極表面にも酸化膜１６カｘｌ杉成される）、所定
の条件でひ素イオン（Ａ１１１＋）の注入を行い、所定
の１ニール処理を施してｎ＋型ンース、ドレイン領域１
７．ＩＢを形成する。
していたｒ４−ト酸化膜４も除去する０次いで第１図に
）に示すように、）迅常の熱酸イヒ法によ１り表出基板
面にイオン＠撃吸１１Ｙ、用に１ｏｏｏ（Ａ３程度の厚
さの酸化膜１６を形成した後（この際多結晶８Ｍ＋”−
１−電極表面にも酸化膜１６カｘｌ杉成される）、所定
の条件でひ素イオン（Ａ１１１＋）の注入を行い、所定
の１ニール処理を施してｎ＋型ンース、ドレイン領域１
７．ＩＢを形成する。
次いで第１図（ホ）い示すように、通常のＣＶＩ）法に
より該基板上にりん珪酸ザラメ（ｐｓｏ＞等の絶縁膜１
９を形成し、通常のフォトエツチング手段により該絶縁
膜１９及び前記１＊（ヒｌｌ嗅１．りｌＩ？ｌ：コンタ
クト窓２Ｄを形成する。
より該基板上にりん珪酸ザラメ（ｐｓｏ＞等の絶縁膜１
９を形成し、通常のフォトエツチング手段により該絶縁
膜１９及び前記１＊（ヒｌｌ嗅１．りｌＩ？ｌ：コンタ
クト窓２Ｄを形成する。
次いで通常通リス７′？ツタ法により１チ程１ｉ８ｊ−
を含むアルミニウム（Ａβ））偵を５杉５見シ１．市濱
のフォトエツチング手段によりこれらｑ）７でターニン
グを行って、第１図（へ）に示すよ・）（（人Ａ１！ｉ
己糾）２１を形成する。
を含むアルミニウム（Ａβ））偵を５杉５見シ１．市濱
のフォトエツチング手段によりこれらｑ）７でターニン
グを行って、第１図（へ）に示すよ・）（（人Ａ１！ｉ
己糾）２１を形成する。
以後図示しないがカバー絶縁膜の形成等がなされて□チ
ャネルＭＯ８ＩＣＪ！Ｗ供されるＯＬ（ｇ） 発明の
詳細 な説明したように本発明、・ζよれば、良質で薄いｒ−
）絶縁膜を正確且つ均一な膜さて）裟成することができ
る。従って高集積度を有するＭＩＳＩＣを製造する際に
、閾鉋電圧（ｖｔｈ ）変動の減少、’７”−）耐圧の
向上等が図れるので、製造歩留ポリが向上する。
ャネルＭＯ８ＩＣＪ！Ｗ供されるＯＬ（ｇ） 発明の
詳細 な説明したように本発明、・ζよれば、良質で薄いｒ−
）絶縁膜を正確且つ均一な膜さて）裟成することができ
る。従って高集積度を有するＭＩＳＩＣを製造する際に
、閾鉋電圧（ｖｔｈ ）変動の減少、’７”−）耐圧の
向上等が図れるので、製造歩留ポリが向上する。
又本発明によればｙ’−）絶縁膜の形成力（簡単で且つ
小型な設備でしかも短時間で行えるので、該Ｔ糧を一枚
取り量産システムに組込むことカスでき製造原価の低減
が図れる。
小型な設備でしかも短時間で行えるので、該Ｔ糧を一枚
取り量産システムに組込むことカスでき製造原価の低減
が図れる。
なお本発明は実施例に示したｒ−）絶縁膜の形成に限ら
ず、他の半導体膜１ｑの製造工程にも適用でへる。
ず、他の半導体膜１ｑの製造工程にも適用でへる。
父本発明の方法に於てｊ俊化：ｌ象を形成する際に、５
〔チ〕Ｉ訃ｔのｋＭ酸（ＨＣ／りガスを曜〃口してもさ
１、ｚ”ｈ Ｌ ｌ ！’ ｏ 叔 父本発明に於て被処理基板は、別に設けた予備室に於て
予備加熱、（吸着水分の除去効果をきめて２００ （℃
）以上、５００（℃）以Ｆ程度）を行つてもよい。
〔チ〕Ｉ訃ｔのｋＭ酸（ＨＣ／りガスを曜〃口してもさ
１、ｚ”ｈ Ｌ ｌ ！’ ｏ 叔 父本発明に於て被処理基板は、別に設けた予備室に於て
予備加熱、（吸着水分の除去効果をきめて２００ （℃
）以上、５００（℃）以Ｆ程度）を行つてもよい。
第１図（イ）乃至（へ）は本発明の方法の一実施ｆｌ］
に於ける工程断面図で、第２図は本発明の方法に用いた
マイクロ波加熱装置の一実施ｆＡ１に於ける断面模式図
である０ 図に於て、１はｐ型シリコン基板、１′は彼処７皿基板
、２はｐ＋２［チャネル・カット領域、３はフィールド
酸化膜、４はゲート酸イヒ膜、５は基板支持台、６は発
熱体、７は真空反応室、８はガス導入管、９は真空排気
口、１０は石英窓、１１は導波管、１２はマイクロ波発
生装置、１３はガスヶ、、ト、１４は赤外線光漏計を示
す。 第 １ ｍ ＋ １ １ １ １ ｔ−Ａパ 第 ２ 図 ２
に於ける工程断面図で、第２図は本発明の方法に用いた
マイクロ波加熱装置の一実施ｆＡ１に於ける断面模式図
である０ 図に於て、１はｐ型シリコン基板、１′は彼処７皿基板
、２はｐ＋２［チャネル・カット領域、３はフィールド
酸化膜、４はゲート酸イヒ膜、５は基板支持台、６は発
熱体、７は真空反応室、８はガス導入管、９は真空排気
口、１０は石英窓、１１は導波管、１２はマイクロ波発
生装置、１３はガスヶ、、ト、１４は赤外線光漏計を示
す。 第 １ ｍ ＋ １ １ １ １ ｔ−Ａパ 第 ２ 図 ２
Claims (1)
- 【特許請求の範囲】 １、 半導体基板を活性ガス雰囲気中に於てマイクロ波
により加熱し、該半導体基板の表面に該活性ガスとの化
合物からなる誘電体膜を形成する工程を有することを特
徴とする半導体装置の製造方法。 ２、上記活性ガスが酸素であることを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 ３、上記活性ガスが窒素であることを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 ４ 上記活性ガスが酸素と窒素の混合ガスであることを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11283282A JPS594059A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11283282A JPS594059A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594059A true JPS594059A (ja) | 1984-01-10 |
Family
ID=14596646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11283282A Pending JPS594059A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594059A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206119A (ja) * | 1989-02-06 | 1990-08-15 | Nec Corp | 高周波酸化法 |
| US6399520B1 (en) | 1999-03-10 | 2002-06-04 | Tokyo Electron Limited | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
| JP2015070045A (ja) * | 2013-09-27 | 2015-04-13 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法及びプログラム |
-
1982
- 1982-06-30 JP JP11283282A patent/JPS594059A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206119A (ja) * | 1989-02-06 | 1990-08-15 | Nec Corp | 高周波酸化法 |
| US6399520B1 (en) | 1999-03-10 | 2002-06-04 | Tokyo Electron Limited | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
| US6470824B2 (en) | 1999-03-10 | 2002-10-29 | Tokyo Electron Limited | Semiconductor manufacturing apparatus |
| JP2015070045A (ja) * | 2013-09-27 | 2015-04-13 | 株式会社日立国際電気 | 基板処理装置、半導体装置の製造方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970384A (en) | Methods of heat treating silicon oxide films by irradiating ultra-violet light | |
| US5248630A (en) | Thin film silicon semiconductor device and process for producing thereof | |
| US7632758B2 (en) | Process and apparatus for forming oxide film, and electronic device material | |
| US5061642A (en) | Method of manufacturing semiconductor on insulator | |
| US6303520B1 (en) | Silicon oxynitride film | |
| JP2004343031A (ja) | 誘電体膜およびその形成方法ならびに誘電体膜を用いた半導体装置およびその製造方法 | |
| JP2004343031A5 (ja) | ||
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JP2006173327A (ja) | 薄膜トランジスタとその製造方法および製造装置 | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| JPH0590247A (ja) | 絶縁膜を形成する方法および装置 | |
| US4013485A (en) | Process for eliminating undesirable charge centers in MIS devices | |
| TWI343592B (en) | Semiconductor device and method of producing the same | |
| JP3221129B2 (ja) | 半導体装置の製法 | |
| JP2840802B2 (ja) | 半導体材料の製造方法および製造装置 | |
| US4210473A (en) | Process for producing a semiconductor device | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JP3119988B2 (ja) | 半導体装置の作製方法 | |
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS58182816A (ja) | シリコン系半導体材料の再結晶方法 | |
| JP2663523B2 (ja) | 半導体酸化薄膜の形成方法 | |
| JP2668459B2 (ja) | 絶縁膜作製方法 | |
| JP3130659B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0855848A (ja) | 酸化珪素膜の加熱処理方法 |