JPS5940662Y2 - デジタル演算装置 - Google Patents

Description

【考案の詳細な説明】 この考案は演算増幅器を用いた電流電圧変換回路と乗算
式電流出力形デジタルアナログ変換器とを組合せたデジ
タルアナログ変換回路を用いてアナログ入力やアナログ
出力を取扱うデジタル演算器に関し、特に工業計測制御
に用いてその機能を有効に発揮できるようにしようとす
るものである。

この種のアナログ入出力デジタル演算器の従来のものは
例えば第１図に示すように、マルチプレクサ１１により
複数のプロセス人力の−っが選出されて比較器１２へ供
給される。

−万乗算式電流出力形デジタルアナログ変換器１３によ
りデジタル信号がアナログ電流に変換され、その変換出
力が演算増幅器１４で電圧に変換され、その変換された
アナログ電圧が比較器１２の他方の入力側〜供給される
。

比較器１２においてその両人力の大小が比較され、その
出力の極性に応じて１ビツト加算又は減算がマイクロコ
ンピュータ１５において行われ、その演算結果がデジタ
ルアナログ変換器１３に入力される。

このような操作力強返されて、マルチプレクサ１１から
入力されたプロセス入力をデジタル信号に変換すること
が行われている。

またこのようにしてマイクロコンピュータ１５に入力さ
れたプロセス入力は必要に応じてマイクロコンピュータ
１５内で例えば設定値との差がとられ、その差に応じた
比例演算及び積分演算が行われ、その演算結果はデジタ
ルアナログ変換器１３でアナログ電流に変換され、更に
演算増幅器１４でアナログ電圧に変換される。

そり変換アナログ電圧は、コンピュータ１５の制御によ
りｍ化保持回路１６に保持され、これにより・プロセス
出力として出力され１例えば操作弁を制御する信号法に
用いられる。

このようにデジタルアナログ変換器１３及び演算増幅器
１４を組合せデジタルアナログ変換を行い、アナログ入
力をデジタル信号に変換したり。

或いはデジタル信号をアナログ出力に変換することが行
われている。

この場合におけるデジタルアナログ変換器１３のデジタ
ル入力Ｄｉと演算増幅器１４のアナログ出力Ａｏとの関
係は第２図の直線１７に示すように、デジタル入力Ｄｉ
がゼロでアナログ出力ＡＯはゼロであり、この点を基準
としてデジタル人力Ｄｉ に対応してアナログ出力Ａｏ
は直線的に変化する。

所で工業計測制御の分野においては、プロセス量を表わ
す信号として１〜５Ｖ、４〜２０ｍＡなど一定値だけバ
イアスされた信号を用いることが多い。

また操作弁などの閉止、開放を確実に行うため、プロセ
ス出力はＯ６５〜５．５Ｖ、２〜２２ｍＡなど上記１〜
５ｖ、４〜２０ｍＡに対し上下に拡張された、いわゆる
オーバレンジの信号を出力することが行われている。

このような分野に第１図に示したデジタル演算器を用い
ると、この変換器自体は０−Ｄ３をＡ。

−Ａ３にアナログ変換することができるが、０〜Ｄ と
０−Ａ２との間の変換は利用されず、それだけ変換レン
ジを有効に利用していない。

またオーバレンジにする場合は、デジタル入力の０〜Ｄ
３の変換が可能であるため、Ａ２よりも小さい出力Ａ１
を出力し、つまり下側にレンジを拡張することはできる
が、デジタル入力Ｄ３よりも大きな入力を変換すること
はできないため、第２図に点線１８で示すように、変換
特性を変更し、デジタル入力の１ビット当りの重ミを太
きくして最大デジタル人力Ｄ３に対し、アナログ出力と
してＡ より大きな値Ａ が得られるようにして上側に
レンジを拡張していた。

このようにすると、そのデジタルアナログ変換の分解能
が低下する欠点があった。

この考案においては乗算式電流出力形デジタルアナログ
変換器の変換出力を電圧出力に変換する電流電圧変換回
路を構成する演算増幅器に一定のバイアスを付加して、
その動作点をシフトする。

このようにしてデジタルアナログ変換の最大の分解能を
保持し、その変換範囲を有効に利用し、しかも、下側の
みならず上側にも変換レンジを拡大することができる。

上記一定バイアスとしては、乗算式電流出力形デジタル
アナログ変換器にはもともと安定な基準電圧源が内蔵さ
れているため。

これを利用することにより安定にして正確な電圧を容易
に得ることができる。

例えば第３図に第１図と対応する部分に同一符号を付け
て示すように、この実施例においてはデジタルアナログ
変換器１３の出力アナログ電流を電圧に変換するための
電流電圧変換回路を構成する演算増幅器１４の他方の入
力側は接地されることなく、可変抵抗器１９の可動子に
接続され、その可変抵抗器１９の一端は接地され、他端
はデジタルアナログ変換器１３に内蔵された基準電圧源
に接続される。

このようにして可変抵抗器１９の可動子から演算増幅器
１４に一定のバイアスが与えられ、その動作点がシフト
される。

例えば第４図の直線２１に示すように、デジタル入力Ｄ
ｉがゼロでアナログ出力Ａ３例えば０．５Ｖが出力され
るように可変抵抗器１９の可動子が調整される。

従って最大デジタル入力Ｄ３に対し。アサログ出力Ａ４
、この例では５．５Ｖが出力されろ。

つまり変換レンズは下側のみならず上側にも拡張され、
しかもこの直線２１の傾斜は第２図の直線１７のそれと
同一であり、従って最大の分解能でレンジの拡張が行な
われる。

以上述べたようにこの考案のデジタル演算器によれば、
例えば１〜５ｖ、４〜２０ｍＡなどの一定値バイアスさ
れたアナログ入力をデジタル変換する場合に、デジタル
アナログ変換器１３の変換特性を有効に利用できる。

またデジタル信号をアナログ出力とする場合にそのレン
ジの拡張をデジタルアナログ変換器１３の分解能を低下
スルことなく行なうことができる。

一定バイアスを演算増幅器１４に与えるには上記例に限
らず定電圧源を設けてもよい。

【図面の簡単な説明】

第１図は従来のアナログ入出力デジタル演算装置を示す
構成図、第２図はそり変換特性図、第３図はこの考案に
よるアナログ入出力デジタル演算装置の一例を示す構成
図、第４図はその変換特性の一例を示す図である。 １２・・・・・・比較器、１３・・・・・・乗算式電流
出力形デジタルアナログ変換器、１４・・・・・・電流
電圧変換用演算増幅器、１５・・・・・・マイクロコン
ピュータ、１６・・・・・・標本化保持回路、１９・・
・・・・バイアス用可変抵抗器。

Claims (1)

【実用新案登録請求の範囲】
1. 人力信号を演算して演算デジタル信号を出力するマイク
   ロコンピュータと、このマイクロコンピュータの演算デ
   ジタル信号が人力され、Ｄ−Ａ変換されてアナログ電流
   信号を出力するデジタルアナログ変換器と、このデジタ
   ルアナログ変換器の電流信号が一方の入力端子に与えら
   れ、他方の入力端子にはその動作点をシフトするシフト
   手段が接続される演算増幅器で構成される電流電圧変換
   回路と、この電流電圧変換回路の出力信号とプロセス入
   力との比較を行ないその比較信号を前記マイクロコンピ
   ュータに入力する比較器と、前記マイクロコンピュータ
   の制御により、前記電流電圧変換回路の出力信号を保持
   する標本化保持回路とを有することを特徴とするデジタ
   ル演算装置。