JPS5940691A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS5940691A JPS5940691A JP57150919A JP15091982A JPS5940691A JP S5940691 A JPS5940691 A JP S5940691A JP 57150919 A JP57150919 A JP 57150919A JP 15091982 A JP15091982 A JP 15091982A JP S5940691 A JPS5940691 A JP S5940691A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- memory
- control
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は画面暎飾（非表示）を行なう表示制御装置に関
する。
する。
実際の表示システムにおいては、単に文字、図形等を表
示する以外に用途に応じて、カラー表示、ブリンク（点
故）１反転、高輝度表示といった機能を実現するための
回路が必要となる。
示する以外に用途に応じて、カラー表示、ブリンク（点
故）１反転、高輝度表示といった機能を実現するための
回路が必要となる。
これらの機能は画面修飾機能（以下ア） ＩＪビュージ
ョンと称する）と称さノ１．る。アトリビュージョンと
はキャラクタジェネレータＲＯＭ等を使わずに画面上に
図形又はシンボルを表示する機能である。こノしら図形
又はシンボルは修飾制御信号又は映像抑止信号及び映像
イネーブル信号を適当に操作づ−ることにより実現でき
る。
ョンと称する）と称さノ１．る。アトリビュージョンと
はキャラクタジェネレータＲＯＭ等を使わずに画面上に
図形又はシンボルを表示する機能である。こノしら図形
又はシンボルは修飾制御信号又は映像抑止信号及び映像
イネーブル信号を適当に操作づ−ることにより実現でき
る。
ところで、パスワード等、イ１ムに知ら扛たくない情報
は−Ｌ記アｌ−ＩＪビュートの一柚である非表示と称さ
れる方法により表示ｉ′ｂＩＩ６Ｉｌ（表示さ扛ない）
がなされる。
は−Ｌ記アｌ−ＩＪビュートの一柚である非表示と称さ
れる方法により表示ｉ′ｂＩＩ６Ｉｌ（表示さ扛ない）
がなされる。
従来、この非表示制御は、第１図に示す回路ブロックｌ
こより実現されていた。図中、１１はアトリビュートメ
モリ、 １２はすブレツソユメモリ、１３はソフトレジ
スタ、１４はアンドケートを示ず。リフレッシュメモリ
１２には表示データが、アトリビュートメモリ１ノには
上記リフレッシュメモリ１ノに格納された表示データＩ
ｔ、イ１）飾情報が格納されている。この＋ｉｂ飾情報
として例えば、カラー、ブリンク、高輝度、非表示等が
ある。
こより実現されていた。図中、１１はアトリビュートメ
モリ、 １２はすブレツソユメモリ、１３はソフトレジ
スタ、１４はアンドケートを示ず。リフレッシュメモリ
１２には表示データが、アトリビュートメモリ１ノには
上記リフレッシュメモリ１ノに格納された表示データＩ
ｔ、イ１）飾情報が格納されている。この＋ｉｂ飾情報
として例えば、カラー、ブリンク、高輝度、非表示等が
ある。
上記構成において、ＣＲＴ表示文字の非表示′ＩｂＩＪ
呻は以下番こ示ず如く行なオ）れていた。
呻は以下番こ示ず如く行なオ）れていた。
即ち、リフレツンユメモリ１２から出力され、更にｌ
水平ドツト員の容縫を持つソフトレジスタ１３を介して
喝らｎる表示ドット１ｊ号（ＤＩＳＰ）は、文字単位で
アドレスされｆこアトリビュージョン託りＩＩから出力
される非表示信号（ＨＩＤＥ）により、ゲート１４にて
禁止することで非表示制御がなされる。
水平ドツト員の容縫を持つソフトレジスタ１３を介して
喝らｎる表示ドット１ｊ号（ＤＩＳＰ）は、文字単位で
アドレスされｆこアトリビュージョン託りＩＩから出力
される非表示信号（ＨＩＤＥ）により、ゲート１４にて
禁止することで非表示制御がなされる。
しかしながら上記手順による非表示制御は表示文字準位
で行なわｎるため、非表示を解除したいときはアトリビ
ュートメモリ１１における全ての非表示データをリセッ
トする必要がある。
で行なわｎるため、非表示を解除したいときはアトリビ
ュートメモリ１１における全ての非表示データをリセッ
トする必要がある。
従ってプロセッサの負１１１が大きく、且つ同速処理を
阻む要因となっていた。
阻む要因となっていた。
本発明は上＾己欠点に濾みてなさノｔたものであ１１、
少量のハードウェアの追加によ１１、非表示の解除に関
し、アトリビュートメモリ内の非表示制？＋ｌｉｌデー
タを変更することなく、高速に実現し得る表示制御装置
を提供することを目的とする。
少量のハードウェアの追加によ１１、非表示の解除に関
し、アトリビュートメモリ内の非表示制？＋ｌｉｌデー
タを変更することなく、高速に実現し得る表示制御装置
を提供することを目的とする。
本発明は、非表示をアＩ・リビュートデータとして記憶
する以外に＝Ｌ記γトリビュートデータが有効か無効か
が設定記１はさｎるコントロールレジスタ′ｆｆ：設け
、このコントロールレジスタ出力と上記アトリビュート
データとの論理積をとって、この出力によりソフトレジ
スタ出力である表示ドツトｆｆ号を側部する構成とした
ものである。
する以外に＝Ｌ記γトリビュートデータが有効か無効か
が設定記１はさｎるコントロールレジスタ′ｆｆ：設け
、このコントロールレジスタ出力と上記アトリビュート
データとの論理積をとって、この出力によりソフトレジ
スタ出力である表示ドツトｆｆ号を側部する構成とした
ものである。
このことにより、非表示を解除する際、アトリビュート
メモリの全ての非表示データをリセットする必要がなく
、従ってプロセッサの負担が軽減されるばか薔）か処理
の高速化にもつながる。
メモリの全ての非表示データをリセットする必要がなく
、従ってプロセッサの負担が軽減されるばか薔）か処理
の高速化にもつながる。
以下、第２図を使用して本発明に関し８′１′：卸１に
説明する。
説明する。
第２図は本発明の実施例を示すブロック図である。図に
おいて、２１はアトリビュートメモリである。アトリビ
ュートメモリ２１は表示文字単位でアドレスされ、非表
示コントロールをはじめ各（道表示（ω飾を行なうフン
トロールデータが記憶される。２２は表示ずべき文字フ
ォントが６己憶ざルるリフレッシュメモリである。この
リフレツンユメモリ２２から得ら扛る文字単位出力はシ
フトレジスタ２３に供給される。シフトレジスタ２３は
上記リフレッシュメモリ２２から出力さルる水平１ラス
タ１文字フォント分のデータをラッチし、ＣＲＴモニタ
のラスタに同期して表示ドツト・１ｇ号（ＤＩＳＰ ）
を出力する。２４はアントゲ−１・である。アンドゲー
ト２４には上記シフトレジスタ２３出力ならびに陵述す
るアントゲ−１・２６出力である非表示ＯＮ信号（ＩＩ
ＩＴ）Ｅ ＯＮ ）が供給される。このアンドゲート２
４出力はＶＩＤＥ（１１ｔ、を号として図示されなむ）
ＣＲＴモニタへ１共給される。
おいて、２１はアトリビュートメモリである。アトリビ
ュートメモリ２１は表示文字単位でアドレスされ、非表
示コントロールをはじめ各（道表示（ω飾を行なうフン
トロールデータが記憶される。２２は表示ずべき文字フ
ォントが６己憶ざルるリフレッシュメモリである。この
リフレツンユメモリ２２から得ら扛る文字単位出力はシ
フトレジスタ２３に供給される。シフトレジスタ２３は
上記リフレッシュメモリ２２から出力さルる水平１ラス
タ１文字フォント分のデータをラッチし、ＣＲＴモニタ
のラスタに同期して表示ドツト・１ｇ号（ＤＩＳＰ ）
を出力する。２４はアントゲ−１・である。アンドゲー
ト２４には上記シフトレジスタ２３出力ならびに陵述す
るアントゲ−１・２６出力である非表示ＯＮ信号（ＩＩ
ＩＴ）Ｅ ＯＮ ）が供給される。このアンドゲート２
４出力はＶＩＤＥ（１１ｔ、を号として図示されなむ）
ＣＲＴモニタへ１共給される。
２５はコントロールレジスタである。このコントロール
レジスタ２５へはアトリビュートメモリ２１により設定
さ７’した非表示を有効とするか無効とするかのデータ
がプロセッサ２７によ６）設定記憶されるものである。
レジスタ２５へはアトリビュートメモリ２１により設定
さ７’した非表示を有効とするか無効とするかのデータ
がプロセッサ２７によ６）設定記憶されるものである。
このコントロールレジスタ２５出力は非表示イネーブル
信号（ＨＩＤＥ ＥＮ）としてアンドゲート２６の一
人力瑞子に供給さルる。アントゲ−１・２６へは他にア
トリビュートメモリ２１から出力される非表示コントロ
ール１ば号（ＨＩ ｌ） ｇ ）が供給さノｔている。
信号（ＨＩＤＥ ＥＮ）としてアンドゲート２６の一
人力瑞子に供給さルる。アントゲ−１・２６へは他にア
トリビュートメモリ２１から出力される非表示コントロ
ール１ば号（ＨＩ ｌ） ｇ ）が供給さノｔている。
このアンドゲート２６出力はＨＩＤＥ ＯＮ 信号と
して上述したアンドゲート２４の曲刃の入力端子に供給
される。
して上述したアンドゲート２４の曲刃の入力端子に供給
される。
２７はプロセッサユニットであって、上記コントロール
レジスタ２５に対し、アトリビュートメモリ２ノ出力で
ある非表示の有効／無効データを設定する他、システム
全体の制御を司どる。
レジスタ２５に対し、アトリビュートメモリ２ノ出力で
ある非表示の有効／無効データを設定する他、システム
全体の制御を司どる。
以下、本発明の動作につき−ＡＪＪＪこ説明する。
マス、７’ロセツサユニツト２７がコントロールレジス
タ２５に対し、非表示を有効とするデータビットをセッ
トすると、非表示イネーブル信号（１１ｔＤＥ ＯＮ
）が真となり、アンドゲート２６に供給さｎる。又、プ
ロセッサユニット２７により任意の文字に対し非表示を
行なうため、アトリビュートメモリ２１へ非表示コント
ロールデータをセットすることによＩＪ 、アトリビュ
ートメモリ２ノからは非表示コントロールば号（ｌＩＩ
ＤＥ）が真で出力さル、アンドゲート２６のｔｔｂ方の
入力端子に供給される。
タ２５に対し、非表示を有効とするデータビットをセッ
トすると、非表示イネーブル信号（１１ｔＤＥ ＯＮ
）が真となり、アンドゲート２６に供給さｎる。又、プ
ロセッサユニット２７により任意の文字に対し非表示を
行なうため、アトリビュートメモリ２１へ非表示コント
ロールデータをセットすることによＩＪ 、アトリビュ
ートメモリ２ノからは非表示コントロールば号（ｌＩＩ
ＤＥ）が真で出力さル、アンドゲート２６のｔｔｂ方の
入力端子に供給される。
このとき、アンドゲート２６の入力は共に貞となり、論
理積条件が成立し、従って非表示ＯＮ信号（Ｗ Ｉ Ｄ
Ｅ ＯＮ ）を真で出力する。又、文字表示のため
、リフレツンユメモリ２２出力は、シフトレジスタ２３
を介して表示ドツト信号（ＤＩＳＰ）どな＋１アント′
す２−ト２４に供給さ′ｉするが、このゲート２４；ａ
−コント１コールする非表示ＯＮ信号（ｎｔＤｇ Ｏ
Ｎ）が哀であるため禁止され、ＣＲＴ表示信号（ＶＩＤ
ＥＯ）が出力されず、従ってＣＲＴモニタ上にはデータ
が表示されない。（非表示） 次に非表示を中正又はアイ除するどきは、プロセッサユ
ニット２７カＳコントＩＩ−ルレシスタ２５に対し、非
表示７ｉ＝ 無効とするデータビットをセットする。こ
のとき、非表示イネーブル信号（ＨＩＤＥ ＥＮ）が
偽の状態でアンドゲート２６へ入力される。アンドゲー
ト２６は論理積条件が不成立となり非表示ＯＮ信９（Ｈ
ＩＤＥＯＮ）は偽となる。このことによりアントゲ−１
・２４は論理積条件が成立して表示ドツト信号（ＤＩＳ
Ｐ） がそ（ＤままＣＩＬＴ表示信−Ｑ （ＬＩＤＥＯ
）となり、ＣＲＴモニタへ送られ所望の文字が表示され
る。
理積条件が成立し、従って非表示ＯＮ信号（Ｗ Ｉ Ｄ
Ｅ ＯＮ ）を真で出力する。又、文字表示のため
、リフレツンユメモリ２２出力は、シフトレジスタ２３
を介して表示ドツト信号（ＤＩＳＰ）どな＋１アント′
す２−ト２４に供給さ′ｉするが、このゲート２４；ａ
−コント１コールする非表示ＯＮ信号（ｎｔＤｇ Ｏ
Ｎ）が哀であるため禁止され、ＣＲＴ表示信号（ＶＩＤ
ＥＯ）が出力されず、従ってＣＲＴモニタ上にはデータ
が表示されない。（非表示） 次に非表示を中正又はアイ除するどきは、プロセッサユ
ニット２７カＳコントＩＩ−ルレシスタ２５に対し、非
表示７ｉ＝ 無効とするデータビットをセットする。こ
のとき、非表示イネーブル信号（ＨＩＤＥ ＥＮ）が
偽の状態でアンドゲート２６へ入力される。アンドゲー
ト２６は論理積条件が不成立となり非表示ＯＮ信９（Ｈ
ＩＤＥＯＮ）は偽となる。このことによりアントゲ−１
・２４は論理積条件が成立して表示ドツト信号（ＤＩＳ
Ｐ） がそ（ＤままＣＩＬＴ表示信−Ｑ （ＬＩＤＥＯ
）となり、ＣＲＴモニタへ送られ所望の文字が表示され
る。
以ヒの様にコントロールレジスタ２５に非表示有効デー
タビットをセットすると−ｆトリビュージョンメモリ２
１にセットされているＪト表示コントロール情報に従い
文字ｆ）Ｓ非表示となる。
タビットをセットすると−ｆトリビュージョンメモリ２
１にセットされているＪト表示コントロール情報に従い
文字ｆ）Ｓ非表示となる。
又、コントロールレジスタ２５に非表示無効データビッ
トがセットされるとアトリビュートメモリ２ノに非表示
・、’ｉ！ｌ ｉｆυデータがセットされていてもこれ
が無効とな１）。文字を表示することができる。
トがセットされるとアトリビュートメモリ２ノに非表示
・、’ｉ！ｌ ｉｆυデータがセットされていてもこれ
が無効とな１）。文字を表示することができる。
以−’ｆ：、 １ｉｉｄ明の如く本発明によれば、非表
示を実行／中止させる動作がアトリビュートメモリ内の
非表示コントロールデータを変更せずに実行できる。又
、非表示を禁止することなくコントロールデータビット
をセットするだけで実行できる。従ってプロセッサの負
担が軽減され、且つ高速処理が実現できる。
示を実行／中止させる動作がアトリビュートメモリ内の
非表示コントロールデータを変更せずに実行できる。又
、非表示を禁止することなくコントロールデータビット
をセットするだけで実行できる。従ってプロセッサの負
担が軽減され、且つ高速処理が実現できる。
第１図は従来の表示制イ１１１長置の構成例を示すブロ
ック図、第２図は本発明の実施例を示すブロック図であ
る。 ２１・・・アトリビュートメモリ、２２・・・リフレッ
シュメモリ、２３・・・シフトレジスタ、２４゜２５・
・・アンＶ’ｆ−）、２５・・・コントロールレジスタ
、２７・・・プロセッサユニット。
ック図、第２図は本発明の実施例を示すブロック図であ
る。 ２１・・・アトリビュートメモリ、２２・・・リフレッ
シュメモリ、２３・・・シフトレジスタ、２４゜２５・
・・アンＶ’ｆ−）、２５・・・コントロールレジスタ
、２７・・・プロセッサユニット。
Claims (1)
- 表示文字データを記憶ずリフレッシュメモリと、このリ
フレッシュメモリの各表示文字データに対応して記憶さ
バ、少くとも非表示コントロールデータを含むアトリビ
ュージョンメモリと、上記リフレッシュメモリから得ら
扛る水平１文字分の表示データをラッチし、ラスタに同
期してドツトデータとして出力するシフトレジスタと、
プロセッサにより非表示有効／無効の１ｂｌＪ ＆ｌＩ
データが設定記憶されるコントロールレジスタと、上Ｖ
己アトリビュージョンメモリから出力さＪしる非表示制
御信号を上記コントロールレジスタから出力さｌしる信
号により制御する第１のゲート回路と、上記シフトレジ
スタから出力さ７Ｌる表示ドツト信号を上記第１のゲー
ト回路から得らｎる出力により非表示制御を行ｔｆう第
２のゲート回路とを具備して成ることを特徴とする表示
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150919A JPS5940691A (ja) | 1982-08-31 | 1982-08-31 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150919A JPS5940691A (ja) | 1982-08-31 | 1982-08-31 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5940691A true JPS5940691A (ja) | 1984-03-06 |
Family
ID=15507265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57150919A Pending JPS5940691A (ja) | 1982-08-31 | 1982-08-31 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940691A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198385A (ja) * | 1984-10-19 | 1986-05-16 | 三洋電機株式会社 | 表示制御装置 |
-
1982
- 1982-08-31 JP JP57150919A patent/JPS5940691A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6198385A (ja) * | 1984-10-19 | 1986-05-16 | 三洋電機株式会社 | 表示制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495266A (en) | Still picture display apparatus and external storage device used therein | |
| DE69020279T2 (de) | Mechanismus zur Sicherung von Bildelementen für Adapter für gemischte Darstellung von graphischen Signalen und Video. | |
| KR890002958B1 (ko) | 라스터 주사 표시 장치 | |
| JP3073519B2 (ja) | 表示範囲制御装置および外部メモリ装置 | |
| KR100240919B1 (ko) | 그래픽 디스플레이 서브시스템과 내부적으로 타이밍되는 스테레 오 디스플레이 제공 방법 | |
| EP0590961B1 (en) | Image processing apparatus | |
| EP0566847A2 (en) | Multi-media window manager | |
| JPH0850659A (ja) | フルモーション動画のｎｔｓｃ式表示装置および方法 | |
| US6078305A (en) | Device and method displaying a mesh effect with line buffer | |
| JP3059302B2 (ja) | 映像混合装置 | |
| EP0843299A2 (en) | Image processing apparatus | |
| US5175809A (en) | Pipeline architecture for generating video signal | |
| JP2737898B2 (ja) | ベクトル描画装置 | |
| KR100283886B1 (ko) | 비디오 그래픽 어레이의 화면표시장치 | |
| JP3005220B2 (ja) | 走査型表示制御装置 | |
| EP0419125A2 (en) | Pipeline architecture for generating video signal | |
| GB2148078A (en) | Scrolling display circuit | |
| JPS62297895A (ja) | ふちどり表示方式 | |
| JPS6364085A (ja) | 表示制御装置 | |
| JPS5984293A (ja) | 表示装置 | |
| JPS60181875A (ja) | 濃度ヒストグラム表示回路 | |
| JPS60101592A (ja) | デイスプレイ装置 | |
| JPH0157368B2 (ja) | ||
| JPH04128883A (ja) | 表示装置における描画方式 | |
| JPH0476595A (ja) | 画像表示装置 |