JPS5941664A - ダイナミツク点火装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、大略、点火コイルとスパークプラグとを具備
した内燃機関用の点火システムに関するものであって、
更に詳細には、内燃機関等のダイナミック点火制御装置
に関するものである。

内燃機関に使用されている従来のケタリング型点火シス
テム（方式）は機械的なブレーカポイン１〜を使用して
おり、該ブレーカポイントはエンジンによって駆動され
るカムの突出部によって開閉動作され、それに接続され
ている点火コイルを通して流れる電流を周期的に遮断さ
せる。この様に電流が遮断される時間は、最大の機械ト
ルクを得ると共に排気エミッションを最少とする為にシ
リンダ内の最適なピストン位置と同期されねばならない
。

動作について説明すると、スパークプラグの点火時期は
機械的ブレーカポイントがカムの突出部によって分離さ
れた瞬間に開始される。ブレーカ１５− ポイントの寿命を増加させる為に、ブレーカポイン１〜
が遮断すべき着流は典型的に減少され、従ってシステム
内で得られるエネルギを減少させている。

点火コイルが充電される時間は従来のシステムに於いて
ドエル角として定義されている。ドエル角は、カムの突
出部と機械的ブレーカポイントの形状によって一義的に
決定される。従来のシステムに於けるドエル角はエンジ
ン速度とは独立的なものであり、従って低エンジン速度
に於いて、点火コイルは最適燃焼の為に必要なものより
も一層高いレベルへ充電されることがあり、従ってエネ
ルギを浪費すると共にブレーカポイントの不必要に過剰
な摩耗を発生させる。逆に、高エンジン速度に於いては
、従来のシステムに於けるドエル角は点火コイルが最適
燃焼を行なわせる為に必要なエネルギレベルに対し屡々
不十分なものとなる。

本発明は、以上の点に鑑みなされたものであって、機械
的摩耗等の欠点を発生することなしに機械的ブレーカポ
イントの基本的機能を達成するこ１６− との可能な点火制御装置を提供することを主目的とする
。本発明の別の目的とするところは、装置の寿命に悪影
響を与えることなしに点火コイル電流をシステムが必要
とする最適レベルへ継続的に調節する手段を有する点火
制御装置を提供することである。本発明の更に別の目的
とするところは、エンジン速度に関係なくスパークプラ
グヘ一定量のエネルギを維持する為にドエル角を継続的
に調整する手段を有する点火制御ｉ置を提供することで
ある。

上述した如ぎ目的に則して、本発明装置は、磁気的乃至
はホール効果トランスデユーサピックアップ装置と、パ
ワー・ダーリントン・コイル駆動器と、誘導貯蔵点火コ
イルとを有する誘導型貯蔵点火システムに使用可能なも
のである。本発明装置と連動される外部コンポーネン１
〜と共に、本発明装置は以下の如き特徴を有している。

（１）　デユーティサイクルに於ける広範な公差でもっ
て磁気的乃至はホール効果ピックアップ装置からの入力
を受は付ける。

（２）　低速且つ一定なエンジン速度に於いてパワー消
費を最少どしている。エンジンの加速時に於いで、ドエ
ル角が瞬間的に拡げられ、紛失１１Ｊ至は減少された高
電圧出力パルスの数を最少としている。

（３）　エンジンがエンストした状態で点火がオンされ
た場合に、デジタルタイムアウト回路が出力段を遮断し
て過剰な電力消費を防止する。

くべ）　点火コイルの二次側が開回路どなると、クラン
プ回路がダーリントン出力端に於けるフライバック電圧
を安全なレベル（３７５Ｖ）へ制限する。

（５）　重要な回路を温度安定性の３ボルトに調整され
た電源から動作させることによって広範囲のバッテリー
電圧及び雰囲気温度に亘って性能を安定化させている。

Ｊメ下、添付の図面を参考に、本発明の具体的実施の態
様について詳細に説明する。第１図は、本発明に基づい
て構成されたダイナミックハイブリッド点火制御装置１
００を示している。点火制御装置１００内には、デジタ
ル部１０１と、アナログ乃至はリニア部１０２と、ダー
リントン出力部１０３と、それに接続されている多数の
外部回路コンポーネントとが設（プられている。

点火制御ｌ装置１００への入力はホール効果検知装置１
１０から与えられる。磁気的ピックアップを使用するこ
とも可能である。検知装置１１０は、典型的には、ディ
ストリビュータ（不図示）内に配設される。典型的なホ
ール効果点火センサ１１０は、ホール効果センサとＵ字
形状をしたハウジング内に一体的にモールド成型され且
つＵ字形状をしたハウジングの両側に各々対向して配設
された小型の永久磁石とで構成されている。この様なセ
ンサは、鉄製のシャッターホイールがディス１〜リビユ
ータカム上に取付けられセンサのＵ字形状をしたハウジ
ングを通過する様にディストリビュータ内に位置決めさ
れる。気筒数及び必要とされるデユーティサイクルに対
応してシャッターホイールに開口を刻設することによっ
て、エンジンの１９− 最適性能を得る為の必要とされるタイミング情報を有す
る所要の入力信号を発生させることが可能である。ホー
ル効果センサ１１０の出力は矩形波であり、そのデユー
ティサイクルは鉄製シャッターホイールのマークとスペ
ースとの比に略等しい。

ホールセンサ１１０の出力は点火制卸装置１００のホー
ル入力ビン６へ印加されると共に一対の抵抗Ｒ１及びＲ
２へ印加される。抵抗Ｒ１及びＲ２は、夫々、終了抵抗
及び電流制限抵抗である。

Ｒ１はシステムの入力インピーダンスを減少させる。Ｒ
２はホール入力増幅器及びリニア部１０２の入力ビン１
１によってそこに接続されているデス１〜モード制御回
路５０への電流を制御する。実際上は、Ｒ２は環境条件
によってホールセンサ入力線へ導入される過渡的な高電
圧の効果を減少させる。

更に第４図に関して後述する如く、リニア部１０２内の
クロック発生・初期値化・ランプ・タイムアウト発生器
回路５１内にはデジタル点火システムクロック２０３が
設けられている。デジタル２０一 点火システムクロックは公称２５ｋｌ−１ｚで動作し、
公称４０μ秒の周期を有しており、少なくとも３０μ秒
の高期間と１０μ秒の低期間とを有している。高期間は
多段のシステムリプルカウンタを介してのりプル伝播時
間をカバーする為に必要なものである。クロック周波数
はリニア部１０２のビン１３に接続されている抵抗Ｒ１
５をトリミングすることによって調節しリニア部１０２
のビン１４に接続されているタイミングコンデンサＣ４
内に於ける公称変動分を補償する。リニア部１０２の出
力は出力ドライバービン１６から取出され、ビン１６は
エミッタホロワ−トランジスタＱ２００を介してトラン
ジスタＱ２０１のベースへ接続されている。トランジス
タＱ２００及びＱ２０１と一対の抵抗Ｒ２００及びＲ２
０１はダーリントン回路１０４を構成している。

タコメータ回路又はその他の形態の速度インジケータを
駆動する為に使用することの可能なエンジン速度情報を
有する出力ビンとして使用する為にビン７が設けられて
いる。抵抗Ｒ２０２はビン７に接続されているタコメー
タ配線上に誘起された高電圧ノイズからリニア部１０２
を保護する役目をイｊしている。

ダイオードＤ１がビン４に接続されている主バツテリ−
バスと直列接続して設けられており、短期間の負方向に
向かう過渡信号が点火制御装置１００の性能を一時的に
影響を与えることから保護している。ダイオードＤ１に
接続して抵抗Ｒ２Ｏ３と、コンデンサＣ１とツェナーダ
イオード７１とが設けられている。

抵抗Ｒ２Ｏ３と、短期間の負方向に向かうＢ＋過渡信号
の間電荷を維持するコンデンサＣ１とが連続的なモジュ
ール操作を確保する。２０Ｖのツェナーダイオード７１
を使用してフィールド減衰過渡信号又はその他の主バツ
テリ−バス上の過渡信号によって発生される一時的な高
電圧の撮れの期間中ビン５によって接続されているホー
ルＢ＋配線へ供給される最大電圧を制限している。ホー
ル効果トランスデユーサは２４Ｖの連続的な最大供給電
圧に定格されているのでこの様な予防策が必要である。

出力ビン１と出力ドライバ○ＣＬＴＴクランプ及びタコ
メータ出力回路５２の間にビン１４によって接続されて
いる一対の抵抗Ｒ２０４及びＲ２Ｏ５は分圧器回路を形
成しており、点火期間中に於けるコレクタの最大電圧の
振れをセットする為に使用される。リニア部１０２内の
コレクタクランプ回路は、ダーリントン１０４のＶＢＥ
と共に、抵抗Ｒ２Ｏ５を横切って約１７Ｖの基準電圧を
形成している。Ｒ２Ｏ５のＲ２０４に対する比は、最悪
の場合のコレクタ維持電圧がトリミングした後の最大リ
ミットよりも常に高くなる様に意図的に設定される。こ
のことは、電圧を強制的に下げる為にはＲ２Ｏ５のみを
積極的にトリミングすれば良いということを確保する。

実際上、コレクタ電圧クランプ温度係数は、弗型的に、
２５℃から１２５°Ｃの雰囲気温度に於ける６、３Ｖの
コレクタクランプレベルに於ける変化に対し約−１７０
ＰＰＭ／℃である様に設計されている。

０ＣＬＩＴ入カビン１５とビン２，３及びダ−２３− リントン１０４を介し・て外部接地との間に接続されて
いる複数個の抵抗Ｒ２０６，Ｒ２０７，Ｒ２Ｏ３及びＲ
２０９は、回路５２内の出力電流制限回路（ＯＣＬＩＴ
）２０２に対する出力電流制限入力スレッシコボールド
フィードバックルーブを形成している（第５図参照）。

抵抗Ｒ２０６を横切って起生される電圧は抵抗Ｒ２０７
及びＲ２０９を介して分割され、ＯＣ＋−Ｉ　Ｔ入力ビ
ン１５へ印加され、且つ内部的に発生された０ＣＬＩＴ
基準電圧と比較される。ＯＣＬ　Ｉ　Ｔ回路２０２は、
活性化されると、出力ダーリントン１０４を飽和状態か
ら脱却させる。この補償動作によりＲ２０６を横切って
の電圧を一定に維持し続ける。この動作によって、出力
電流制限制御が達成される。

Ｒ２０７とＲ２０９を積極的にトリミングすることによ
って、センス抵抗Ｒ２０６又は基準値に於ける変動にも
拘わらず同一の目的の電流レベルを常に達成することが
可能である。出力電流制限温度係数は部分的にＲ２０６
の温度係数を相殺する０ＣＬＴＴ基準温度基準内に故意
に設計すること２４− によって達成される。電流制限の電圧係数は、０ＣＬＩ
Ｔ基準電圧のライシ調整性能に依存する。

このパラメータも又○ＣＬＩＴ基準電圧の大きさを変化
させる電圧依存性接地電圧降下に著しく依存する。

抵抗Ｒ２１０とコンデンサＣ２００とがドライバ出力ビ
ン１６と０ＣＬＩＴ入カビン１５との間に接続されてお
り、０ＣＬＩＴループ安定性を確保する為に設計された
リード遅れ補償回路網を形成している。出力ビン１と接
地との間に接続されているコンデンサＣ２０１と共に抵
抗Ｒ２１１は多数の機能を実行する。Ｃ２０１は、それ
に接続されている点火コイル２１５の一次側インダクタ
ンスと共にチューニング要素として機能する。このレゾ
ナンス効果は点火コイル二次側電圧のスリューレートを
増加するのに役立つと共に、二次側の実効ソースインピ
ーダンスを減少させている。

Ｒ２１１を０２０１と直列して付加することによってク
ランプループ安定性を確保しており、従ってループ伝達
関数内にＯを与えている。

点火制御装Ｍ１００のデジタル部１０１に関し説明する
と、エンジン速度センサ制御回路１が設けられている。

回路１の出力端に接続して、燃焼時間（期間）ｈウンタ
制御回路２が設けられている。回路２の出力端に接続し
て、燃焼時間カウンタ（ＢＴＣ）３が設けられている。

燃焼時間カウンタ３の出力端に接続して、燃焼時間制御
回路４が設けられている。更に、回路１の出力端に接続
して、期間カウンタ制御回路５が設けられている。

期間カウンタ制御回路５の出力端は期間カウンタ（ＰＣ
）６へ接続されている。制御回路１の更に別の出力端に
接続して、ＲＰＭ検知器７が設けられている。出力ＲＰ
Ｍ検知器７に接続して電流制限制御回路８が設けられて
いる。電流制限制御回路８の出力端に接続して過剰電流
制限制御回路９が設けられている。回路９の出力端に接
続して電流制限カウンタ制御回路１０が設りられている
。

回路１０の出力端に接続して電流制限カウンタ（ＣＬＣ
）１１が設けられている。期間カウンタ（ＰＣ）６の出
力端に接続してタイムアウト制御回路１２が設けられて
いる。出力制御回路１２に接続してドエル制御回路１３
が設けられている。

エンジン速度センサ制御器１の更に別の出力端に接続し
てマルチプレクサラッチ及びプレドエルカウンタ制御回
路１４が設けられている。回路１４の出力端に接続して
マルチプレクサラッチ及びバイアス入力回路１５及びプ
レドエルカウンタ（ＰＤＣ）１６が設【プられている。

デジタル部１０１はリニア部１０２から複数個の出力を
受取る。これらの出力は、ホール入力増幅器テストモー
ド制御回路５０から回路１３のドエル出力へシステムク
ロックをゲート動作させる為に使用されるテストモード
信号（ＴＭＯＤＥ）及びホールセンサ出力を表わすエン
ジン速度信号（ＳＰＥＮ）と、出力ドライバ（ＯＣＬＩ
Ｔクランプ及びタコメータ出力回路５２からの電流制限
オン（ＯＬＯＮ）信号及び紛失パルススレッシコホール
ド（Ｍ　、Ｐ　Ｔ　）信号と、クロック発生器初期値化
及びランプタイムアウト発生器回路５１からドエル出力
を禁止する為に使用されるＡＲＡＭＰ２７− くランプ５後）信号、２５ｋ　）−１２システムクロツ
ク（ＣＰＸ）信号、初期値化信号（ＩＮＩＴ）とを有し
ている。これらの信号に応答して、デジタル部１０１は
リニア部１０２へ複数個の出力信号を供給する。これら
の出力信号は、タイムアウト制御回路１２からの５ＰＥ
Ｎ入力非動作状態の１．３秒を表わすタイムアウト（Ｔ
ＯＵＴ）信号と、ドエル制即回路１３からのシステムド
エル（ＤＷＥ　Ｌ　Ｌ　）信号とを有している。

エンジン速度センサ制御回路１内には、５個のＤノリツ
ブフロップが設けられており、即ち、第１ホールフリッ
プフロップｌ−Ｉ　Ｌ　１　、第２ボールノリツブフロ
ツプＨＬ　、ホール高から低への遅延フリップフロップ
ＨＨＬＤ、遅延ホール高から低へのフリップフロップＤ
ＨＩ−（Ｌ、及びドエル出力を禁止するのに使用される
早期ホール高から低への７リツプフロツブＥ　ｌ−Ｉ　
ＨＬである。更に、制御回路１内に、ホール高から低へ
のＨＨＬ信号及びホール低から高への１−（Ｌ　Ｉ−（
信号を包含する複数個の出力信号を提供する為の論理回
路が設けられてい２８− る。

制御回路１への入力は、回路５０のホール入力増幅器か
らのＳＰＥＮ信号と、ドエル制御回路１３内のドエル（
ＤＷＬ）ノリツブフロップからのドエル（ＤＷＬ）信号
と、制御回路１４からの遅延バイアスラッチ（ＢＬＴＣ
）ｌ）信号とがある。

制御回路１の出力としては、Ｄ　）（＋−（Ｌ信号、１
」ＨＬ倍信号ＨＨＬＤ信号、ＤＨＩ−ＩＬ他信号及びＨ
ＬＨ信号がある。説明の便宜上、本明ｍ書に於いては、
入力信号及び出力信号はそれらが派生されるフリップフ
ロップ及び論理回路の符号と同じ符号を有している。

ＥＨＨＬフリップフロップを除いて、デジタル部１０１
内の全ての７リツプフロツブは、システムクロック信号
ＣＰＸ及びＣＰｘの低から高への遷移によってトリガー
される。説明の便宜上、用ａｃｐｘ及びＣＰＸを、以後
、特定のフリップ７０ツブがセット乃至はりセットされ
る場合の時間を示す為にシステムフリップフロップのセ
ット及びリセット動作の説明に関連して使用する。例え
ば、Ｈｌ−１が５ＰＥＮ　（ＣＰＸ）によってセラ１〜
されるという記述は、システムクロックＣＰＸの低から
高への遷移時に５ＰＥＮ信号が第１ホールフリツプフロ
ツプをセットするということを意味覆る。同様に、Ｄ　
Ｉ−Ｉ　＋−（ＬがＩ−ＩＨＬ（ＣＰＸ）によってセラ
１〜されるという記述は、システムクロックＣＰ×の低
から高への遷移時に１−（＋−Ｉ　Ｌ信号が遅延ホール
高から低へのフリップ７０ツブＤＨＨＬをセットすると
いうことを意味する。同様に、以後に記載する論理回路
によって発生される信号は従来の論理表現方式を使用し
て記載する。例えば、ト」ｌｌ−１＝ＨＬ１・Ｈｌ２と
いう式は、信号ＨＬＨがＨＬＩ及びＨｌ２によって発生
されるということを意味している。同様に、ＣＰ　Ｃ＝
　ＨＨＬ　Ｄ　十ＣＤＷＬという式は、信号ＣＰＣがＨ
ＨＬＤ又はＣＤＷＬによって発生されるということを意
味している。

第２図のタイミング線図に関し説明すると、システムク
ロックＣＰＸは４０μ秒の期間乃至は周期を有しており
、その内３０μ秒が高であり１０μ秒が但である。５Ｐ
ＥＮ高から低への遷移によってＥＨＨＩ−フリップフロ
ップを非同期的にセットし、システムドエルＤＷＥＩＬ
をターンオフさせる。回路１のその他の動作は以下の説
明及び式によって表わすことができる。

ＨＬｌは５ＰＥＮ　（ＣＰＸ）によってセットされる。

］」Ｌ２はＨＬＩ（ＣＰＸ）によってセラ１〜される。

ト（Ｌ　Ｈ＝　ＨＬ　１・１−ＩＬ２（パワーオンの後
及びタイムアウトの後にのみドエルをターンオンさせる
） ＨＨＬ　　−トＩＬ１　　　・　ＨＬ２ＤＨＨＬ　（Ｃ
ＰＸ）によってセットされる。

ＨＨＬＤはＨＨＬ（ＣＰＸ）によってセットされる。

Ｅ　ＨＨＬはＤ〜ＶＬ−ＢｔＴＣＨによって非同期的に
リセッ１〜される。

動作につき説明すると、フリップ７０ツブ１−（Ｌｌ及
び１」Ｌ２は５ＰＥＮレベルに於ける変化を同３１− 期的に検知し、ＨＨＬ及びＨＬ　Ｈを発生する。後述す
る如く、信号ＨＬ　Ｈは、パワーオン初期値化の後又は
タイムアウトの後に第１ドエルをターンオンする為にの
み使用される。第２図のタイミング線図を参照すること
によって理解される如く、５ＰＥＮ信号が高から低への
遷移に引続く第１クロツクパルスによってＤフリップフ
ロップＨ１１がリセットされる。同様に、フリップフロ
ップ１」Ｌ２は、ＨＬＩのリセット動作に引続く第１ク
ロツク信号によってリセットされる。このことは、各ク
ロックパルス毎に出力が入力を追駆けるというＤフリッ
プフロップの動作と一致している。

燃焼時間カウンタ制御回路２内に、論理回路が設けられ
ている。この論理回路への入力は、ＨＨＬ、ＤＨＨＬ、
ＤＷＬ及び期間カウンタ６の第２段の出力ＰＣ２である
。制御回路２の出力は、並列ロード燃焼時間カウンタ制
御信号ＰＬＢＴ、燃焼時間カウンタ用クロックＣＫＢＴ
Ｃ，及び燃焼時間カウンタＢＴＣ３をリセット動作（ク
リア動作）させるリセット乃至はクリア信号ＲＢＴＣで
３２− ある。回路２の動作を説明する論理方程式は以下の如く
である。

ＣＫ　Ｂ　Ｔ　Ｃ＝　Ｐ　Ｃ−Ｄ　Ｗ　Ｌ　−Ｄ　Ｉ−
１１−Ｉ　ＬＲＢＴＣ＝ＨＨＬ−ＤＨＨＬ（ＢＴＣ３）
をクリアする。

ＰＬＢＴ＝ＨＨＬ−ＣＰＸ　（ＢＴＣ３をロードする） 動作につき説明すると、制御回路２は各周期の開始時に
ＰＬＢＴ信号の制御下にある期間（周期）カウンタ６の
段５−８の内容の補元で燃焼時間カウンタ３をロードす
る。その後、ＰＯ２から発生されるクロック信号ＣＫ’
ＢＴＣを使用して燃焼時間カウンタ３がカラン１ヘアウ
ドされる。

燃焼時間カウンタ３内には４段リプルカウンタが設けら
れている。その入力は、燃焼時間カウンタ制御回路２か
らのＣＫＢＴＣ信号、ＲＢＴＣ信号及びＰＬＢＴ信号と
、期間カウンタ６の段５−８の補元ＰＣ５−８である。

その出力は、燃焼時間制御回路４内のフリップフロップ
をリセット動作させる為の燃焼時間カウンタターミナル
カウン１〜信号ＢＴＴＣを有している。

十達した如く、燃焼時間カウンタ３は各周期の開始時に
於いてＲＢＴＣによってクリアされる。

その後に、ＰＬＢＴによってＰＣ５−８でパラレルにロ
ードされ、旦つＣＫＢＴＣによってカラン１〜アウ１−
されてその段の全てＢＴＣＩ−４が高になるとＢＴＴＣ
を発生する。更に以下に説明する如く、燃焼時間カウン
タ３の目的は、前の周期に於（プるエンジン速度が３，
０ＯＯＲＰ　Ｍよりも大きい場合には、カウンタ３が前
の周期の約２５％カラン１〜アウトした時点でＢＴＴＣ
を発生することである。

燃焼時間制御回路４内に、最少燃焼時間を選択する為に
使用される燃焼時間ＤフリップフロップＢＴが設Ｇ）ら
れている。燃焼時間制御回路４への入力としては、燃焼
時間カウンタ３からのＢＴＴＣ１期間カウンタ６の段４
及び７の内容ＰＣ４゜７、ＲＰＭ検知器回路７からの高
ＲＰＭ範囲信号）−Ｉ　Ｒ、Ｈｌ−Ｉ　Ｌ信号及びＨＨ
ＬＤ信号である。その出力は燃焼時間信号ＢＴを有して
いる。

回路４の動作は以下の如く説明される。

ＢＴはＨＨＩ−＋ＨＨＬＤ　（ＣＰＸ）　にＪ：つ’Ｔ
：セットされる。

ＢＴはＢＴＴＣ−ＨＲ＋ＰＣ４・ＰＣ７（ＣＰＸ）によ
ってリセットされる。

上述した如く、ＢＴフリップフロップはＢＴＴＣ及びＨ
Ｒによってリセットされるか又はＰＣ／４及びＰＣ７に
よってリセットされる。ＢＴフリップフロップのリセッ
ト動作は最少燃焼時間の終了である。ＲＰＭ検知器７に
関して後述する如く、信号ＨＲはエンジン速度が３，０
ＯＯＲＰ　Ｍを超えた場合に発生される。期間カウンタ
６の段ＰＣ４及びＰＣ７は期間カウンタ６が３ミリ秒カ
ウントした後にセットされる。

燃焼時間制御回路４は、ドエルの終了及びスパークプラ
グの点火に引続いて次の新しいドエルが開始するまでに
燃料が燃焼するのに十分な時間が存在することを確保す
る。上述した燃焼時間制御回路は、最少燃焼時間が３，
０００ＲｐＭを超えるエンジン速度に対する前の周期の
少なくとも２５％３５− であるか又は３ミリ秒であるかの何れか小さい方である
ことを確保する。

期間カウンタ制御回路５内には論理回路が設けられてい
る。この論理回路への入力は、信号ＨＨ１−１）及びド
エル制御回路１３からのクリアトエル信号ＣＤＷＬであ
る。制御回路５の出力は、期間カウンタ６をクロック動
作させる為のクロックＣＫＰＣ及び期間カウンタ６をク
リア動作する為のクリア期間カウンタ信号ＣＰＣを包含
する。期間カウンタ制御回路５の動作を説明する論理方
程式は以下の如くである。

ＧＫＰＣ＝ＣＰＸ ＣＰ　Ｃ＝　ｌ−Ｉ　ＨＬ　Ｄ　十ＣＰ　Ｗ　Ｌ明らか
な如く、期間カウンタ制御回路５は期間カウンタ６の動
作を制御する。期間カウンタ６内には１５段のリプルカ
ウンタが設けられている。

このリプルカウンタへの入力はＣＫＰＣ信号及びＣＰＣ
信号を有している。カウンタ６の出力はＰＣＩ−１５を
有している。

期間カウンタ６内に於いてカウントされる期間３６− は、成るドエルの終了時から次のドエルの終了時までで
ある。換言すると、この期間は成る５ＰＥＮ高から低へ
の遷移から次の５ＰＥＮ高から低への遷移までの間であ
る。クリアされた場合を除いて、期間カウンタ６はこの
期間の長さに亘ってカウントアウトする。

ＲＰＭ検知器回路７内には４個のＪＫフリップフロップ
が設けられており、即ち高／低ＲＰＭ範囲フリップフロ
ップＨＬＲ，中／高ＲＰＭ範囲フリップ７０ツブＭＨＲ
，高／低ＲＰＭ範囲センスフリップフロップＨＬＲ８及
び中／高ＲＰＭ範囲センスフリップフロップＭＨＲ８を
有している。

ＲＰＭ検知器回路７内には更に高ＲＰＭ範囲信号ＨＲを
発生する為の論理回路が設けられている。

検知器回路７への入力は、）−ＩＨＬＤ及び期間カウン
タ６の段９，１０及び１１に於けるＰＣ９，１０及び１
１である。検知器回路７の出力は、ＨＲ倍信号ＨＬＲ信
号及びＭＨＲ信号を有している。

この論理回路の出力ＨＲは、ＨＲ＝ＨＬＲ十ＭＨＲで定
義される。検知器回路７のその他の動作は以下の如く定
義される。

ｔ−」Ｌ、Ｒ８は１−ＩＨＬＤ＋　（ＰＣｌｏ　−ＰＣ
ｌ　１　）（ＣＰＸ）によってセットされる。

１−Ｉ　Ｌ　ＲＳはＭＨＲ８−ＰＯ２（ＣＰＸ）によっ
てリレットされる。

Ｍ　１−１ＲＳはト何」ＬＤ　（ＣＰＸ）によってゼッ
トされる。

Ｍ　ＨＲＳはＰＣＩ　Ｏ（ＣＰＸ）によってリセッｌ〜
される。

ＨＬＲはＨＬＲ３・トＩＨＬＤ（ＣＰＸ）によってセッ
トされる。

ＨＬＲはＨＬＲ８−ＨＨＬＤ　（ＣＰＸ）によってリセ
ットされる。

Ｍ）−ＩＲはＭ）−ＨＲ８−）−ＩＨＬｆ）（ＣＰＸ）
によってセットされる。

ＭＨＲはＭＨＲ８−１−１ＨＬＤ　（ＣＰＸ）によって
リセットされる。

動作について説明すると、各周期の開始時に於いて、セ
ンスフリップ７０ツブＨＬＲ８及びＭＨＲ３の内容が夫
々保持用フリップフロップＨＩＲ及びＭ　Ｉ−Ｉ　Ｒ内
へゲート動作される。その後に、センスフリップ７０ツ
ブＨＬＲ８及びＭＨＲ８がセラ１〜される。この期間中
、保持用フリップフロップＨＬＲ及びＭ　ＨＲが前の周
期中にエンジンから得られた４つの可能な速度範囲を反
映しており、即ちＯ−５０ＯＲＰＭ、　　５００−　１
．５０ＯＲＰＭ、　　１，５００−３．００ＯＲＰＭ及
ヒ３．ＯＯＯＲＰＭｕ上１７）ｌｆｆ１表わす。同時に
、保持用フリップフロップＩ−Ｉ　Ｌ　Ｒ及びＭＨＲは
前の周期中に於いて得られたエンジンのスピード範囲を
保持しており、センス用フリップ７０ツブＨＬＲ８及び
Ｍ　ＨＲＳは現在の周期中に於いて得られたエンジンの
最高速度範囲を検知する。

Ｎ流制限制御回路８内には３個のフリップ７０ツブが設
けられており、即ちパ電流制限オン″入力信号ＣＬＯＮ
をストアする為に使用される電流制限制御ＪＫフリップ
フロップＣＬと、リセット最少電流制限制御Ｄフリップ
フロップＲＭＣＬ及び電流制限調整窓を２つの部分に分
割する為に使用される最少電流制限側＠ＪＫフリップフ
ロップ＝３９− Ｍ　ＣＬである。電流制限制御回路８内には、更に、電
流制限調整窓信号ＣＬＡＷ及びドエル中電流制限無信号
Ｎ　ＣＬを発生させる論理回路が設けられている。電流
制限制御回路８への入力は、ＣＬＯＮ、１−ＩＨＬ、Ｄ
Ｉ−ＩＨＬ、１−ＩＲ，ＨＬＲ，ＩＶＩＨＲ。

ＤＬＨ，ＤＷＬ、Ｍｌドエルフリップ７０ツブ信号Ｌ　
Ｄ　Ｗ　Ｌ　、過剰電流制限制御フリップフロップ信号
Ｘ　ＣＬ　、電流制限カウンタＣＬＣ３，４，５゜７の
段３，４．５．７の出ノ〕及びシステムクロックＣＰ×
である。電流制限制御回路８の出力は、ＣＬ、ＲＭＣＬ
、ＭＣＬ、ＮＣＬ、ＣＬＡＷを有している。

これらの出力信号の発生は以下に示した論理式及び電流
制限制御回路８の動作の記述によって定義される。

ＭＣＬはＤＷＬ　（ＣＰＸ）によってセラ１へされる。

ＣＬは０ＬＯＮ−ＮＣＬ−ＤＬＨ（ＣＰＸ）によってセ
ットされる。

４０− （ＤＬＨはＤＷＥＬＬがスタートするとＣＬをセットす
ることを防止する） ＣＬＡＷ＝ＣＬＣ３・ＨＲ−ＤＷＬ＋ＣＩ　Ｃ４・ＭＨ
Ｒ−ＤＷＬ＋ＣＬＣ５・ＣｌＯ２・ＨＬＲ＋ＣＬＣ７ ＲＭＣＬはｃＬＡＷ−ＤＨＨＬ　（ＣＰＸ）ｋｍよって
セットされる。

ＭＣＬはＲＭＣＬ　（ＣＰＸ）によってリセットされる
。

ＲＭ　ＣＬはＣＬＡＷ　（ＣＰＸ）によってリセットさ
れる。

ＣＬＡＷ＝ＸＣＬ ＲＭＣＬはＣＬＡＷ−ＤＨＨＬ　（ＣＰＸ）によってセ
ットされる。

ＣＬはＸＣＬ　−ＣｌＯ２・ＤＷＬ　（ＣＰＸ）によっ
てリセットされる。

期間の終端に於いて ＣＬはＸ　ＣＬ　−１−Ｉ　Ｈｌ−によってセットされ
る（非同期的）。

ＣＬＡＷ＝Ｈト（し ＲＭＣＬはＤＷＬによってリセット・される〈非同期的
〉。

Ｍ　ＣＬはＤＷＬ　（ＣＰＸ）によってセットされる。

Ｃ（−はＬＤＷＬ　（ＣＰＸ）によってリセットされる
。

動作について説明すると、ＭＣＬ及びＮＣＬど共に、制
御回路８はＣＬＯＮ信号を持つ。ＣＬ○Ｎ信号が発生す
ると、電流制限フリップフロップＣＬはセットされ、電
流制限調整窓を開始さゼる。

次いで、制御回路８はＣＬＡＷ信号が発生されることに
よって表わされる電流制限調整窓の中間点が到達するの
を待つ。ＣＬＡＷ信号はＲＭＣＬフリップ７０ツブをセ
ットさせ、次いでそれによりＭＣＬフリップフロップが
リセットされる。ＭＣｌ−フリップフロップがリセツ１
〜されると、電流制限調整窓の後半部が到達されたとい
うことを表わす。ＣＬ　Ａ　Ｗ信号の後に、制御回路８
は再度ＣＬ△Ｗ信号によって表わされる電流制限調整窓
の端部が到達することを待つ。その時点に於いて、過剰
電流制限期間が開始され、そのことはＸＣＬ入力によっ
て表わされる。過剰電流制限の８個のビットの後に、電
流制限フリップフロップＣＬ、がリセットされる。フリ
ップフロップＣしがリセツ１〜されると、次いでシステ
ムは過剰電流制限制御回路９によって制御される。

過剰電流制限制御回路９内には１個のＤフリップフロッ
プからなる過剰電流制限制御フリップフロップＸＣｌ−
が設けられている。制御回路９内には、更に、プレドエ
ルカウンタ禁止信号ＰＤＣＴＮを供給する為の論理回路
が設（ブられている。制御回路９への入力は、ＮＣＬ、
ＣＬ、ＣＬＡＷ。

ＭＣＬ、及び電流制限カウンタＣＬＣＩ、２．３の段１
，２及び３である。！ＩＪ　’ａ回路９の出力は、ＸＣ
Ｌ信号及びＰＤＣＩ　Ｎ信号を包含している。

制御回路９の出力信号の発生は、以下の論理方程式及び
動作説明によって定義される。

ＰＤＣＩ　Ｎ＝ＮＣＬ 入しＬはＣＬＡＷ−ＭＣＬ　（ＣＰＸ）によつ４３− てセットされる。

ＰＤＣＩ　Ｎ−（ＣＬＣＩ＋ＣＬＣ２＋ＣＬＣ３）・Ｘ
ＣＬ−ＣＬ 期間の終端に於いて ＸＣＬはＣＬＡＷ　（ＣＰＸ）によってセットされる。

ＸＣＬはＭＣＬ　（ＣＰＸ）によってリセットされる。

動作について説明すると、ＸＣＬフリップフロップは電
流制限調整窓の終端部に於いてセットされる。過剰電流
制限の最初の８カウントの後に、ＰＤＣＩＮ信号は期間
の終端に到達するまで８カウントの内の７力ウント分プ
レドエルカウンタＰＤＣを禁止する。この禁止機能の効
果は、本システムが過剰電流制限期間を抜は出すまで各
々の引続く期間に於いてドエルを早期に開始させること
である。便宜的に、このことをパウオークバツク″と呼
称する。

電流制限カウンタ制御回路１０内には、電流制限カウン
タ１１に対するクロック入力ＣＫＣＬＣ４４− と電流制限カウンタＣＬＣ１１をクリア動作する為のリ
セット（クリア）電流制限カウンタ信号ＲＣＬＣを発生
する為の論理回路が設けられている。

制御回路１０への入力は、ＮＣＬ、ＲＭＣＬ、ＭＣＬ、
ＸＣＬ、上昇時間ラッチ信号ＲＴＬ、ＢＷＬ、Ｈｌ−（
Ｌ及びＢ１−１ｔ−ＩＬである。電流制限制御回路１０
の出力は、０ＫＣＬＧ及びＲＣＬＣを有している。

制御回路１０の動作は以下の如き論理方程式によって定
義される。

ＲＣＬＣ＝ＮＣＬ　（電流制限カウンタをクリアする） ＣＫＣＬＣ＝、ＣＰＸ−ＤＷＬ−ＲＴＬ−ＤＨ）−ＩＬ ＲＣＬＣ＝ＲＭＣＬ−ＭＣＬ・［）ＷＬ−ＤＩ−ＩＨＬ
（中間点） ＲＣＩＣ＝ＸＣＬ−ＲＭＣＬ−ＤＷＬ−ＤＨＨＬ（窓終
端） 制御回路１０は電流制限カウンタ１１を制御する。電流
制限調整窓の開始端と、電流制限調整窓の中間点と電流
制限調Ｙ窓の終端とに於いて信号ＲＣＬ　Ｃか電流制限
カウンタをクリアする。電流制限カウンタ１１内には７
段のリプルカウンタが設【ノられている。カウンタ１１
への入力はＣＫＣ］−Ｃ及びＲＣＬＣである。その出力
は段１乃至５及び７に於けるＣＬＣｌ−５，７である。

動作につき説明すると、電流制限カウンタがクリアされ
なければ、それはカウント動作を行なう。

タイムアウト制御回路１２内にはタイムアウトＪＫフリ
ップフロップＴＯＵＴが設けられている。

制御回路１２への入力は、期間カウンタ６の段９乃至１
５におけるＰＯ２−１５，回路５１からのＩＮＩＴ信号
及びドエル回路１３からのＧｏ倍信号包含している。タ
イムアウト制御回路１２の出力はタイムアウト信号ＴＯ
ＵＴである。

制御回路１２の動作は以下の如き説明によって定義され
る。

ＴＯＵＴはＩＮＩＴによってリセットされる（非同期的
）。

ＴＯＵＴはＰＯ２−１５”ＡＮＤ処理″（ＣＰＸ）によ
ってセットされる。

ＴＯＵＴはＧｏ　（ＣＰＸ）によってリセットされる。

動作に付いて説明すると、制御回路１２は、５ＰＥＮ信
号が１．３秒の間高から低へ状態を変化させない場合、
即ち、点火スイッチがパオン″であり且つエンジンが回
っていない場合にＴＯＵＴ信号を発生する。ＴＯＵＴ信
号はリニア部１０２へ供給され、その時点に於いてシス
テムＤＷＥ　Ｌ　Ｌが高であると］イル２１５を放電さ
せる。このことにより、パワーが保存され且つ出力回路
が過剰に加熱されることを防止する。

ドエル制御回路１３内には３個のフリップフロップが設
けられている。即ち、ドエルＪＫフリップフロップＤ　
Ｗ　Ｌと、遅滞ドエルＤフリップフロップＬＤＷＩ−と
、クリアトエルＪＫフリップフロップＣＤＷＬである。

制御回路１３内には、更に、Ｇｏ倍信号、ドエル低から
高への信号ＤＬＨと、システムドエル信号ＤＷＥＬＬを
発生する為の論理回路が設けられている。制御回路１３
への入力４７− は、ＩＮＩＴ、テストし−ド信号ＴＭＯＤＦ、ＤＷＥＬ
Ｌ出力を禁止する為に使用されるランプ後入力信号Ａ　
ＲＡ　Ｍ　Ｐ　、　Ｅ　ＨＨｌ−、ＨＨＬ　、　ＨＬ　
Ｈ。

プレドエルカウンタの段１６に於けるＰＤＣ１６゜ＢＴ
及びＴＯＵＴである。制御回路１３の出力は、ＤＷＬ、
ＬＤＷＬ、ＣＤＷＬ、Ｇｏ、ＤＬＨ及びＤＷＥＬＬであ
る。

正常な動作中及びタイムアウトの後及びシステムクロッ
クＣＰ×が再開した後に最初のドエルな開始させる為の
ドエル制御回路１３の動作は、以下の論理方程式及び動
作説明によって定義される。

ＤＷＩ−及びＬＤＷＬはＩＮＩＴによってリセットされ
る（非同期的）。

ＣＤＷＬはＩＮＩＴによってセットされる（非同期的）
。

ＧＯ＝ＣＤＷＬ−ＨＬＨ ＤＷＬはＧｏによってセットされる（非同期的）。

ＣＤＷＬはＧｏ　（ＣＰＸ）によってリセットされる。

４８− ＤＷＥＬＬ＝ＤＷＬ−ＥＨＩ−ＩＬ−ＡＲＡＭＰ暉　　
−−−一 １　　・ＴＭＯＤＥ＋ＴＭＯＤＥ　−ＣＰＸＤＬＨ＝Ｄ
Ｗｌ−・　Ｉ−Ｄ　Ｗ　Ｌ ＬＤＷＬはＤＷＬ　（ＣＰＸ）によってセラ１〜される
。

ＤＷＬはＨＨＬ　（ＣＰＸ）によってリセットトされる
。

ｌ　　　ＤＷＬはＰＤＣ１６・ＢＴ−ＣＤＷＬ−ＨＨ− ＣＤＷＬはＴＯＵＴ　（ＣＰＸ）　によっＴｔセットれ
る。

ＤＷＬはＣＤＷＬ　（ＣＰＸ）によってリセットされる
。

ＧＯ＝ＣＤＷＬ−ＨＬＨ ＤＷ＋−はＧｏによってセットされる（非同期的）。

ＣＤＷＩ−はＧｏ　（ＣＰＸ）によってリセッ１〜され
る。

’　　ＬＤＷｌ、！、ＤＷＬ　（ＣＰＸ）＋１よりＴｔ
ツー、される。

、　　ＤＷＬは１−ＩＨＬ（ＣＰＸ）によってリセット
される。

ＬＤＷＩ−はＤＷＬ　（ＣＰＸ）によってリセッ、　　
ｉへされる。

ＤＷＬはＰＯＣｌ２・ＢＴ−ＣＤＷＬ・１−ＩＨ。

　− １Ｌ（ＣＰＸ）によってセラ［・される。

□ １−Ｔｔυ）居−へＲＥＴＵＲＮ。

動作につき説明すると、ドエル制御回路１３からのＡＲ
ΔＭＰ信号は５ＰＥＮが低から高ｌ＼の遷移をするまで
タイムアウトに続いてシステムクロックＣＰＸが再開し
た後にＤＷＥＬＬ信号を阻止する。このことは、点火コ
イルの時期尚早な充電が行なわれることを防止する。

通常の動作中、プレドエルヵウンタＰＤＣが７Ｊウント
アウトし且つ最小燃焼時間が経過したことによりＤＷＬ
がセラ１〜される。ＤＷ＋−フリップフロップがセラ１
〜されると、システムドエル信号ＤＷＥＬＬを発生する
。５ＰＥＮが高から低への遷移を行なうと、Ｅ　ＨＨＬ
が非同期的にセラ１〜され、従ってシステムドエルＤＷ
ＥＬＬを直ぐざまターンオフさせる。この時点に於いて
、ＤＷＬが再びセットされるまで、トｎｌＬフリップフ
ロップはＤＷＬフリップフロップをリセットさせる。Ｄ
　Ｗ　ＬとＬＤＷＬが発生すると、ＤＬＨが発生され、
ＤＬＨはＰＣをプレドエルカウンタＰＤＣ内にゲート動
作させる為に使用される。

パワーオン初期値化の際、初期値化によりＩＮＩＴ信号
が発生される。ＩＮＩＴ信号は、Ｄ　Ｗ　＋−。

ＬＤＷＬ及びＴＯｔＪＴフリップ７０ツブをクリアし、
且つＣＤＷＬフリップ７０ツブをセラ１〜する。

５１− ＣＤＷＬノリツブフロップは期間カウンタ６をクリアす
る。その後、システムは５ＰＥＮが低から高へ遷移しＨ
Ｌ　ｌ−１信号を発生ずることを待つ。次いで、ＧＯ倍
信号発生される。Ｇｏは、ＧＯ＝ＣＤ　Ｗ　Ｌ　−ＨＬ
　ｌ−１によって定義される。５ＰＥＮ信号が１．３秒
の間高から低への変化を行なわなかフた後にＴＯＵＴフ
リップフロップがセットされタイムアウトが発生する。

ＴＯＬＩＴフリップ７０ツブは、期間カウンタ６の段９
−１５のＰ　Ｃ９−１５が高となることによってセラ１
〜される。Ｔ　ＯＵＴフリップフロップがセラ１−され
ると、システムクロックＣＰＸが２０ミリ秒の間取除か
れる。この期間中、点火コイルが放電される。この時点
に於いて、システムドエルＤＷＥＬＬが高であるとシス
テムクロックＣＰ×が出力内にスパイクが発生すること
を防止する為に再開するまで高状態を維持する。システ
ムクロックＣＰＸが再開した後に、本システムは以下の
如き式及び動作説明によって定義される如く動作する。

ＴＯＩＪＴがＣＤＷＬ　（ＣＰＸ）をセットする。

５３− ５２− ＣＤＷＬがＤＷＬ　（ＣＰＸ）をリセットする。

ＣＤＷＬフリップフロップが１度セットされると、本シ
ステムは５ＰＥＮが低がら高へ遷移するのを待つ。５Ｐ
ＥＮが低がら高へ遷移すると、ＧＯ倍信号以下の如くし
て発生される。

ＧＯ＝ＣＤＷＬ−ＨＬＨ マルチプレクスラッヂ及びプレドエルカウンタ制御回路
１４内には４個のＤフリップフロップが設けられており
、即ちプレドエルカウンタ１６とマルチプレクスラッチ
（ＭＵＸＬＡＴＣＨＥＳ）１５をロードする為の並列ロ
ードフリップフロップＰＬＦと、プレドエルカウンタ１
６及びＭＵＸＬＡＴＣＩ（ＥＳ１５をロードする為の早
期並列ロードフリップ７０ツブＥＰＬＦと、遅延バイア
スフリップフロップＤＢＦと、プレドエルカウンタ禁止
フリップフロップＰＤＣＩＮＦであり、又ＭＰＴ入力を
ストアする為に使用される遅延ＡＭＰ５ＪＫフリップフ
ロップＤＡＭＰ５が設けられると共に、遅延バイアスラ
ッチＢＬＴＣＩ−１を構成する１対のラッチと上昇時間
ラッチＲＴＬが設けられている。制御回路１４内には、
更に、期間力ｆクンタロからの入力を制御する為のｎ＋
ｕＸｌａｔｃｈ入力制御仁号ＣＡと、プレドエルカウン
タ１６からの入力を制御する為のｍｕｘｌａｔｃｈ入力
制御信号ＣＢと、ラッチ１５をリセッ［へする為のリセ
ッｈ　ｍＵＸＩａｊｃ１１制御信号ＲＬど、ｍｕｘｌａ
ｔｃｈｅｓｌ　５に対するリセッｌ−ラッチ制御信号Ｒ
Ｌ　１−１５と、ｍ１ｌＸｌａｔｃｈｅｓ１３５のラッ
チ５−１５に対するセットラッチ制ｆｉｌ　ｆｉ号８１
５−１５と、プレドエルカウンタクロックＣＫＰＤＣを
禁止する為のｍｕｘｌａｔｃｈ制御信号７ＲＬと、プレ
ドエルカウンタバイアス制御信号ＢＩＡＳと、ＤＭＡＸ
バイアス無制陣信＠　Ｎ　ＯＤ　Ｍ　Ａ×と、ＸＢＩＡ
Ｓ無制御信号Ｎ０ＸＢ　ＩＡＳど、プレドエルカウンタ
１６をクロック動作させる為のクロック入力ＣＫＰＤＣ
と、プレドエルカウンタ１６をロードする為の並列ロー
ド制御信号ＰＬＯと、プレドエルカウンタ１６をクリア
する為のクリアプレドエルカウンタ信号ＣＰＤＣとを発
生する為の論理回路が設けられている。制御回路１４へ
の入力、［よ、ＥＨＩ−ＩＬ、Ｈｌ−ＩＬ、ＨＨＬＤ、
ＤＨＨＬ、　　ＣＬ、ＲＭＣＬ、ＭＣＬ、　　ＤＬＨ，
ＸＣＬ、ＰＤＣＩＮ、ｌ」Ｒ，ＰＤＣＩ−４及びＭＰＴ
を包含している。制御回路１４の出力は、ＣＡ。

ＣＢ、ＲＬ、ＳＬ、ＣＫＰＤＣ，ＣＰＤＣ及びＰＬＣを
包含している。

制御回路１４の動作は、以下に示す如く論理方程式及び
動作説明によって表わすことができる。

最初に、パワーオンＧｏ信号に続いてＤＬＨが発生する
。

ＲＴＬラッラッＤ　ｌ−１−１によってセットされる（
非同期的）。

（上昇時間に続いてＣＬＣｌ　１の時期尚早なカウント
動作を防止する）。

Ｅ　Ｐ　Ｌ　ＦがＤＬＨ（ＣＰＸ）によってセラ１〜さ
れる。

ＺＲＬ＝ＥＰＬＦ＋ＰＬＦ ＰＤＣＩＮＦがＺＲＬによってセットされる（ＰＤＣク
ロックを禁止する）。

ＣＫＰＤＣ＝、ＣＰＸ−ＰＤＣＩＮＦ ＯＡ＝ＤＬＨ−ＣＰＸ　（ＰＣＩ−１５をＭＵ５５− ＸＬＡＴＣＩ−ＩＥｓ１５内にロードする）。

ＰＬＦがＤＬＨ（ＣＰＸ）によってセットされる。

ＣＰＤＣ＝ＥＰＬＦ−ＰＬＦ−ＣＢ　（ＰＤＣｌ−１６
をクリアする）。

トされる。

ＰＬＯ＝ＰＬＦ−ＣＰＸ　（ＭＵＸＩ−１５をＰＤＣＩ
−１５内にロードする）。

ＰＬＦがＤＬＩ−（（ＣＰＸ）によってリセットされる
。

ＺＲＬ＝ＥＰＬＦ−ＰＬＦ ＲＬＩ−１５＝ＥＰＬＦ−ＰＬＦ−ＰＬＣＰＤＣＴＮＦ
ｆＪ（ＰＤＣｆＮ　（ＣＰＸ）によってセットされる。

（上昇時間中ＰＤＣＩ　６を禁止する） 上昇時間中 ＤＡＭＰ５がＭＰＴ　（ＣＰＸ）によってセットされる
（コイル内に５．５Ａ　ｍｌ）Ｓが得られた場合） ５６− ＰＤＣＩＮＦがＰＤＣＩＮ　（ＣＰＸ）に」：ってリセ
ットされる（ＣＫＰＤＣが再開する）。

ＲＴＬｆＪ（ＰＤＣＩＮＦによってリセットされる（非
同期的）（ＣＬＣｌｌをスタートする）。

Ｘ）によってセットされる。

（ＰＤＣｌ−１５をＭ　Ｕ　Ｘ　Ｌ　Ａ　Ｔ　ＣＩ−Ｉ
　Ｅ　Ｓ　１５内にロードする） ＺＲＬ＝ＥＰＬＦ＋ＰＬＦ ＰＤＣＩＮＦがＺＲＬによってセットされる（ＰＤＣク
ロックを非同期的に禁止する）。

Ｐ　Ｌ　Ｆ　カＲＭ　ＣＬ　−Ｘ　ＣＬ　−ＨＨＬ　（
ＣＰ　Ｘ　）によってセットされる。

ＣＰＤＣ＝ＥＰＬＦ−ＰＬＦ−ＣＢ　（ＰＤＣｌ−１６
をクリアする）。

ＥＰＬＦがＲＭＣＬ−ＸＣＬ−Ｈｌ−ＩＬで（ＣＰＸ）
によってリセットされる。

ＰＬＣ＝ＰＬＦ−ＣＰＸ （ＭＵＸｌ−１５をＰＤＣｌ−１５内へロードする） によってリセットされる。

てリセツ１〜される。

（ＰＤＣクロックを再開する） Ｂ、ＸＣｌ−の最初の８カウン１〜の終端に於いてＰＤ
ＣＩＮＦがＰＤＣＩＮ　（ＣＰＸ）によってセットされ
る（８個のＣＰＸビットの内７個に対しＰＤＣを禁止し
、比例的つｉ−クバックを達成する）。

ＰＤＣＩ　Ｎ　ＦがＰＤＣＩＮＦ　（ＣＰＸ）によって
リセットされる（カウント動作の為ＰＤＣを再開する）
。

Ｃ，ＨＨＬがＸＣＬの８カウントを超えた後に発生した
場合の期間の終端に於いて ＥＰＦＬがＨ）−ＩＬＤ−ＸＣＬ　（ＣＰＸ）　によっ
てセットされる。

ＣＤ　＝　ｌ−Ｉ　ＨＬ　Ｄ　−Ｘ　ＣＬ　−ＣＰ　Ｘ
　（Ｐ　Ｄ　Ｃ１−１５をＭＵＸＬＡＴＣＨＥＳｌ　５
内にロードする） ＺＲＬ＝ＥＰＬＦ＋ＰＬＦ ＰＤＣＩＮＦがＺＲＬによってセットされる（ＰＤＣク
ロックを非同期的に禁止する）。

ＰＬＦがｌ−Ｉ　ＨＬ　Ｄ　−Ｘ　ＣＬ　（ＣＰ　Ｘ　
）によってセラ１〜される。

ＣＰＤＣ＝ＥＰＬＦ−ＰＬＦ−ＣＢ　（ＰＤＣｌ−１６
をクリアする） ってリセットされる。

ＰＬＣ＝ＰＬＦ−ＣＰＸ　（ＭＵＸＩ−１５をＰＤＣｌ
−１５内にロードする） てリセットされる。

ＰＤＣＩＮＦがＰＤＣＩＮ　（ＣＰＸ）によつ５９− でリセットされる（ＰＤＣクロックを再開する） ＰＤＣＩＮＦのリセット動作に続いて、システムがＤＩ
）−１信号を待つ。これにより初めて、期間の終端に於
いて、ＰＤＣｌ６が加速及び減速によって修正されたゼ
ロカウントを有する。その後に、期間の終端に於いて、
ＰＤＣｌ６は加速及び減速によって修正された前のブレ
ドエルカウントを有することとなる。

１−１１−１１−信号によって表わされる期間の終端は
ＸＯＬの８カウントの前に発生し、前述したＢの節で説
明した如＜ＰＤＣＩＮが発生しないのでＢの比例的ウオ
ークパックは発生しない。

中間点に於いて又はその前にＨＨＬが発生すると、Ａ、
Ｂ、Ｃの何れも発生することがない。即ち、ＲＭＣＬが
発生しないのでＡが発生しない。

又、ＰｏｃｌＮＦが発生しないのでＢが発生しない。更
に、ＸＣｌ−が発生しないのでＣも発生しない。

中間点の前にＨＨＬが発生すると、ＢＪＡＳが６０− 確立される。

Ｂ　ＩＡＳ＝ＭＣＬ−ＤＩ−１１−１１−・　〈肩丁ロ
フ匡了ＸＣＬ） ＭＣＬは、期間の終端までに中間点が到達されなかった
ということを表わす。

ＢＩＡＳはＰＤＣ１６内に１をセットすることによって
確立される。前以って存在している１の上に重畳的に全
ての１をセットすることが可能であり、その場合にはＢ
ＩＡＳはＰＤＣを変化させることがない。この様な状態
を避ける為に、ＰＤＣ２，３，４が以下の如くしてセッ
トされる場合にはＢＩＡＳが２ビット時間遅延される。

ＲＬ　＝　Ｅ　Ｐ　Ｌ　Ｆ　−ＦＴＩ’−下１丁ＢＬＴ
ＣＩ−１がＢ　ＪＡＳ−）−ＩＨｌ−ＰＤＣ２・３・４
によってセットされる（非同期的）。

Ｎ０ＸＢ　ＩＡＳ＝ＯＬ・（Ｂ　ＴＡＳ十〇ＢＦ）ＮＯ
ＤＭＡＸ＝ＤＡＭＰ５・（８１ＡＳ＋ＤＢＦ） ＲＬ　１−４　、＝　ＲＬ ８１５−６＝ＮＯＸ８１ＡＳ−ＨＲ ＳＬ　７−８＝ＮＯＸＢ　　ｒＡｓ ＳＬ−９−１５＝ＮＯＤＭＡＸ ＲＬ５−１　５＝Ｒ１−・　５Ｌ５−１５ＤＢＦがＢＬ
ＴＣＩ−１（ＣＰＸ）　にＪ＝つＴｔセットれる。

ＰＩ　Ｃ＝Ｂ　ＪＡＳ・ｌ−１１−ＩＬＤ−ＥＨＨＬ（
通常のＢＩＡＳが注入される） ＢＩＴＣＩ−１がｌ−Ｄ　Ｗ　Ｌによってリセットされ
る（非同期的）。

Ｐ　Ｌ　Ｃ＝　Ｄ　Ｂ　Ｆ・Ｉ−（ＨＬＤ−ＣＰＸ（遅
延ＢＪＡＳが注入される）。

ＤＢＦがＢＬＴＣＨ（ＣＰＸ）によってリセッｉへされ
る。

通常の状態でＢＩＡＳが確立されると、機能的に、ＰＤ
ＣＩ−１５の内容がＭＵＸＬＡＴＣＨＥＳｌ−１５の１
の補数とＯＲ処理され、その結果がＰＤＣｌ−１５内ヘ
ロードされる。

遅延ＢＴＡＳを特徴とする特別の条件に於いては、ＰＤ
Ｃｌ−４内の全てが１であるということを含んだ同一の
ことが行なわれるが、２ビツト時間後に行なわれる。Ｂ
　’Ｔ　Ａ　Ｓが注入される前にＰＤＣが２度インクリ
メントした後に、ＰＤＣｌ−４内へ注入されたＢＩＡＳ
がＢＩＡＳ方向に少なくとも１ビツトだけＰＤＣを変化
させるということが確保されており、即ち、ＢＩＡＳに
基づいてＰＤＣの内容が少なくとも１ピツ１へだけ増加
される。

必要とされるＢＩＡＳの量は、エンジン速度に依存する
と共に１ス下の如く前の期間の間に於いてその期間の終
端が何時発生ずるかということに依存する。

ＢＴＡＳが確立されると、少なくともＰＤＣｌ−４が１
をロードされる。

Ｂ　ＩＡＳが確立され且つＲＰＭが３．０００を超える
ものではない場合、即ちＨＲである場合には、ＰＤＣｌ
−６が１をロードされる。

ＢＩＡＳが確立され且つＣＬＯＮが未だ発生しない場合
、即ちでＴである場合には、ＰＤＣｌ−８は１をロード
される。

ＢＩＡＳが確立され且つＭＰＴが未だ発生し６３− ない場合、即ちＤＡＭＰ５である場合には、ＰＤＣｌ−
１５は１をロードされる。

マルチプレクサラッチ及びバイアス入力回路１５には、
１５個のラッチ１１−１５が設けられている。回路１５
への入力は、ＣＡ、ＣＢ、ＲＬｌ−４，ＲＬ５−１５．
８Ｌ５−６，５Ｌ７−８゜５Ｌ９−１５．ＰＣＩ−１５
及びＰＤＣｌ−１５を包含している。回路１５の出力は
、１５段のこれらマルチプレクサラッチの補元Ｌ１−１
５である。

マルチプレクサラッチ１１−１５のセット動作及びリセ
ット動作は以下の如くである。

Ｌｌ−１５はＲ１−１−４，ＲＬ５−１５によってリセ
ッ１〜される（非同期的）。

ＤＷＬ　　から　への゛秒時 １１−１５はＣＡ−ＰＣＩ−１５によってセットされる
（非同期的）。

ＰＤＣｌ−１５への　送後 Ｌｌ−１５はＲＬｌ−４，ＲＬ５−１５によってリセッ
トされる（非同期的）。

６４− ＲＭＣＬ−ＸＣＩ−で窓の中間点の後に期間が終了する
場合 １１−１５はＣＢ−ＰＤＣｌ−１５によってセットされ
る（非同期的）。

ＰＤＣＩ−１５への転送後 Ｌ　１−１５はＲＬｌ−４，、ＲＬ５−１５によってリ
セットされる（非同期的）。

ＨＨＬＤ−ＸＣＬが発生する場合の 期間終端に於いて Ｌｌ−１５はＣＤ−ＰＤＣｌ−１５によってセットされ
る（非同期的）。

ＰＤＣｌ−１５への転送後 Ｌｌ−１５はＲＬｌ−４，ＲＬ５−１５によってリセッ
トされる（非同期的）。

ＢＩＡＳ又は遅延ＢＩＡＳが確立される場合で窓の中間
点前に期間が終了する場合 Ｌ５−６．１７−８．１９−１５は５Ｌ５−６．５Ｌ７
−８．８Ｌ９−１５によって夫々セットされる（非同期
的）。

ＰＤＣｌ−１５への　゛後 Ｌｌ−５はＲ１１−４及びＨＬ５−１５によってリセッ
トされる（非同期的）。

プレドエルカウンタ１６内には、１６段のリプルカウン
タが設けられている。カウンタ１６への入力は、ＣＫＰ
ＤＣ，ＣＰＤＣ，ＰＬＯ及び「イー１５を包含する。カ
ウンタ１６の出力は、段２゜３、／Ｉ及び１６のＰＤＣ
２，３，４及び１６である。

動作について説明すると、ドエルＤ　Ｗ　Ｌの低から高
への遷移の後の１ビット時間で、ＰＤＣｌ−１６がＣＰ
Ｘ中ＣＰＤＣによってクリアされる。

最初に、ホール低から高へのＨＬ）−１信号の発生の後
１ビット時間で、ＰＬＯがｃｐｘ中にＬｌ−１５をＰＤ
Ｃｌ−１５内へゲート動作させる。上昇時間中、ＣＫＰ
ＤＣが禁止される。上昇時間の終了時に、ＣＫＰＤＣが
再開する。

電流制限調整窓の中間点の後１ビット時間で、ＲＭＣＬ
及びＸＣＬが発生する。ＲＭＣＬ及びＸＣ］−の後１ビ
ット時間で、ＣＫＰＤＣが２ピッｌ一時間分禁ｌ−され
る。次いで、ＰＤＣｌ−１６がＣＰＤＣ（ＣＰＸ）によ
ってクリアされ、Ｐ　ｌ−ＣがＬｌ−１５をＰＤＣＩ−
１５（でＰＸ）内へゲート動作させ、次いでＣＫＰＤＣ
が再開する。

期間の終了時に、Ｉ−（ＨＩＤとＸＣＬが発生する。

ＨＨＬ　Ｄが発生した後１ビット時間で、ＣＫＰＤＣが
２ビット時間分禁止され、ＰＤＣｌ−１６がＣＰＤＣ（
ＣＰＸ）　によっＴクリアされ、ＰＬＣが１１−１５ヲ
ＰＤＣ１−１５（ＣＰＸ）　内へゲート動作させ、次い
でＰＤＣｌ６がセットされるまでＣＫＰＤＣが再開する
。ＰＤＣｌ６がセットされると、所要の最小燃焼時間が
経過していた場合にはドエルをスタートさせる。

中間点前に期間が終了するど、ＰＬＣはＬｌ−１５をＰ
ＤＣｌ−１５内ヘロードさせ、ＰＤＣの内容はマルチプ
レクザラッチの１の補数どＯＲ処理される。前述した如
く、Ｂ　ＩＡＳの正味の結果はＰＤＣのカウントを少な
くとも１ピツ１へ分だ（プ増加させるものでなければな
らない。

リニア部１０２内の３ボルトレギユレータ５３は、バン
ドギャップ基準電圧を使用した従来の構−〇　／　− 成を有している。それは２０ＩｌｌＡの負荷電流を供給
可能であり、且つ１ボルト以下のドロップアウト・電圧
を有している。第３図に関し説明すると、入力増幅器及
びテストモード制御回路５０内の入力増幅器は、２つの
モードの何れかで動作することが可能であり、それらの
モードは入力セレクタ端子２００によって制御される。

一方のモードはボールセンサビックアップを使用するの
に適しており、他方のモードは入力端子２０１に接続さ
れている磁気コイルピックアップを使用するのに適して
いる。

入力セレクタ端子２００が開放状態にされると、入力特
性はホールセンサビックアップに対し最適なものとなる
。即ち、入力インピーダンスが低くなり、入力スレッシ
ュホールド電圧が少量のヒステリシスを伴って接地より
約１．４ボルト高い値となる。入力セレクタ端子２００
が接地接続されると、入力特性は磁気コイルピックアッ
プに適したものとなり、下側の入力スレッシュホールド
電圧は接地Ｎ圧となると共に、上側の入力スレッシュ６
８− ホールドは接地電圧より　１００　ｍＶ高い値となる。

ホールセンサピックアップモードに於ける入力増幅器の
動作は以下の如くである。入力セレクタ端子２００が開
放状態とされ、３ボルトの電圧が抵抗Ｒ１１３を介して
トランジスタＱ９２のベースへ印加される。トランジス
タＱ９２の一方のエミッタが抵抗Ｒ１１８を介してトラ
ンジスタＱ９４をオンさせる。従って、抵抗Ｒ４２の一
端がトランジスタＱ９４を介して接地接続される。直列
接続されている抵抗Ｒ４１及びＲ４，２は増幅器の入力
端に低インピーダンスを提供する。抵抗Ｒ４１とＲ４２
の接続部は、トランジスタ０８８と０９１及び抵抗Ｒ１
１２で構成される高利得差動増幅器の１〜ランジスタＱ
８８のベースを駆動する。

抵抗回路網Ｒ１１４乃至Ｒ１１７からのフィードバック
電圧が高利得差動増幅器の他方の入力端を形成している
トランジスタＱ９１のベースへ供給される。トランジス
タＱ９１のベースへ供給される入力はその増幅器の上側
スレッシュホールド電圧及び下側スレッシュホールド電
圧を決定する。

入力電圧が上側入力スレッシュボールド電圧に近付くど
、トランジスタＱ９０のコレクタからの増幅器出力が低
となり、トランジスタＱ９３及びＱ３５がオフされる。

抵抗Ｒ４１及びＲ４２によって分割される入力電圧が抵
抗回路網Ｒ１１４乃至Ｒ１１７によって確立される上側
スレッシュホールドに到達すると、増幅器の出力は高と
なり、トランジスタＱ９３及びＱ３５をオンさせる。抵
抗Ｒ４３を通過するベース電流がトランジスタＱ３５の
コレクタを介して接地へ逸されるのでトランジスタＱ３
６はオフされる。従って、５ＰＥＮ出力は高となる。抵
抗Ｒ１１５及びＲ１１６の接続部がトランジスタＱ９３
のコレクタを介して接地されるので、トランジスタＱ９
１のベースには下側ス１ノッシュホールド基準電圧が確
立される。増幅器入力電圧が下側スレッシュホールド基
準電圧を下回って時下すると、増幅器出力及び５ＰＥＮ
信号が再び低となる。

トランジスタＱ３３及びＱ３４は２つの目的を有してい
る。通常の動作に於いて、これらトランジスタの逆バイ
アスベース−エミッタ接合は高周波数ノイズ抑制コンデ
ンサとして機能づる。テスト目的の為に入力端子から十
分な電流が引出されて、トランジスタＱ３３及びＱ３／
Ｉのベース−エミッタ接合を導通状態とさせる。１ヘラ
ンジスタＱ３３内に十分な電流が存在すると、抵抗Ｒ４
０がらの電流はトランジスタＱ３２のベースから１〜ラ
ンジスタＱ３３のコレクタへ逸される。１〜ランジスタ
Ｑ３２がオフされると、ドエル制御部がテストモードで
動作する様に命令が与えられ、通常のドエル出力信号及
びタコメータ出力信号はクロック信号によって置換され
る。

磁気コイルピックアップモードに於ける入力増幅器の動
作は以下の如くである。入力レレクタ端子２００は、本
ＴＣの外部へ接地接続されており、従って抵抗Ｒ１１３
を介して流れる電流を接地へ逸し、トランジスタＱ９２
をオフさせる。トランジスタＱ９２がオフすると、トラ
ンジスタＱ９４のベースが抵抗Ｒ１１９を介して接地へ
接続されるのでトランジスタＱ９４がオフされ、従って
抵＝７１− 抗Ｒ１１４が実効的にフィードバック回路網から除去さ
れ、その結果フィードバック回路網は抵抗Ｒ１１５，Ｒ
１１６及びＲ１１７で構成される。

１〜ランジスタＱ９４がオフしているので、入力増幅器
の入力インピーダンスは、接地より１個のダイオード電
圧降下分低い値から接地から１個のツェナーブレークダ
ウン電圧高い値への範囲内に於ける電圧に対して高状態
となる。尚、これら２つの電圧はトランジスタＱ３４の
エミッターベース接合によって設定される。入力増幅器
は、ホールセンサピックアップモードに於ける場合と同
様の動作を行なうが、抵抗Ｒ１１４がフィードバック回
路網から実効的に取除かれているので入力スレッシュホ
ールド電圧のレベルがシフトされている。

分圧器Ｒ１１５，Ｒ１１６，Ｒ１１７からの基準電圧に
よって設定される上側スレッシュホールド電圧は接地よ
りも約１００　ｍＶ高い値である。入力がこの電圧より
も高く上昇すると、増幅器の出力は高となり、トランジ
スタＱ９３をオンさせ、その際に抵抗Ｒ１１５とＲ１１
６の接続部がトラン７２− ジスタＱ９３のコレクタを介して接地接続されているの
で下側スレッシュホールド電圧用の基準電圧は接地電圧
へ減少される。５ＰＥＮ出力トランジスタＱ３５及びＱ
３６の動作はホールセンサピックアップモードの場合と
同じであり、且つトランジスタＱ３２．Ｑ３３．Ｑ３４
を有するテスｉ〜モード制御回路の動作と同じである。

第４図に関し説明すると、クロック発生初期値化及びラ
ンプタイムアウト発生器回路５１は、１個の外部コンデ
ンサＣ４を使用して、クロック回路２０３内にクロック
信号ＣＰＸを発生さゼると共に、初期値化パルス回路２
０４内に初期値化パルスＩＮＩＴを発生し、タイムアウ
トシャットダウン用のランプ回路２０５内にランプ電流
信号を発生させる。初期値化パルスＩＮＩＴの間で且つ
ＡＲＡＭＰ前のランプタイムアウト期間の間に於いて、
クロックＣＰＸがディスエーブルされ且つその出力は高
となる。クロックが動作すると、その出力は８５％高の
デユーティサイクルを有する２５ｋＨｚ信号を出す。

約２０ミリ秒の期間を有する初期値化パルスｌＮ１Ｔは
、供給電圧Ｖ＋が最初に本ＩＣへ印加された時に発生さ
れる。タイムアウト期間の終了時にランプ電流が発生さ
れ、出力電流制限（ＯＣＬＩ　Ｔ　）　ｉｔ１幅器２０
２（第５図参照）内へ供給され、そこでパワー・グーリ
ン１〜ン・１−ランジスタ１０４をゆっくりとターンオ
フする為に使用される。

コイル電流をゆっくりと減少させるということは、タイ
ムアウト期間の終了時に不要のスパークを発生すること
を防止する為に必要である。

クロック２０３は、発振器ループに接続されている修正
したシュミットトリガ−回路を使用している。シュミッ
トトリガーは、トランジスタＱ４乃至Ｑ６と、抵抗Ｒ５
乃至ＲＩＯとダイオードＤ２とで構成されている。トラ
ンジスタＱ４は入力バッファであり、ダイオードＤ２は
上側トリガースレッシュホールド電圧に対する温度補償
を与えている。下側スレッシュホールドから上側スレッ
シュホールドへの電圧遷移は、外部２，２００ｐＦクロ
ツクコンデンサを充電する一定電流によって決定される
。充電電流はダイオードＤ１を介して電流ミラー用トラ
ンジスタＱ１から与えられる。トランジスタＱ１内の電
流はクロック抵抗端子と接地との間に接続されているト
リミングされた外部抵抗と直列接続されている抵抗Ｒ１
によって設定される。

前述した外部コンデンサを横切っての電圧がシュミット
トリガ−の上側スレッシュホールドに到達すると、トラ
ンジスタＱ６のコレクタからの上昇する出力がトランジ
スタＱ７乃至Ｑ９及び抵抗Ｒ１１及びＲ１２で構成され
るレベルシフト回路へ供給される。このレベルシフト回
路の出力、即ちトランジスタＱ８のコレクタはベース抵
抗Ｒ３を介してトランジスタＱ３を駆動してオンさせる
。

トランジスタＱ３が飽和すると、抵抗Ｒ４を介してのコ
ンデンサ放電径路を提供する。このコンデンサを横切っ
ての電圧がシュミットトリガ−の下側スレッシュホール
ドに至るまで減少すると、トランジスタＱ３はシュミッ
トトリガ−出力によってオフされ、サイクルが繰返され
る。トランジス７５− タＱ３をオンオフ駆動する信号は、更に、抵抗Ｒ２を介
してクロック出力トランジスタＱ２をオンオフ動作させ
る。上述したクロックの通常の動作期間中、１〜ランジ
スタＱ２４乃至Ｑ２７はオフしており、電流ミラー用ト
ランジスタＱ１３からの小さな電流は回路動作に殆ど影
響を与えることがない。

電ａ！電圧が最初に印加された時点で、回路２０４内の
ＩＮＩＴフリップフロップによって初期値化パルスが発
生される。トランジスタＱ２８及びＱ２９と抵抗Ｒ３１
乃至Ｒ３６で構成されている不平衡ＩＮＩＴフリップフ
ロップは、トランジスタＱ２８がオンであり且つトラン
ジスタＱ２９がオフである場合にオンし、従ってトラン
ジスタＱ２５と０２７とをオンさせる。トランジスタＱ
２７がオンすると、トランジスタＱ１からのコンデンサ
充電電流が接地へ流され、且つダイオードＤ１によって
ブロックされる。トランジスタＱ２５はシュミツ１〜ト
リガーの出力を低とさせ、従ってトランジスタＱ３をオ
フさせる。従って、外部コア６− ンデンサを充電する為の唯一の径路は、電流ミラー用ト
ランジスタＱ１３からのものであって、該トランジスタ
は約２００ｎＡの出力を有するに過ぎない。トランジス
タＱ１３内に於ける電流は、１〜ランジスタＱ１０．Ｑ
ｌｌ、Ｑ１２と抵抗Ｒ１３゜Ｒ１４，Ｒ１５によって構
成されている電流シンク（吸込み）によってセットアツ
プされる。トランジスタＱ１３から外部コンデンサへの
小さな電流はゆっくりとしたランプ電圧を発生し、その
電圧はトランジスタＱ１４．Ｑ１５．Ｑ１６を介してバ
ッファされ且つＰＮＰトランジスタＱ３１のエミッタへ
印加される。

トランジスタＱ３１のベースは、３ボルトに調整されて
いる配線と接地との間に接続されている抵抗分圧器Ｒ３
８及びＲ３９によって１ボルトにセットされている。ト
ランジスタＱ３１のエミッタに於けるランプ電圧がそれ
を導通状態とするのに十分である場合には、トランジス
タＱ３１はトランジスタＱ２９をオンさせ、且つＩＮＩ
Ｔフリップフロップの状態を変化させる。トランジスタ
Ｑ２５及びＱ２７がオフし、従って回路はクロック発生
器として動作する。ＩＮＩＴフリップ７０ッ１の状態が
ｉ〜ランジスタＱ３０を制御し、そのことがド■ル制罪
部１３内に供給される。供給電圧の印加に続いてトラン
ジスタＱ３０は約２０ミリ秒の間オフ状態を帷持し、そ
の後オン状態を維持ヴ−る。

１ヘランジスタＱ１９のベースに印加される信号が高と
なり１〜ランジスタＱ１９をオンさせると、タイムアウ
ト回路２０６内にランプタイムアラ１へ電流が発生され
る。トランジスタＱ１９は抵抗Ｒ１８及びＲ１９を介し
てトランジスタＱ２０をオンさせる。トランジスタＱ２
０は、１ヘランジスタＱ２１及びＱ２２と抵抗Ｒ２０乃
至Ｒ２５で構成されているタイムアウト（Ｔｏ）フリッ
プ７０ツブへ電圧を印加する。Ｔｏフリップ７０ツブは
不平衡状態であり（ＩＮＩＴフリップ７０ツブと同様に
）、従って所定の状態、即ちトランジスタＱ２１がオン
でありトランジスタＱ２２がオフである場合にオンとな
る。トランジスタＱ２４及びＱ２６がオンされ、その結
果クロックを停止し月っ初期値化時間中に発生したのと
同様の方法でランプ電圧がコンデンサ上に現われて来る
ことを許容する。トランジスタＱ１６のエミッタに於【
ブるランプ電圧は抵抗Ｒ１７を介して電流ミラートラン
ジスタＱ１７及びＱ１８へ供給される。トランジスタＱ
１８のコレクタへの電流ランプはＯＣＩ　　ＩＴ増幅器
回路２０２（第５図）内の抵抗Ｒ８７へ接続される。抵
抗Ｒ８７を介してのランプ電流は、０ＣＬＩＴ（出力電
流制限）増幅器内にランプオフセット電圧を発生し、そ
れは外部パワーダーリントントランジスタをゆっくりと
ターンオフさせ、従ってコイル電流をゆっくりと減少さ
せる。トランジスタＱ１６のエミッタに於ける電圧がト
ランジスタＱ３１を介してトランジスタＱ２２をオンさ
せるのに十分である場合には、ランプタイムアウトが完
了する。従って、Ｔｏノリツブフロップは別の状態にセ
ットされ、トランジスタＱ２４と０２６とを遮断状態と
し且つクロックが再び動作することを許容する。ランプ
タイムアウトの終了７９一 時に於いて、トランジスタＱ２３は抵抗Ｒ２６を介して
オンされる。トランジスタＱ２３及びドエル制御部への
出力は、トランジスタＱ１９の入力が低となりＴｏフリ
ップ７０ツブへの電圧を除去するまでオン状態を維持す
る。

クロック発生器への供給電流は抵抗Ｒ４４を介して流れ
る。この抵抗は、ツェナーダイオードＺ１及びＺ２と共
に、クロック発生器への最大供給電圧を約１５ボルトへ
制限する。

第５図に関し説明すると、出力ドライバ・０ＣＬＩＴ・
負荷ダンプ・クランプ及びタコメータ出力回路５２は、
ドエル制師回路１３からのＤＷＥＬ　Ｌ出力に応答し、
ドエル期間の開始時に於いて外部ダーリントン１０４を
飽和状態に駆動し、全バッテリー電圧をダーリントンコ
レクタ内の誘導コイル負荷の両端にかける。ダーリント
ンのエミッタ内の抵抗回路網Ｒ２０６−Ｒ２０９（、第
１図）が誘導負荷内の電流上昇を検知し、且つこの回路
網からの電圧が０ＣＬＩＴ（出力電流制限）端子１５へ
印加される。０ＣＬＩ下電圧が０ＣＬＩＴ８０− 回路２０２内に確立されている１３０　ｍＶスレッシュ
ホールドに到達すると、○ＣＬＴＴ回路がダーリントン
１０４への駆動を減少し、それを飽和状態から脱却させ
ると共にドエル期間の残部に亘ってコイル電流を一定に
保持する。センス抵抗回路網Ｒ２０６−Ｒ２０９は７．
５Ａのコイル電流制限へトリミングされている。ドエル
期間の終了時に於いて、ダーリントン１０４がオフされ
、且つコイル内にストアされているエネルギがコイルの
二次側に於いて高電圧点火パルスを発生する。

出力部の動作の詳細は以下の如くである。ドエル期間中
ドエル制御部１０１の出力は高であり、トランジスタＱ
５６をオンさせる。負荷抵抗Ｒ６７内の電流はトランジ
スタＱ５６のコレクタを介して接地へ逸され、従ってト
ランジスタＱ５８及びＱ５９への駆動を除去する。トラ
ンジスタＱ５９がオフであると、抵抗Ｒ７０を介しての
電流が抵抗Ｒ７１及びＲ７２へ流れ込み、トランジスタ
Ｑ６０．Ｑ６２及びＱ６３をオンさせる。トランジスタ
Ｑ６２がオンであるので、トランジスタＱ７４内の負荷
電流はトランジスタＱ６１のベースから接地へ逃がされ
、従って１〜ランジスタＱ６１がオフされる。ＰＮＰＮ
流源Ｑ５０からの電流はプレドライバトランジスタＱ７
２のベースへ流れ込み、トランジスタＱ７２及び抵抗Ｒ
９４を介して１〜う〕／ジスタＱ７２のエミッタから駆
動される出力トランジスタＱ７３を飽和させる。

トランジスタＱ５０からの電流は縮退抵抗Ｒ５７及びＲ
５８を有する電流ミラートランジスタ対Ｑ　４９および
Ｑ５０からのものである。これら縮退抵抗は電流ミラー
の出力インピーダンスを上昇させており、その出力をＶ
十電源の変動に対し影響を受けない様にしている。電流
ミラートランジスタＱ４９及びＱ５０内に於ける電流は
トランジスタＱ５１によってセットアツプされる。低供
給電圧（Ｖ＋が約１１ボルト１メ下）の場合、ツェナー
ダイオードｚ９は導通状態にはなく、トランジスタＱ５
１の両方のエミッタを介して導通路が存在する。トラン
ジスタＱ５１内のコレクタ電流は、２１のエミッタ抵抗
Ｒ５５及びＲ５６内に於ける電流の和である。ＱＣＬＴ
Ｔ増幅器内に小さな利得が望まれる高供給電圧に於いて
は、ツェナーダイオードＺ９が導通状態となり、抵抗分
圧器Ｒ５４及びＲ５５を介してトランジスタＱ５１の〜
方のエミッタをオフ状態とさせる様にバイアスする。

従って、高供給電圧に於いては、１〜ランジスタＱ５１
を介して流れる電流は抵抗Ｒ５６を介して流れる電流の
みである。

トランジスタＱ７２に対するコレクタ負荷は３つの成分
を有している。即ち、 （ａ）Ｖ中電圧へ接続する抵抗（Ｒ６３）（ｂ）トラン
ジスタＱ５３のベースへ接続する抵抗（Ｒ６４） （ｃ）ＰＮＰ電流ミラー１〜ランジスタＱ５４からの出
力 トランジスタＱ７２への主電流は抵抗Ｒ６３を介して供
給されるが、低温度状態及び低バッテリー電圧に於いて
は、外部ダーリントンを完全に飽和状態に駆動する為に
はトランジスタＱ７２を介してトランジスタＱ７３への
付加的な電流が必要８３− である。この際に必要とされるエキストラな電流は１〜
ランジスタＱ５４から供給される。電流ミラー１−ラン
ジスタＱ５４への電流は、トランジスタＱ５５及びエミ
ッタ抵抗Ｒ６５によってセットアツプされる。

２個のトランジスタＱ７８及びＱ７９がドライバ１−ラ
ンジスタＱ７３のコレクタ上に積重ねて設けられており
、（１）これらのトランジスタの何れかを横切っての最
大オフ電圧を減少させ、（２）供給電圧の関数として負
荷抵抗をスイッチさせこれら同一のトランジスタの何れ
かを介しての最大コレクタ電流を制限している。

トランジスタＱ７３がオンである場合にはトランジスタ
Ｑ７９は常にオンであり、一方トランジスタ０７８は、
トランジスタＱ７３がオンであって且つＶ十電源が約１
４ボルトより低い場合にのみオンする。１ヘランジスタ
Ｑ７９へのベースドライブは抵抗Ｒ１０４を介して行な
われる。トランジスタＱ７９のベース電圧はツェナーダ
イオード２１１及びｚ１２によって確立される２個のツ
エ８４− ナー電圧の最大値に制限されている。従って、トランジ
スタＱ７９は、トランジスタＱ７３のコレクタを２個の
ツェナー電圧よりも高い電圧値にさせることはない。ト
ランジスタＱ７８のベースはＰＮＰ電流ミラートランジ
スタＱ７７から駆動される。トランジスタＱ７７を駆動
する為の電流は抵抗Ｒ１０２を介してトランジスタＱ７
６のコレクタへ供給される。抵抗Ｒ１００及びＲ１０１
と共にトランジスタＱ７５及びＱ７６はシュミットトリ
ガ−を形成している。このシュミットトリガ−は、Ｖ＋
電源に接続されている回路網によってオンサレル。ＺＩ
ＯＡ、ＺＩＯＢ、Ｒ９８及びＲ９９から構成される回路
網はトランジスタＱ７５のベースに接続されている。ト
ランジスタＱ７５は、Ｖ十電源が約１５ボルトを超えた
場合にオンされる。シュミットトリガ−のヒステリシス
特性に基づき、トランジスタＱ７５は、■＋電源が約１
４Ｖに減少されるまでオフすることがない。

トランジスタＱ７８及びＱ７９用の負荷抵抗Ｒ５及びＲ
６（第１図）は外部的に設けられている。

何故ならば、これらの電力散逸は本ＩＣ上に設けるのに
は高過ぎるからである。Ｖ十電源が約１４ポル１〜以下
である場合には、コレクタ■端子１８と外部バッテリー
電源ダイオードとの間に接続されている抵抗Ｒ５がトラ
ンジスタＱ７８に対する負荷となる。■＋電源が１５ボ
ルトを超えている場合には、トランジスタ０７８はオフ
しており、従ってトランジスタＱ７３に対する負荷はコ
レクタ■端子１８とコレクタ■端子１８及び外部バッテ
リー供給ダイオードとの間に接続されている抵抗Ｒ５と
直列接続されているコレクタ■端子１７との間の抵抗Ｒ
６である。

高電流ダイオードＤ５がコレクタ■端子１８とＶ子端子
との間に接続されている。このダイオードは、コレクタ
■端子１８に接続されている外部負荷抵抗のバッテリー
側に正の過渡的電圧が現われた場合にコレクタ■端子１
８及びコレクタ■端子１７上の電圧をＶ十電圧より１個
のダイオード電圧降下分高い値にり゛ランプすることに
よって本ＩＣを保護する。

抵抗Ｒ９５がトランジスタＱ７３のベースとエミッタと
の間に接続されており、高温度状態でベース駆動がトラ
ンジスタＱ７２から取除かれた場合にトランジスタＱ７
３が完全にオフすることを確保する為にトランジスタＱ
７２及びＱ７３に対するリーク径路を与えている。ドラ
イバ出力端子と接地との間に設（プられている抵抗Ｒ９
６も、同様に、ダーリントン入力から接地へのリーク径
路を与えており、ドライバトランジスタＱ７３がオフし
た場合にグーリン１〜ンが完全にオフすることを確保し
ている。

ＯＣＬ　Ｉ　Ｔ回路２０２内に於いて、０ＣＬＩＴ回路
用の温度補償された基準電圧である１３０ｍＶがダイオ
ードＤ４と抵抗Ｒ７７乃至Ｒ８４で構成される回路によ
って設定される。この基準電圧は抵抗Ｒ８５を介してこ
の回路網から取出されトランジスタＱ６７のベースへ供
給される。ダイオードＤ４両端間の電圧の温度依存性は
、１３０ｍ　Ｖ基準電圧に正の温度係数ＴＣを与えてお
り、外部ダーリントン出力トランジスタＱ２０１のエミ
ッタ内の８７− 外部ＯＣ［ｉＴセンス抵抗Ｒ２０６の正のＴＣを補償す
る。

外部ダーリントン内の電流が低い場合には、０ＣＬＩＴ
端子１５に於ける電圧は○ＣＬＩＴ里準電圧より低く且
つＰＮＰ電流ミラートランジスタＱ　４．９及びＱ５０
のトランジスタＱ５０からの電流の全てはトランジスタ
Ｑ７２のベースへ流れ込む。ダーリントン電流が増加す
ると、０ＣＬＩＴ電圧が１３０＋１１　Ｖの０ＣＬＩＴ
基準電圧に到達するまで上昇する。この電圧に於いて、
１〜ランジスタＱ６５及びＱ６７は、１〜ランジスタＱ
６６の］レクタ電圧が抵抗Ｒ８６を介してトランジスタ
Ｑ６５のベースへ印加されることによって導通状態とさ
れる。トランジスタＱ６５へのコレクタ電流はプレドラ
イバトランジスタＱ７２のベースから電流を分流させそ
の際に出力ドライバトランジスタＱ７３から得られる駆
動電流の量を制御する。従って、０ＣＬＩＴフイードバ
ツクループが閉じられ、ダーリントン電流はドエル期間
の残部に亘って一定に保持される。

８８− トランジスタＱ６４のコレクタは、電流制限制御回路８
へのＣＬＯＮ出力信号を供給する。ｌ〜ランジスタＱ６
４は、０ＣＬＩＴループが閉じられている場合を除いて
オン状態を維持する。ドエル期間の前に於いて、トラン
ジスタＱ５９のコレクタは低状態である。トランジスタ
Ｑ６３のベース抵抗Ｒ７１上の電圧は低であり、トラン
ジスタＱ６３はオフ状態に維持される。３ボルトに調整
されている電圧源に接続されている抵抗Ｒ７５を介して
流れる電流は、抵抗Ｒ７６を介してトランジスタＱ６４
のベースに流れ込み、トランジスタＱ６４をオンさせる
。

ドエル期間中、トランジスタＱ５９のコレクタは高状態
である。トランジスタＱ６３のベースは、抵抗Ｒ７１を
介して印加される電圧によってオンされる。トランジス
タＱ６３が飽和状態となり、抵抗Ｒ７５及びＲ７６の接
続部を接地電位にクランプする。トランジスタＱ７２は
、０ＣＬＴＴ回路が動作する前のドエル期間の開始時点
に於いて完全にオンしているので、トランジスタＱ７２
は飽和し、そのコレクタは接地より約３ボルト高い値と
なる（即ち、ダーリントンＶＢＥと、トランジスタＱ７
３のＶＢＥと、トランジスタＱ７２のＶＢＥとの和であ
る）。トランジスタＱ５３は、そのベースから抵抗Ｒ６
４を介して飽和状態にあるトランジスタＱ７２のコレク
タへ流れる電流によってオンされる。トランジスタＱ５
３は飽和し、抵抗Ｒ６２の上側端をＶ十電源電圧とさせ
る。

抵抗Ｒ６２を介して流れる電流は抵抗Ｒ７６内に流れ、
その結果それらの接続部に於いて電圧が起生されると共
にトランジスタＱ６４のベースに電圧が印加され、その
結果トランジスタＱ６４がオンされる。０ＣＬＩＴ回路
が動作状態とされると、プレドライバ１〜ランジスタＱ
７２内の電流が著しく減少し、電流ミラートランジスタ
Ｑ５４から得られるものよりも小さくなる。トランジス
タＱ７２が飽和状態を脱却し、電流ミラートランジスタ
Ｑ５４の出力端が飽和状態となる。従って、抵抗Ｒ６４
を介してトランジスタＱ５３のベースに印加されている
電圧はトランジスタＱ５３のＶＢＥスレッシュホールド
より小さくなり、その結果トランジスタＱ５３がオフさ
れる。抵抗Ｒ６２内の電流はゼロに降下し、トランジス
タＱ６４のベース電圧（抵抗Ｒ７６を介して確立されて
いる）が飽和状態にあるトランジスタＱ６３によつ一τ
低状態に維持されるので、トランジスタＱ６４はオフさ
れる。

低バッテリー電圧に於いては、０ＣＬＩ丁回路が低供給
電圧（約７ボルト以′Ｆ）で動作状態にならない場合で
あっても１〜ランジスタＱ５３のベースから流れ出る電
流はトランジスタＱ５３をオン状態に保持するのには不
十分である。０ＣＬＩＴループが動作状態にない場合で
あっても、トランジスタＱ６４が低バッテリー条件に於
いてオフ状態とされることを防止する為に、トランジス
タＱ５２と関連する回路が設けられている。ダイオード
Ｄ７．Ｄ８及び抵抗Ｒ５９，Ｒ６０で構成される濃度補
償分圧器がＶ十電源と接地との間に接続されている。抵
抗Ｒ５９とＲ６０の接続点がトランジスタＱ５２のベー
スに接続しており、トラン９１− ジスタＱ５２のエミッタは３ボルトに調整されている。

Ｖ＋？！圧が５．３ボルト以下に降下すると、（Ｉ（抗
Ｒ５９及びＲ６０の接続点に於ける電圧によって１〜ラ
ンジスタＱ５２のベースを駆動しオン状態とさせる。ト
ランジスタＱ５２が飽和し、抵抗Ｒ６１の上端が３ボル
トに調整されている電源電圧に接続される。抵抗Ｒ６２
を介して流れる電流が抵抗Ｒ７６内に流れ込み、トラン
ジスタＱ６４のベースに十分な電圧を発達させてトラン
ジスタＱ６４をオンさせる。

ドエル期間中、トランジスタＱ５６のコレクタは低状態
である。トランジスタ０５８及びＱ５９はオフ状態に保
持される。タコメータ出力シンクトランジスタＱ６０は
、負荷抵抗Ｒ７０及びベース抵抗Ｒ７２を介して流れる
電流によってオンされる。従って、ドエル期間中、タコ
メータ出力１０は低状態である。ブレドエル（前ドエル
）期間中、トランジスタＱ５６はオフしており、トラン
ジスタ０５８及びＱ５９はオンしている。トランジスタ
Ｑ６０はオフである。トランジスタ０５８９２− がオンすると、そのコレクタは低状態となり、従って抵
抗Ｒ６９が１−ランジスタＱ５７のエミッタと接地との
間に接続される。抵抗Ｒ６９を介して流れる電流がトラ
ンジスタＱ５７のコレクタから流れ、電流ミラートラン
ジスタＱ４８内を流れる電流をセットアツプする。トラ
ンジスタ０４８の出力は、タコメータ出力端子１０から
のソース電流を供給する。タコメータ出力端子１０に於
ける最大出力電圧はツェナーダイオードｚ４及びｚ５の
ツェナー電圧によって制限されている。これらのツェナ
ーダイオードは、又、本ＩＣをタコメータ出力端子１０
内へのスタティックな放電に起因する過剰な電圧から保
護している。

ドエル期間の終端に於いて、ドエル信号がトランジスタ
Ｑ７２及びＱ７３をオフさせると共に外部パワーダーリ
ントントランジスタをオフさせる。

コイル内の電流が中断され、ストアされているエネルギ
がダーリントントランジスタのコレクタ上の電圧を極め
て高い電圧へ上昇させる。ダーリントントランジスタへ
加えられることのある損傷を防止する為に、そのコレク
タ電圧はクランプループ２０７によって安全な値に制限
されている。本ＩＣとは外部的に、ダーリントントラン
ジスタコレクタ電圧が抵抗器２０４及び２０５によって
分割され、本ＩＣのクランプ端子１４へ印加される。

クランプ端子１４が成る電圧に到達すると、それとトラ
ンジスタＱ７４のベースとの間の温度補償型ツェナーダ
イオ・−ド回路網がブレークダウンし、ｊ−ランジスタ
Ｑ７４によってダーリントントランジスタを駆動して導
通状態とさせ、その結果そのピークコレクタ電圧を制限
する。この温度補償型ツェナーダイオード回路網は、２
１３．Ｚ１４゜Ｚ１５．Ｒ９７，Ｒ１１０，Ｒ１１１，
Ｄ６及びＱ８５によって構成されている。

紛失パルススレッシュホールド（ＭＰＴ）検知器２０８
は、コイル電流がその最終制限値である７、５Ａの７３
％である５、５Ａを超えた場合にＭＬＪＸＬＡＴＣＨ−
ＴＤＣ！ＩＪｔｉＯ回路１４内で使用するＨ　Ｉ　Ｇ　
＋−１信号を発生する。コイル内の電流は、外部パワー
ダーリントントランジスタＱ２０１のエミッタ内の外部
センス抵抗Ｒ２０６両端部の電圧として検知される。検
知された電圧は分割され且つ本ＩＣの０ＣＬＩＴ端子１
５に現われそこで抵抗Ｒ８８を介して１〜ランジスタＱ
６９．Ｑ７０と抵抗Ｒ８９乃至Ｒ９３によって構成され
ている電圧比較器のエミッタ内に供給される。０ＣＬＩ
Ｔ基準電圧（抵抗Ｒ８４と直列状態にある抵抗分圧器Ｒ
８１，Ｒ８２及びＲ８３によって発生される）の７３％
はトランジスタＱ７０のエミッタへ印加される。トラン
ジスタＱ６９のエミッタ電圧がトランジスタＱ７０のエ
ミッタ電圧を超えると、トランジスタＱ７０はオンし、
トランジスタＱ７１を遮断状態とさせ、従ってコイル電
流が５．５Ａを超えるとトランジスタＱ７１のコレクタ
に高信号を発生する。

第６図は、点火期間Ｐ中に於ける点火コイル電流１ｃと
時間ｔとの間の関係を示している。期間Ｐの終端部はＥ
ＯＰで示してあり、該期間はシステムドエルＤＷＥＬＬ
の終了とそれに続くシステムドエルＤＷＥＬＬの終了と
の間の時間に対応し９５− ている。点火コイルが充電される時間に対応するドエル
期間１．ｉＰ　ｏで示しである。期間の開始時とＤＷＥ
ＬＬの開始時との間の時間に対応するプレドエル期間は
Ｐｐｏで示しである。燃料を燃焼する時間に対応する最
小燃焼時間乃至期間はＢＴで示しである。約５．５Ａの
コイル電流を紛失パルススレッシュホールドＭＰＴとし
て示しである。約７．５Ａのコイル電流を電流制限布Ｃ
ＬＯＮとして示しである。７．５Ａの定コイル電流に対
応する電流制限有期間と、電流制限調整窓と、過剰電流
制限期間とがＣＬＯＮに続いて設けられている。

電流制限調整窓は、中間点として示した破線によって前
半部と後半部とに分離して示しである。

電流制限調整窓の終端及び過剰電流制限期間の始端は過
剰電流制限ＸＣＬとして示しである。過剰電流制限期間
の最初の８ビツトを第１サイクル（ＦＩＲ８Ｔ　　ＣＹ
ＣＬＥ）として示しである。

過剰電流制限期間の終端及びＤＷＥＬＬの終了時を期間
終了端ＥＯＰとして示しである。電流制限調整窓の前半
はＡＢＩＡＳ窓として示しである。

９６− ＭＰＴとＣＬＯＮとの間の時間はＸＢＩＡＳ窓として示
しである。ドエルの開始時とＭＰＴとの間の時間はＤＭ
ＡＸ窓として示しである。

明らかな如く、対応するホールセンサ出力に応答して５
ＰＥＮが高から低へ遷移することによって発生するシス
テムドエルの終了は任意の与えられた期間に於いて該期
間の開始時に引続く任意の時間に発生することが可能で
ある。勿論、プレドエル期間の長さ及び成る期間に於け
るドエルの開始時は、その前の期間の開始時と相対的に
何時その前のドエルが終了したかということに依存する
ものであるが、その期間に対して確立された最小燃焼時
間ＢＴが終了する前に新たなドエルがスタートするとい
うことはない。

動作について説明すると、例えば点火スイッチがオンさ
れる等してパワーが最初に本システムに印加されると、
ＩＮＩＴ信号が発生される。ＩＮＩＴ信号はＤＷＬ、Ｌ
ＤＷＬ及びＴＯＵＴフリップフロップをリセットし、且
つＣＤＷＬフリップフロップをセラ１−する。次いで、
システムはＳＢ［Ｎが最初に低から高へ遷移すること、
即ちＩ−ＩＬｌ−１が発生するのを待つ。ＨＬＨ信号及
びＣＤＷＬ信号は以下の如＜Ｇｏ倍信号発生する。

Ｇ　　Ｏ＝　　ｌ（Ｌ　　ト１　・　　ＣＤＷＬこのＧ
ｏ倍信号、ＤＷＬフリップフロップをセットして最初の
システムＤ、、Ｗ　Ｅ　Ｌ　Ｌをオンさせる。

最初のＤＷＥＬＬのスタートに於いて、ＣＤＷｌ−フリ
ップ７０ツブによって前にクリアされたＰＣの補元がＰ
ＤＣへ転送され全ての１をＰＤＣ内に位置させ、且つＲ
ＰＭ検知器の初期出力は、パワーを印加させた後に何れ
の保持用フリップフロップがセットされたかということ
に従って４つのエンジン速度範囲、例えばＱ−５００，
５００−１，５００、１，５００−３，０００，３，Ｏ
ＯＯＲＰＭ以上、の内の１つに対応する。ＲＰＭ検知器
の初期出力がその期間に対する電流制限調整窓の長さを
決定する。

コイルが充電する時間である上昇時間中、ＰＤＣは禁止
され、ＣＬ　Ｃがクリアされると共に禁止され、且つＰ
Ｃがカウント動作を開始する。ＰＣのカラン１〜動作に
応答して、ＲＰＭ検知器内のセンスフリップフロップが
この期間中に於けるエンジンの大体の平均速度を決定（
る。

最初の上昇時間の終端に於いて、ＤＷＥｌｌ−が電流制
限調整窓期間内に入り、Ｐ［）Ｃ及びＣＩＣがカウント
動作を開始する。ＣＬＣがカウント動作を行なっている
間、ＣＬＣの出力がＲＰＭ検知器の初期出力と比較され
、ＰＤＣが電流制限調整窓の中間点ヘカウン１〜ダウン
した時刻を固定する。

ＰＤＣが電流制限調整窓の中間点へカウントダウンする
と、ＰＤＣは補元処理され且つＣＬＣはクリアされる。

次いで、ＰＤＣ及びＣＬＣはカウント動作を再開する。

ＰＤＣが電流制限調整窓の終端までカウントアツプする
ど、ＣＬＣの出ツノとＲＰＭ検知器の初期用ノｊとを比
較することによって決定された様に、再び、ＰＤＣが過
剰電流制限期間内に入り込む。過剰電流制限期間の最初
のサイクルの間、即ち最初の８ビツトの時間中、ＰＤＣ
は通常の２５ｋＨｚクロック速度でカウントアンプを継
続する。最初のサイクルの後、ＣＬＣの制即下に於いて
、ＰＤＣはカウントアツプを継続す９９− るが、その期間の終了に至るまでは８個のタロツクパル
スの内の１個の割合で行なう。５ＰＥＮが高から低へ遷
移（Ｅ　ＨＨＬ　）することによってシステムＤＷＥＬ
Ｌが終了すると期間が終了する。

最初の期間の終端に於いて、ＲＰＭ検知器の出力はエン
ジンの大体の平均速度を有しており、２番目の即ち次の
期間に対する電流制限調整窓の艮ざを決定する期間中、
ＰＣの段５−８の内容の補元をＢＴＣへ転送し、その後
にＰＣがクリアされ、ＰＤＣの内容が補元処理されると
共にＢＴフリップ７０ツブがセットされる。２番目の周
期の開始時に於いて、ＰＣ及びＰＤＣがカウント動作を
開始する。ＰＤＣがカウントアラ１−すると、即ちＰＤ
ＣＩ　６がセットされると、最小燃焼時間が経過してい
る場合には、２番目の期間内のＤＷＥ　Ｌ　Ｌが開始す
る。この最小燃焼時間が経過しているということは８丁
ノリツブフロップがリセットされることによって表わさ
れる。

ＢＴフリップフロップのリセット動作時期はその前の期
間の終了時に於けるＲＰＭ検知器の出力１００− に依存する。その前の期間の終了時に於【プるＲＰＭ検
知器の出力が３，０ＯＯＲＰ　Ｍを超えた平均速度に対
応していた場合には、ＢＴフリップフロップはＢＴＣの
出力ＢＴＴＣによってリセツ１〜される。

前の期間の終了時に於けるＲＰＭ検知器の出力が３、０
ＯＯＲＰ　Ｍ　以下の平均速度に対応していた場合には
、ＢＴフリップフロップはＰＣの段４及び７の出力によ
ってリセットされる。

８丁がＢＴＴＣによってリセットされる場合には、最小
燃焼時間の長さはその前の期間の長さの約２５％である
。このことは、２番目の期間の開始時に於いて、ＰＣ５
−８がＢＴＣへ転送され（ＰＣＱは３，０ＯＯＲＰ　Ｍ
に対応する）且つその後にＢＴＣがＰＣ２を使用してカ
ウントアウトされているという事実に基づくものである
。

ＢＴがＰＣ４及び７によってリセットされる場合には、
最小燃焼時間の長さは３ミリ秒である。

換言すると、最小燃焼時間の長さはその前の期間の長さ
の２５％か又は３ミリ秒の何れか小さい方である。

２番目の期間に於【ブるＤＷＥＬＬの開始時に於いて、
最初の期間内に於けるＤＷＥＬＬのスタートに関し上述
した動作が繰返される。ＰＣの内容の補元は２番目の期
間に於けるプレドエル期間の長ざに対応しており、ＰＤ
Ｃへ転送される。ＰＤＣが禁止される上昇時間中、ＣＬ
Ｃがクリアされると共に禁止され、且つＰＣはカウント
動作を継続する。

上昇時間の終了時に於いて、ＰＤＣ及びＣＬＣはカウン
ト動作をスタートする。ＣＬＣがカウント動作を行なっ
ている間、ＣＬＣの出力は再びＲｐ　Ｍ検知器の出力と
化較され、ＰＤＣが電流制限調整窓の中間点へカウント
ダウンした時刻を固定する。しかしながら、この場合及
び爾後の期間に於いては、使用されるＲＰＭ検知器の出
力は最初の即ちその前の期間の終了時に存在しているも
のである。最初の即ちその前の期間の終了時に存在して
いるＲＰＭ検知器の出力は、２番目即ち現在の期間に対
し電流制限調整窓の長さを確立する為に最初の即ちその
前の期間の間に於ける大体の平−１１”ｌｆｌ　　− 均エンジン速度に対応する。

使用する４つの平均的な速度範囲の各々に対し、電流制
限調整窓の長さは以下の如くである。

速度範囲（ＲＰＭ）　　　　長さくミリ秒）０−　５０
０　　　　　　　５．１２ ５００−１．５００　　　　　　　１　、９２１．５０
０−３．０００　　　　　　　０．６４３．０００　　
以」二　　　　　　　　　　　　　　　　　　　〇　、
　３２ＰＤＣが電流制限調整窓の中間点までカウントダ
ウンすると、ＰＤＣは再び補元処理され且つＣＬＣがク
リアされる。次いで、ＰＤＣ及びＣＬＣがカウント動作
を再開する。ＰＤＣが、ＣＬＣによって決定された様に
、電流制限調整窓の終端までカウントアツプすると、Ｐ
ＤＣが過剰電流期間に入り込み、且つ、前述した如く、
５ＰＥＮが高から低へ遷移することによってＤＷＥＬＬ
が終了されるまでカウントアツプ動作を継続する。

この時点に於いて明らかな様に、電流制限調整窓の終端
、即ち電流制限調整窓の後半の終端に於いてシステムＤ
ＷＥＬＬが終了すると、即ちその＝１凸Ａ− 期間の終端に到達すると、電流制限調整窓の後半の間に
発生プるＰＤＣ内のアップカウントの数は電流制限調整
窓の前半の間に発生したＰＤＣ内のダウンカウントの数
と同じである。この場合に、次の期間に於けるブレドエ
ル期間の長さは現在の期間に於けるプレドエル期間の長
さと等しい。一方、期間の終端が過剰電流制限期間中に
発生した場合には、ＰＤＣ内のアップカウントの数は電
流制限調整窓の前半の間に発生するダウンカウントの数
よりも大きい。その場合には、期間の終端に於けるＰＤ
Ｃの補元処理及び次の期間のプレドエル期間の間のＰＤ
Ｃの爾後的カウントダウン動作は現在の期間の間に要し
た時間よりも長時間を必要とする。カウントダウンが長
くなる効果としては、次のブレドエル期間が長くなり、
即ちドエル角が増加され、従って次のＤＷＥＬＬが比較
的遅くスタートする。このことは、次の期間中に於いて
エンジン速度が減少しない場合には次のドエルを効果的
に短縮させる。

勿論、次のブレドエル期間の増加の大きさは、＝　１ｔ
Ｊ４− 現在の期間が過剰電流制限期間の第１サイクル中に終了
したか又はＰＤＣが８個のビットの内の１個のみをカウ
ントする第１サイクルの後に終了したかということに依
存する。期間が過剰電流制限の第１サイクルの後に終了
した場合には、次のプレドエル期間の長さは拡大される
が、第１ザイクルに引続き各８ビツトサイクルに対し１
個の付加的ビット時間だけ拡大されるに過ぎない。この
様にブレドエル期間を縮小的に拡大することは″比例的
ウオークバック″と呼ばれる。本発明のこの゛比例的ウ
オークバック″の特徴は、急速な減速を行なう際に発生
することのあるような前の期間内に著しく長い過剰な電
流期間に基づいて著しく長いプレドエルとすることを回
避する為に採用されている。

一方、現在の期間の終端がその電流制限調整窓の後半に
於いて発生する場合には、ＰＤＣ内のアップカウントの
数は電流調整窓の前半に於いて発生したダウンカウント
の数よりも小さい。その場合には、次の期間の開始の後
にＰＤＣをカウントアウトするのに要する時間は比較的
短く、従って次のプレルドエル期間を短縮する。次のプ
レドエル期間が短縮される量は、電流制限調整窓の前半
の長さと期間の前に電流制限調整窓の後半に於いて発生
したアップカウントの数の間の差に等しい。

期間の終端が電流制限調整窓の中間点より前に発生ずる
場合、例えば急速な加速を行なっている様な場合、３つ
のバイアス条件の１つが確立される。期間が電流制限調
整窓の前半の間に終了する場合にはＡ３１ＡＳ条件が確
立される。コイルが５．５へのエネルギレベルへ充電さ
れた後で上昇時間中に期間が終了する場合には、ＸＢＩ
ＡＳ条件が確立される。コイルが５．５Ａのエネルギレ
ベルへ充電される前の任意の時間に期間が終了する場合
には、ＤＭＡＸ条件が確立される。第６図に於いて、５
．５Ａレベルは紛失パルススレッシュホールド（ＭＰＰ
）レベルとして示しである。

これら３つのバイアス条件の内の１つが確立されると、
上述した如く期間の終了時に於いてＰＤＣが補元処理さ
れることがない。その場合に行なわれることは、期間の
終了時に於いて、ＰＤＣの内容が適宜ＡＢ　ＩＡＳ、Ｘ
Ｂ　ｒＡｓ又はＤＭＡＸを注入することによって増加さ
れるということである。使用されるＡＳ　ＩＡＳ、ＸＳ
　ＩＡＳ及びＤＭ　Ａ　Ｘの量は、その期間中のエンジ
ンの平均速度に依存する。ＡＢＩＡＳ条件が確立され且
つその期間中の平均エンジン速度が３，０ＯＯＲＰ　Ｍ
を超えていた場合には、ＰＤＣの最初の４段ＰＤＣ１−
４が注入されて全てが１を有し、一方エンジン速度が３
，０ＯＯＲＰ　Ｍ以下であった場合には、ＰＤＣの最初
の６段ＰＤＣＩ−６は全て１を注入される。

ＸＢＩＡＳが確立される場合には、ＰＤＣの最初の８段
ＰＤＣ１−８は全て数字１を注入される。

ＤＭＡＸが確立される場合には、ＰＤＣの最初の１５段
ＰＤＣ１−１５は全て１を注入される。ＢＩＡＳ条件が
確立され且つＰＤＣ２，３及び４が既にセットされてい
るという場合が有り得る。その場合には、上述した如き
８　ＩＡＳの注入は何の影響も持ち得ないことがある。

この様な状態は、全ての１が問題のＢＩＡＳによって影
響されたＰｍ２Ｏ３− ＤＣの段に対する全ての１の上に重畳的にロードされた
場合に発生する。この様な状態を避ける為に、Ｂ　ＪＡ
Ｓ条件が確立され且つＰＤＣ２，３及び４が既にセラ１
〜されている場合には何時でも、ＢＩＡＳの注入を２ビ
ット時間分遅延させて、ＢＩＡＳの注入が少なくとも１
ビット分ＰＤＣの力ラン１〜を増加させることを確保す
るのに十分な量だけＰＤＣカウンタをインクリメントさ
せる。

明らかな如く、何れの場合にも、ＢＩＡＳが確立される
と、期間の開始時に於いてＰＤＣ内にＢＩＡＳを注入す
ることにより、その前の期間の間に行なわれた場合より
ＰＤＣは速くカウントアラ１〜し、その結果法のプレド
エル期間を短縮すると共に次のＤＷＥＬＬを早めにスタ
ートさせる。しかしながら、思い起こされる如く、何れ
の場合にも、ＤＷＥＬＬが最小燃焼時間が経過する前に
スタートすることはない。

期間の終端がその電流制限調整窓の中間点に於いて発生
する場合には゛、ＰＤＣが補元処理されることがなく且
つＢＩＡＳは確立されない。その場−ｉ　　ｏｓ一 台には、次のプレドエルの長さは単にＰＤＣをカウント
アウトするのに必要な時間に対応する。

上述したことから明らかな如（、本明細書は、エンジン
速度に応答して所定の燃焼期間を与える新規な手段と、
その前の期間に於けるドエルの長さによって決定される
時刻に於いて前記期間内のブレドエル期間の終端に於い
てプレドエル信号を供給する手段と、前記燃焼期間の終
了及び前記プレドエル信号に応答して前記期間に於ける
ドエルを開始する手段を開示している。

エンストを起こした際に点火スイッチがオンされ且つＤ
　Ｗ　Ｅ’　Ｌ　Ｌが高となる可能性がある。本システ
ムの出力回路が早期破壊を起こすことを防止する為に、
ＰＣからの出力によって表わされる如く、１６３秒の期
間の間ホールセンサの出力を非動作的にオンさせ、即ち
５ＰＥＮ高から低への遷移無し状態としてＴＯＵＴフリ
ップフロップをセットする。ＴＯＵＴフリップフロップ
をセットすることにより信号がリニア部へ送られる。Ｔ
ＯＵ丁信号に応答して、リニア部はシステムクロックを
２０ミリ秒間禁止し、点火コイルをゆっくり放電すると
共にＡＲＡＭＰ信号を発生する。この△Ｒ△ＭＰ１号は
、システムクロックが再開した後に５ＰＦＮ低から高へ
の遷移が発生するまでＤ　Ｗ　ＥＬ　Ｌ信号を阻止する
。システムクロックが再開した１野に、丁ＯＵＴフリッ
プ７０ツブはＣＤＷＬフリップフロップをセットし、そ
れは更にＤ　Ｗ　Ｌフリップフロップをリセットする。

５ＰＥＮ低から高への遷移、即ちＩ−Ｉ　Ｌ　Ｈが発生
すること及びＣＤＷ　Ｌ信号の同時発生によってＧＯ倍
信号発生される。即ち、 ＧＯ＝ＨＬｌ−１−ＣＤＷＬ Ｇｏ倍信号ＤＷＬフリップ７０ツブをセットして次のド
エルをスタートさせ、システムは前述した如き機能を継
続する。

以−］二、本発明の具体的実施の態様について詳細に説
明したが、本発明はこれら具体例にのみ限定されるべき
ものではなく、本発明の技術的範囲を逸脱することなし
に種々の変形が可能であることは勿論である。

−１１１− １０３：　　ダーリントン出力部

【図面の簡単な説明】

第１Ａ図、第１Ｂ図及び第１Ｃ図は本発明に基づく装置
の構成を示した各ブロック線図、第２図は本発明に基づ
くシステムクロック信号ＣＰＸ及びｃｐｘ及び５ＰＥＮ
信号、Ｅｌ−ＩＨＩ−信号及びシステムドエルＤＷＥＬ
Ｌ信号を示したタイミング線図、第３図は本発明に基づ
く入力増幅器・テストモード制御回路を示した概略図、
第４図は本発明に基づくクロック・初期値化及びランプ
発生器回路を示した概略図、第５Ａ図及び第５Ｂ図は本
発明に基づく出力ドライバ・０ＣＩＩＴ・クランプ・タ
コメータ出力ＣＬＯＮ検知器・ＭＰＴ倹知器回路を示し
た各部分概略図、第６図は本発明に基づくコイル電流Ｉ
ｃと時間ｔとの間の関係を示したグラフ図、である。 （符号の説明） １００：　　ダイナミックハイブリッド点火制御装置１
０１：　　デジタル部 １０２：　　アナログ（リニア）部 −１１２− 特許出願人　　　フェアチアイルド　カメラアンド　イ
ンストルメン１〜 コーポレーション 手続補正口 昭和５８年　９月Ｉ９日 特許庁長官　　若　杉　和　夫　　殿 １、事件の表示　　　昭和５８年　特　許　願　第　１
４０６２８　　号２、発明の名称　　　ダイナミック点
火装置３、補正をする者 事件との関係　　　特許出願人 コーポレーション ４、代理人 ５、補正命令の日付　　　自　　発

Claims (1)

1. 【特許請求の範囲】 １、内燃機関用の点火制御装置に於いて、燃焼期間を供
   給する手段と、プレドエル期間を供給する手段と、前記
   燃焼期間を供給する手段と前記プレドエル期間を供給す
   る手段とに応答してシステムのドエルを開始させる手段
   とを有する事を特徴とする装置。 ２、上記第１項に於いて、前記燃焼期間供給手段が、そ
   の前の期間の間の前記エンジンの平均速度に応答して、
   前記前の期間中の前記エンジンの平均速度が所定の平均
   速度を超えている場合に前記前の期間の長さの所定のパ
   ーセントである長さを有する第１燃焼期間を供給すると
   共に前記前の期間の間に於ける前記エンジンの平均速度
   が前記所定の平均速度以下の場合には所定の一定の長さ
   を有する第２燃焼期間を供給する手段を有する事を特徴
   とする装置。 ３、上記第２項に於いて、前記所定の平均速度が３，０
   ＯＯＲＰ　Ｍであり、前記第１燃焼期間供給手段が、前
   記前の期間の長さの２５％に略等しい長さを有する第１
   燃焼期間を供給する手段を有すると共に、前記第２燃焼
   期間供給手段が略３ミリ秒に等しい長さを有する第２燃
   焼期間を供給ブる手段を有する事を特徴とする装置。 ４、上記第２項又は第３項に於いて、前記第１燃焼期間
   供給手段が、燃焼時間カウンタと、前記前の期間の長さ
   を測定する為の複数個の段を持った期間カウンタと、前
   記前の期間の終了後に前記燃焼時間カウンタを前記期間
   カウンタの所定段の内容に対応する数でロードする手段
   と、前記燃焼時間カウンタをロードした後に所定の割合
   で前記燃焼時間カウンタをクロック動作させる手段とを
   有する事を特徴とする装置。 ５、上記第４項に於いて、前記ロード手段が前記燃焼時
   間カウンタを前記期間カウンタの段５−８の内容の補元
   をロードする手段を有しており、且つ前記クロック動作
   手段が前記燃焼時間カウン夕を前記期間カウンタの第２
   段の出力でクロック動作させる手段を有する事を特徴と
   する装置。 ６、上記第５項に於いて、燃焼時間フリップフロップと
   、期間の開始時に於いて前記燃焼時間ノリツブフロップ
   をセットする手段と、前記燃焼時間力ｒクンタのカウン
   トアウトに応答して前記燃焼時間フリップ７０ツブをリ
   セットする手段とを有する事を特徴とする装置。 ７、上記第１項乃至第６項の内の何れか１項に於いて、
   前記第２燃焼期間供給手段が、前記前の期間の長さを測
   定する為の複数個の段を持った期間ノＪウンタと、燃焼
   時間フリップフロップと、期間の開始時に於いて前記燃
   焼特開フリップフロップをセラｊ〜する手段と、前記期
   間カウンタの所定段のセット動作に応答して前記燃焼時
   間フリップフロップをリセットする手段とを有する事を
   特徴とする装置。 ８、上記第１項乃至第７項の内の何れか１項に於いて、
   前記ブレドエル期間を供給する手段が、第１期間中の前
   記エンジンの平均速度に応答し前記エンジン速度に対応
   する長さを具備すると共にプレドエル期間を包含する第
   ２期間に対する電流制限調整窓を確立する為の手段と、
   前記第２期間の終了に応答し前記第２期間が前記電流制
   限調整窓の終端に於いて終了する場合に前記第２期間内
   の前記プレドエル期間の長さに等しい時間長さを有する
   第３期間に対する第１プレドエル期間を供給する手段と
   、前記第２期間の終了に応答し前記第２期間が前記電流
   制限調整窓の終端の後に終了する場合に前記第２期間内
   の前記プレドエル期間より長さの長い前記第３期間に対
   する第２プレドエル期間を供給する手段と、前記第２期
   間の終了に応答し前記第２期間が前記電流制限調整窓の
   終端前に終了する場合に前記＠２期間内の前記プレドエ
   ル期間より長さの短い前記第３期間に対し第３プレドエ
   ル期間を供給する手段とを有する事を特徴とする装置。 ９、上記第８項に於いて、前記第２プレドエル期間供給
   手段が、第１サイクル及びその数が前記第２期間が何時
   終了するかという事に従って決＝３一 定される１個以上の次順ザイクルとを有しており前記第
   ２期間に対する過剰電流制限期間を確立する手段と、前
   記第２期間が前記第１サイクルの期間中に終了する場合
   に第１所定長さを有する前記第２プレドエル期間を供給
   する手段と、前記第２期間が前記第１サイクルの後に終
   了する場合に第２所定長さを有する前記第２プレドエル
   期間を供給する手段とを有する事を特徴とする装置。 １０、上記第９項に於いて、前記第１サイクルが所定数
   のビット時間を有しており、前記第１所定長さを有する
   前記第２プレドエル期間を供給する手段が前記第２期間
   内の前記プレドエル期間の時間の長さと等しい時間の長
   さ及び前記電流制限調節窓の終端と前記第２期間の終端
   との間に発生づるビット数の時間に対応する時間の長さ
   とを有する前記第２プレドエル期間を供給する手段を有
   する事を特徴とする装置。 １１、上記第９項に於いて、前記第１サイクルが所定数
   のビット時間を有しており、前記第２所定時間を有する
   前記第２プレドエル明間を供給す４− る手段が前記第２期間内の前記ブレドエル期間の時間の
   長さと等しい時間の長さと前記第１サイクル内の前記所
   定ピッ１〜数の時間に対応する時間の長さと前記第２期
   間の終了前に発生ずる前記次順のサイクルの各々に対す
   る所定ビット数の時間に対応する時間の長さとを有する
   前記第２プレドエル期間を供給する手段を有する事を特
   徴とする装置。 １２、上記第１１項に於いて、前記第１サイクルが８ビ
   ット時間を有しており、且つ前記次順のサイクルの各々
   に対する前記所定ピッ１〜数の時間が１ビット時間を有
   している事を特徴とする装置。 １３、上記第８項乃至第１２項の内の何れか１項に於い
   て、前記電流制限調整窓確立手段が前半と後半と前記前
   半及び後半を分割する中間点とを持った電流制限調整窓
   を確立する手段を有しており、前記第３プレドエル期間
   を供給する手段が、前記第２期間が前記後半中に終了す
   る場合に第１所定時間長を有する前記第３プレドエル期
   間を供給する手段と、前記第２期間が前記中間点で終了
   Ｊる場合に第２所定時間゛長を有する前記第３プレド１
   ル期間を供給する手段と、前記第２期間が前記中間点前
   に終了づる場合に第３所定時間長を有り−る前記第３プ
   レドエル期間を供給する手段とを有する事を特徴とする
   装置。 １４、上記第１３項に於いて、前記第１所定時間長を有
   する前記第３プレドエル期間を供給する手段が、前記第
   ２期間内の前記プレドエル期間の艮ざに等しい時間の長
   さから前記第２期間の終端と前記第２期間の為に確立さ
   れた前記電流制限調整窓の終端との間の時間を差し引い
   た値の前記第３プレドエル明間を供給する手段を有する
   事を特徴とする装置。 １５、上記第１３項に於いて、前記第２所定時間長を有
   する前記第３プレドエル期間を供給する手段が、前記第
   ２期間内の前記プレドエル期間の長さに等しい時間の長
   さから前記電流制限調整窓の前記前半の長さを差し引い
   た値を有する前記第３プレドエル期間を供給する手段を
   有する事を特徴とする装置。 １６、上記第１３項に於いて、前記エンジンの点火コイ
   ルが何時第１所定エネルギレベルに到達したかを検知す
   る第１手段と、前記点火コイルが何時第２所定エネルギ
   レベルに到達したかを検知する第２手段とを有しており
   、前記第３所定時間長を有する前記第３プレドエル期間
   を供給する手段が、前記第２期間が前記電流制限調整窓
   の前半中に終了する場合には第１時間長を持った前記第
   ３プレドエル期間を供給し、前記第２期間が前記コイル
   が前記第２所定エネルギレベルに到達する前に終了する
   場合には第２時間長を持った前記第３プレドエル期間を
   供給し、前記第２期間が前記コイルが前記第１所定エネ
   ルギレベルに到達する前に終了する場合には第３時間長
   を持った前記第３プレドエル期間を供給する手段を有す
   る事を特徴とする装置。 １７、上記第１６項に於いて、プレドエルカウント手段
   を設けてあり、前記第１時間長、第２時間長及び第３時
   間長を持った前記第３プレドエル明間を供給する手段が
   、前記第２期間内の前記プ７− レドエル期間の長さと比較して前記第３プレドエル期間
   を短縮させる為に第１量、第２聞及び第３量の夫々に対
   して前記プレドエルカウン１〜手段の内容を選択的に変
   化させるバイアス手段を有する事を特徴とする装置。 １８、上記第１項に於いて、前記燃焼期間供給手段がエ
   ンジン速度に応答して所定の燃焼期間を供給Ｌ／、前記
   ブレドエル期間供給手段が前記前の期間内のドエルの長
   さによって決定された時間に於いて前記期間内のブレド
   エル期間の終端に於いてブレドエル信号を供給すること
   を特徴とする装置。 １９、上記第１８項に於いて、前記所定の燃焼期間が固
   定期間又は前の期間の長さの所定のパーセントに等しい
   期間の何れか小さい方を有する事を特徴とする装置。 ２０、上記第１９項に於いて、前記固定期間が約３ミリ
   秒であり、前記所定のパーセントが約２５％である事を
   特徴とする装置。 ２１、上記第１８項乃至第２０項の内の何れか８− １項に於いて、前記所定の燃焼期間が、前記前の期間に
   於ける平均エンジン速度が所定のＲＰＭ以下であった場
   合には固定期間を有しており、一方前記前の期間の最高
   エンジン速度が前記所定のＲＰＭを超えていた場合には
   前記前の期間の長さの所定のパーセンｉ−に等しい期間
   を有する事を特徴とする装置。 ２２、上記第１８項乃至第２１項の内の何れか１項に於
   いて、前記燃焼期間信号発生手段が前記前の期間に於け
   る平均エンジン速度が所定のＲＰＭ以下である場合に前
   記期間の開始後固定期間経過後前記燃焼期間信号を供給
   する第１カウン１一手段と、前記前の期間に於ける平均
   エンジン速度が前記所定のＲＰＭを超えている場合に前
   記前の期間の長さの所定のパーセン１〜に等しい時間の
   期間経過後に前記信号を供給する第２カウント手段とを
   有する事を特徴とする装置。 ２３、上記第１８項乃至第２２項の内の何れか１項に於
   いて、前記前の期間が第１先行期間を有しており、且つ
   前記プレドエル信号供給手段が、前記第１先行期間内の
   ドエルの長さが前記第１先行期間の前の期間内に於ける
   ドエルの長さより長い場合には前記ブレドエル期間を拡
   大する手段と、前記期間の各々に於けるエンジン速度が
   所定のエンジン速度の範囲内にある場合に、前記第１先
   行期間内のドエルの長さが前記第１先行期間の前の期間
   内に於けるドエルの長さより短い場合に前記ブレドエル
   期間を短縮する手段とを有する事を特徴とする装置。 ２４、上記第２３項に於いて、前記プレドエル信号供給
   手段が、前記前の期間内のドエルの長さに応答して前記
   前の期間内のドエルの長さが所定の長さを超える場合に
   前記ブレドエル期間を拡大する手段と、前記前の期間内
   のドエルの長さが所定長さより短い場合に前記ブレドエ
   ル期間を短縮する手段とを有する事を特徴とする装置。 ２５、上記第１８項乃至第２４項の内の何れか１項に於
   いて、前記プレドエル信号供給手段が、前記前の期間の
   前に先行する前記期間の終端時に前記エンジンの速度に
   応答し前半及び後半を持つた前記前の期間に対する所定
   長さの電流制限調整窓を供給する手段と、前記前の期間
   に於けるドエルの終了が前記窓の後半の終了後に発生覆
   −る場合に前記プレドエル期間を拡大する手段と、前記
   前の期間内のドエルの終了が前記窓の後半の終了前に発
   生する場合に前記プレドエル期間を短縮する手段とを有
   する事を特徴とする装置。 ２６、上記第２５項に於いて、前記プレドエル期間を短
   縮する手段が、前記点火コイルに接続されており前記前
   の期間中に前記コイル内の電流が第１所定値及び第２所
   定値に到達したか否かを検知する手段と、前記検知手段
   に応答すると共に前記前の期間に於けるドエルの終了に
   応答し前記前の期間内のドエルの終了が前記窓の前半中
   に発生する場合に前記プレドエル期間を短縮する為の第
   １バイアス信号を供給し、前記前の期間内のドエルの終
   了が前記点火コイル内の電流が前記第１の大きさと第２
   の大きさとの間の大きさを有する時に発生する場合に前
   記ブレドエル期間を短縮させる第２バイアス信号を供給
   し、且つ前記前の期間−１１− 内のドエルの終了が前記点火コイル内の電流が前記第１
   の所定の大きさより小さい大きざを有する時に発生する
   場合に前記ブレドエル期間を短縮する為の第３バイアス
   信号を供給する手段とを有する事を特徴とする装置。 ２７、上記第２６項に於いて、前記プレドエル期間短縮
   手段がブレドエルカウント手段と、前記第１．第２及び
   第３所定バイアス信号に対応する量だけ前記前の期間の
   終端に於いて前記プレドエルカウン１〜手段をプリセッ
   トする手段とを有する事を特徴とする装置。 ２８、上記第２５項乃至第２７項の内の何れか１項に於
   いて、前記電流制限調整窓供給手段が、所定数のエンジ
   ン速度の範囲の各々に対し異なった長さの電流制限調整
   窓を供給する手段を有する事を特徴とする装置。 ２９、上記第２８項に於いて、前記エンジン速度が約０
   −５０ＯＲＰＭ、　　５００−１．５０ＯＲＰＭ、　　
   １．５０’Ｏ−３，０ＯＯＲＰ　Ｍ　、及び３，０ＯＯ
   ＲＰ　Ｍ以上の４つの範囲を有する事を特徴とする装置
   。 １２− ３０、上記第１項乃至第２９項の内の何れか１項に於い
   て、前記エンジンが所定時間停止した事を検知する手段
   と、前記検知手段に応答しスパークの発生を防止するの
   に十分に遅い速度で前記点火コイルを放電させる手段と
   、前記コイルが放電した後にドエルを開始させる手段と
   を有する事を特徴とする装置。 ３１、上記第３０項に於いて、発振器回路がシステムク
   ロック信号を供給する為の容量手段へ接続されており、
   前記放電手段が、前記発振器回路を所定時間禁止する手
   段と、前記容量手段に接続されており前記発振器が禁止
   される場合にランプ信号を発生する手段と、前記ランプ
   信号に応答しそれに接続されているスパークプラグから
   スパークを発生する事を防止するのに充分な所定の速度
   で前記点火コイルを放電させる手段とを有しており、且
   つ前記防止手段が前記ランプ信号の終了に応答すると共
   に前記表示手段に応答して前記所定の期間を供給する手
   段を有する事を特徴とする特許 ３２、上記第２５項に於いて、前記プレドエル期間を拡
   大する手段が、前記ドエルが前記窓の後半の終了後所定
   時間経過前に終了する場合には第１所定吊だけ前記ブレ
   ドエル期間を拡張し、一方前記ド１ルが前記所定時間経
   過後に終了される場合には第２所定量だけ前記ブレドエ
   ル期間を拡張する手段を有する事を特徴とする装置。 ３３、上記第３２項に於いて、前記所定期間が、所定数
   のクロック期間を有しており、前記第１所定量は前記窓
   の後半の終了と前記ドエルの終了との間に経過するクロ
   ック期間数に等しく、月つ前記第２所定量は前記所定期
   間の終了と前記ドエルの終了との間に起こるクロック期
   間数の所定のパーセントに等しい量を有する事を特徴と
   する装置。 ３４、上記第２５項に於いて、前記ブレドエル期間を短
   縮させる手段が、前記前の期間内のドエルの終了が前記
   窓の後半中に発生する場合に、前記窓の前半に於けるク
   ロック期間数から前記窓の後半の開始時から経過したク
   ロック期間数を差引いたものと前記前の期間内のドエル
   の終了との間の差に等しい量だけ前記プレドエル期間を
   短縮させる短縮手段を有する事を特徴とする装置。