JPS5942496B2 - 選局装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は機械的接点のない純電子的な選局装置に関する
ものであり、ＩＣ化が容易で、選局動作の早い装置を提
供しようとするものである。

従来例の構成とその問題点 電圧（電流）可変リアクタンス素子を同調素子とし、そ
の可変リアクタンス素子に印加する電圧（電流）を予め
設定しておいて、選局時にはその電圧（電流）を選択し
て可変リアクタンス素子に印加することによりチャンネ
ル選択をするいわゆる電子チューナにおいて、その選局
用の電圧（電流）をディジタル化してメモリーに記憶し
ておくものが考えられている。

たとえば、可変抵抗で調整した選局用電圧をＡ−Ｄ変換
器でディジタル信号に変換してチャンネル毎にメモリー
に書き込み、選局時にはメモＩＪ−からディジタル信号
を読み出し、Ｄ −Ａ変換器でアナログ圧に変換してチ
ューナに加えることにより選局をするというものがある
。

しかし、かかる装置で従来のものにおける可変抵抗のＡ
−Ｄ変換動作が経年変化等による変動を生じていて正確
でない場合等には、可変抵抗の電圧調整は正しくてもメ
モリーへのディジタル信号を直接には検出していないた
めに不正確なディジタル信号が記憶されることになって
しまい、メモリーから読み出してＤ−Ａ変換したときに
正確な選局電圧が得られなくなるおそれがあった。

また、メモリーに書き込む選局電圧のディジタル信号を
作成する手段として、計数回路の計数出力を直接Ｄ−Ａ
変換器でアナログ電圧に変換し、これと可変抵抗器から
の電圧とを電圧比較器で比較し、一致したときに計数回
路へのクロックパルス供給用の切換スイッチを制御して
計数回路の計数を停止させ、その後、メモリーの入力側
と出力側とにそれぞれ設けたスイッチを切換えてメモリ
ーにディジタル信号を書き込み、また読み出すというも
のがある。

ところが、このものでも書込時にはディザタル信号をメ
モリーを含まないループで検出しており、このため、メ
モリーの書込／読出切換えのためにメモリーの入力側と
出力側とに２組のスイッチが必要で構成が複雑なものに
なってしまう欠点があった。

発明の目的 本発明はかかる従来の不都合を解消して、メモリーへの
選局用電圧（電流）のディジタル信号を書き込むときに
そのメモリーへｐ入力ディジタル信号とＤ−Ａ変換器へ
の入力ディジタル信号との不一致を皆無にして正確なデ
ィジタル信号の検出および書き込みを可能にし、かつ、
Ｄ −Ａ変換器へのディジタル信号の切り換えが不要で
構成を簡単なものにすることのできる選局装置を提供す
ることを目的とするものである。

発明の構成 本発明においては、まず、選局チャンネルを指令する信
号に対応して選ばれる複数のメモリー素子を有するメモ
リーブロックを設ける。

そして、このメモリーブロックへのディジタル信号の書
込手段としては、このメモリーブロックの各メモリー素
子に、あらかじめ対応するチャンネル毎に、クロックパ
ルスを計数するカウンターの計数出力をディジタル信号
として入力するようにするとともに、そのディジタル信
号を読み出してＤ−Ａ変換した選局電圧をチューナに加
えつつそのＤ −Ａ変換した選局電圧とボリウムからの
当該チャンネルを選局するための入力電圧とを比較して
両者が一致しないときにカウンターの計数動作をさせ両
者が同一になったときにカウンターの計数動作を停止さ
せるようにすることによって、選局電圧をディジタル的
にメモリーブロックに記憶させる。

選局時には、選局チャンネルを指令する信号によりメモ
リーブロックの当該選局チャンネルに対応するメモリー
素子より当該選局チャンネル用の選局電圧のディジタル
信号を取出し、その出力をＤ−Ａ変換して可変リアクタ
ンス素子に印加して選局するようにしている。

実施例の説明 以下、本発明の一実施例について、添付図面を参照して
説明する。

第１図に本選局装置のブロック図を示す。

１は１０ケの常時開のスイッチを持ったキーボードであ
り、このキーボードに押された１０進信号を１０進２進
信号変換部２で２進信号に変換する。

一方キーボード１のどのキーを閉じても出る信号をタイ
ミング信号発生部５に入れ、プリセッタブルカウンター
３，４への入力コントロールを行うための信号をこのタ
イミング信号発生部５で作り出す。

カウンター３，４への読み込み信号に関する説明は後は
ど行うが、キーを押した瞬間１０の桁のカウンター４に
はクリヤー信号が入り、出力は全てローレベルになり、
１の桁のカウンター３には押したキーに相当する２進信
号が入力されこれが記憶される。

このキーを押してから一定時間内に入力信号がなければ
そのままの状態となり、次の一定時間内に入力信号が入
った場合即ちキーを押した場合はカウンター３に入って
記憶されていた内容がカウンター４に読込まれ、記憶さ
れる。

そして２回目に押したキーに相当する２進信号がカウン
ター３に読込まれてその状態を保持する。

カウンター３の２進信号出力をＸデコーダおよびドライ
バー７に入れ、カウンター４の２進信号出力をＸデコー
ダおよびドライバー６に入れ各々の出力でメモリー、ブ
ロック１６のアドレス指定を行う。

６及び７の出力をバンド切換信号発生部９に入れ、リア
クタンス素子を同調素子とする電子チューナに加えるた
めのバンド切換信号を作りチューナ１８に加える。

一方、ＸＹアドレスドライバー６．７で指定されたアド
レスに対して選局に必要な精度の電圧をＤ−Ａ変換で得
られるだけのビット数を記憶させるためのメモリ一部を
コントロールする。

今回は１２ビツトで構成している。

ボリウム１０で得られる電圧を電圧比較回路１１に入れ
メモリブロック１６からの１２ビツトのディジタル出力
をＤ−Ａ変換した電圧と比較し、電圧が一致していない
時、ゲーテツドオツシレータ１２を発振させカウンター
１３を駆動する。

書込スイッチを書込状態にしておくと、カウンター１３
の出力がメモリーブロック１６に１２ビツトで入力され
ると同時にそのメモリーブロック１６の出力がＤ−Ａ変
換器１７に入力される。

このような書き込み時においてメモリーブロック１６に
ディジタル信号を書き込みつつ読み出すという動作は、
メモリーブロック１６に短い周期で書き込み、駆動パル
スを加えることによりカウンター１３からのディジタル
信号をその都度メモリーブロック１６に書き込み、その
書き込み駆動パルスの間の期間はメモリーブロック１６
からその書き込まれたディジタル信号を読み出すという
ような制御等によればよい。

このＤ−Ａ変換器１７のアナログ出力とボリウム１０と
の電圧を比較し、一致した時オツシレータ１２は発振を
停止する。

Ｄ−Ａ変換器１７の出力をリアククンス素子を同調素子
とするチューナ１８のチューニング電圧とすると画面を
見ていながらボリウム１０で電圧を変化させ受像画面を
確認することができる。

スイッチ１５をこの状態で選局側にすると二の状態の電
圧をディジタルで記憶されたことになる。

同様の操作を行うことによりチャンネル番号に対応した
電圧をディジタルで記憶させることが出来る。

以上の様な手順で、キーインされた番号に相当するチャ
ンネルが選局される訳である。

次に第１図の各部の装置の具体回路について説明する。

第１図と同一物は同一番号を付して説明する。

第２図に於て、１はキーボードでこれは１０ケの常時は
開いているスイッチ１−０〜１−９で閉じたスイッチに
対応する２進数を１０進２進信号変換部２で２進信号に
変換しプリセッタブルカウンター３のり、ＡｌＤ、Ｂｌ
Ｄ、Ｃ，Ｄ、Ｄ入力となる。

プリセッタブルカウンター３及び４はＬ ｏａｄ端子に
ローベル信号が入った時に入力２進信号をメモリーする
が、Ｌ ｏａｄ端子入力がハイレベルの時は入力２進信
号には無関係に以前の記憶内容を保持する。

又Ｃ１ｅａｒ端子にハイレベルの信号が入った時カウン
ターの内容をクリヤーレ出力を全てローレベルにする。

このプリセッタブルカウンター３，４をコントロールす
るタイミング信号発生部５の各部の波形のタイミングチ
ャートを第３図に示す。

ａ−キーボード１のスイッチ１−０〜１−９のどれを閉
じてもローレベルの信号を出すことを示している。

ａを入力信号としたモノステーグルマルチバイブレーク
ｓ−ｉ、ｓ−２，５−３の出力をｂ及びｅ及びり、ｉと
する。

ｂのパルス巾はａのパルス巾よりｌ卦さくｅのパルス巾
はｂのパルス巾より小さくなるようにし、ｈ。

ｉのパルス巾はキーを２回押すであろう時間より少し大
きく選んでおく。

モノステーブルマルチバイブレータ５−１の出力すの反
転出力Ｃの微分出力をプリセッタブルカウンター３のＬ
ｏａｄ、端子に加える。

又５−３のモノステーブルマルチバイブレーク出力り及
びｉは約２〜３秒程度のパルス巾を得るようにしてその
時間内にキーボードのスイッチ１−０〜１−９を１つ押
したか（閉じたか）、２つ押したか（閉じたか）を認識
するために使用する。

又モノステーブルマルチバイブレータ５−２の出力ｅの
反転出力ｆとモノステーブルマルチバイブレーク５−３
の出力をｉとのナンドを取るとｋなる出力が得られこれ
を微分して立下りパルスをカウンター１８のＬｏａｄ２
信号として使い、ｆとモノステーブルマルチバイブレー
ク５−３のもう１つの出力りとのナンド出力ｊを微分し
てその立上りパルスｌをプリセッタブルカウンタ４のＣ
１ｅａｒ信号として使用する。

このようにすると、モノステーブルマルチバイブレーク
５−３が働いている間にキーボードスイッチを１回押し
たのと、２回押したのとではプリセッタブルカウンター
３゜４への入力の様子が異なる。

先づキーボードスイッチを１回押すとモノステーグルマ
ルチバイブレーク５−３が２〜３秒間程度のパルスを出
すが、この間にキーボードスイッチより入力信号が与え
られない場合は最初に押されたキーボードスイッチによ
りプリセッタブルカウンター４がＣ１ｅａｒ信号ｌによ
りクリヤーされ、キーインされた２進信号がＬｏａｄ１
信号ｄによりプリセッタブルカウンター３に記憶される
。

一方、キーボードスイッチを押してモノステーグルマル
チバイブレーク５−３が働いている間にもう１回キーボ
ードスイッチを押すと、１回目のキーインの際の動作内
容は前述のとおりであるが、２回目のキーインをやると
Ｌｏａｄ２信号ｍによりプリセッタブルカウンター３の
内容がプリセッタブルカウンタ４に読込まれる。

次にＬｏａｄ１信号ｄによりキーボードからの入力２進
信号がプリセッタブルカウンター３に読込まれ記憶する
。

このようにある一定時間（モノステーグルマルチバイブ
レーク５−３の働いている時間）にもう１回キーインを
するのと、しないのとの認別をつけるようにしたのは次
の理由による。

例えばチャンネル番号をキーボードで押す場合に６チヤ
ンネルであれば０を押して６を押すという操作はやらず
、６だけを押し、１２チヤンネルであれば１と２のキ−
を押す。

この様に１の桁のチャンネル（１〜９チヤンネル）はキ
ーを１回だけ押し、１０の桁のチャンネルは２回キーを
押すためにこの様な構成としたものである。

このプリセッタブルカウンター３の出力Ｑ、Ａ、Ｑ、Ｂ
、Ｑ、Ｃ，Ｑ、Ｄは、１の桁のチャンネル表示素子８−
２を駆動することが出来るように８−１なる信号変換部
及び駆動部の入力信号となると共にメモリブロック１６
のアドレス指定用の、Ｘアドレスデユーダ７−１及びＸ
アドレスドライバー７−２の入力信号となる。

又、プリセッタブルカウンター４の出力Ｑ２Ａ。

Ｑ２Ｂ、Ｑ２Ｃ２Ｑ２Ｄは１０の桁のチャンネル表示素
子８−３を駆動することが出来るように８−４なる信号
変換部及び駆動部の入力信号となると共にメモリーブロ
ック１６のアドレス指定用の、Ｘアドレスデコーダ６−
１、及びＸアドレスドライバー６−２の入力信号となる
。

又、Ｘアドレスドライバー７−２及びＸアドレスドライ
バー６−２出力はバンド切換信号発生部９の入力信号と
なる。

このバンド切換信号発生部９は第８図で詳しく説明する
。

メモリーブロック１６は第４図に於て詳細な説明を行う
。

次に第６図はプリセット用ボリウム１０及び、電圧比較
回路及びシュミット回路のスイッチング回路１１、この
スイッチング出力によりコントロールされるゲーテツド
オツシレータ１２及びこのオツシレータ出力で１駆動さ
れるカウンタ１３の具体的回路構成を示す。

プリセット用ボリウム１０でプリセットされた電圧と、
後はど説明するＤ−Ａ変換器１７の電圧とを比較し、一
致してない場合はスイッチング出力１１−Ｃがバイレベ
ル、一致した場合にはスイッチング出力１１−Ｃカ釦−
レベルになる様構成している。

一致していない場合ゲーテツドオツシレータ入力がバイ
レベルであるから、発振を開始しカウンター１３を駆動
する。

この出力はゲート回路１４を経てメモリーブロック１６
に入る。

第４図はメモリーブロック１６の具体的な回路構成を示
す。

７ａ〜７ｊはＸアドレス・ドライバー７からの出力で、
６ａ〜６ｇはＸアドレス・ドライバー６からの出力信号
で、メモリブロックのアドレス指定入力信号で書込み時
及び読出し時にバイレベルにする。

例えば７ａと６ａをバイレベルにすると１６−１〜１６
−１２のメモリー素子１６ａを選び出す。

メモリブロック１６に記憶させたい場合は入力ゲート１
４制御用の書込みスイッチをバイレベル即ち１５−Ｃ側
にする。

ゲート回路１４は第５図に示す様な構成であり１５−ａ
をバイレベルにすると１３ａ〜１３１の入力は１４ａ１
〜１４１２に出力としてあられれるが、１５ａがローレ
ベルであれば入力のいかんにかかわらず出力はバイレベ
ルになる。

アドレス指定をし、メモリブロック人力１４ａ１〜１４
１２がローレベルの時メモリ素子に対しセット、リセッ
ト入力として働く。

１４ａ１〜１４ａ２はメモリ素子のセット入力、及びリ
セット入力で１４ｂ１゜１４ｂ２〜Ｉｉ１，１０’２も
同様である。

以上の説明で明らかなように１３ａ〜１３Ａ入力をメモ
リブロック１６に記憶させる事が出来る。

そして書込みスイッチ１５をローレベル、１５−６側に
すると書込みが完了したことになる。

同様の方法でメモリ素子１６ｂに記憶させる事が出来る
。

この様にして書込まれた内容を１７ａ〜１７に出力より
アドレスごとに読出すことが出来る。

この読出した出力を次のＤ−Ａ変換器１７に入れる。

Ｄ−Ａ変換部は第７図に示す様な回路構成をとる。

はしご型のＤ−Ａ変換出力を直流増幅器１７−１及びエ
ミッタフォロアー１７−２を経て１７−４出力より前記
の第６図の１１−６の電圧比較回路の入力端子に入る。

ここで一致した時スイッチング出力１１−Ｃがローレベ
ルとなりゲ゛−テツドオツシレーク１２が発振停止する
。

この時のカウンタ１３出力をメモリブロックに記憶させ
る。

又、Ｄ−Ａ変換部の１７−３出力をリアクタンス素子を
同調素子とするチューナのリアクタンス素子に加えて選
局する。

これと同時に第８図のバンド切換信号発生部よりバンド
切換信号を得てチューナのバンド切換をコントロールす
る。

第８図に於てＸアドレスドライバ一山カフａは１の桁の
Ｏに相当し、７ｂは２・・・・・・・・・７ｊは９に相
当し、Ｘアドレスドライバー出力６ａはＯに相当し、６
ｇは６に相当する。

アンドゲート９−１は１を、９−２は２〜９−１２は１
２チヤンネルの時出力はバイレベル、他の場合はローレ
ベルである。

オアゲート９−１３は１〜３チャンネル即ちＶＨＦロー
チャンネルの時バイレベル、他の場合はローレベルであ
り、オアゲート９−１４は４〜１２チャンネル即ちＶＨ
Ｆバイチャンネルの時バイレベルであり他の場合はロー
レベルであり、オアゲート９−１５はＵＨＦ受信時即ち
、１〜１２チヤンネル以外の場合にバイレベルで１〜１
２チャンネル受信時にはローレベルである。

これらの出力を９−１６．９−２２．９−２０でレベル
変換し９−１７ 、９−１８ 、９−１９ 。

９−２１でスイッチングしそれらの出力９−ａ。

、 ９−ｂ 、 ９７ｃでチューナのパンード切換を行
う。

この場合はＶＨＦ１２チャンネルを受信する時は一９ａ
がローレベル、９ｂがＶｄ、９ｃは開放でＶＨＦバイチ
ャンネルを受信時には９ａがＶｄ。

９ｂがＶｄ、９ｃが開放、ＵＨＦ受信時は９ａがローレ
ベル、９ｂが開放、９ｃがＶｄとなる。

発明の効果 以上の説明から明らかなように、本発明によればキーボ
ードによりチャンネル番号を押すとそのチャスネルに相
当した電圧がメモリーブロックから読出されて選局され
る。

そして、この装置は何ら機械的１駆動部が存在せずかつ
瞬時に選局できるものであり、チューナの電圧対周波数
の特性曲線の個性に合わせてディジタル的に記憶させる
ことが可能であり高精度の電圧記憶が可能であり近年開
発されつつある不揮発性のメモリー素子を使用すること
により永久記憶も可能であり、ディジタル回路で構成し
ているのでＩＣ化、ＬＳＩ化が容易である。

さらに、本発明においては、メモリーブロックに記憶さ
せるための選局電圧のディジクル信号を作成する手段と
して、各チャンネル毎に基準となる電圧を調整して入力
するボリウムと、クロックパルスを計数するカウンター
とを用いそのカウンターの計数出力をディジタル信号と
してメモリーブロックに書き込みつつ同時にその同じデ
ィジタル信号をメモリーブロックから読み出し、Ｄ−Ａ
変換し、そのＤ−Ａ変換したアナログ電圧をチューナに
加えて選局をさせながらその同じアナログ電圧と上記の
ボリウムからの入力電圧とを比較して、両電圧が異なっ
ている間はカウンターに計数動作を継続させて両電圧が
一致したときにカウンターの動作を停止させてそのとき
のカウンターの出力のディジタル信号をメモリーブロッ
クニ記憶させるようにしている。

これにより、メモリーブロックへのディジタル信号の記
憶時にはカウンターから一旦メモリ−ブロックに書き込
んだ信号を読み出しＤ−Ａ変換してチューナに加えつつ
入力用のボリウムの電圧と比較するので、メモリーブロ
ックに書き込まれているディジタル信号をそのメモリー
ブロックを経由して検出することとなって正確に検出す
ることができ、メモリーブロックに正確なディジタル信
号を書き込むことができる。

さらに、この構成によれば、カウンターからのディジタ
ル信号はメモリーブロックのみに入力し、かつＤ−Ａコ
ンバータにはメモリーブロックからの読出し信号のみを
入力するようにしているため、Ｄ−Ａコンバータにカウ
ンターの出力ディジタル信号とメモリーブロックからの
読出し信号とを切換えて加えるような切換回路が不要で
あり、簡単な構成で実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例における選局装置のブロック
線図、第２図は同装置の要部の具体回路図、第３図ａ
＋ ｂ ＋ Ｃ＋ ｄ ｒ ｅ ｙ ｆ ＋ ｇ ｙ
ｈ ｔ Ｉ ＋ｊ、に、ｌ、ｍは同装置説明のための波
形図、第４図、第５図、第６図、第７図、第８図はそれ
ぞれ同装置の一部分の具体的な回路図である。 １・・・・・・キーボード、２・・・・・・エンコーダ
、３，４・・・・・・カウンター、６，７・・・・・・
ＸＹデコーダ、１６・・・・・・メモリーブロック、１
７・・・・・・Ｄ −Ａ変換器、１０・・・・・・ボリ
ウム、１１・・・・・・電圧比較器、１２・・・・・・
オツシレータ、１３・・・・・・カウンター、１５・・
間スイッチ。

Claims (1)

【特許請求の範囲】
1. １ 可変りアクタンス素子を同調素子とするチューナと
   、選局チャンネルを指令する信号に対応して選ばれる複
   数のメモリー素子を有するメモリーブロックと、このメ
   モリーブロックの各メモリー素子に、あらかじめ対応す
   るチャンネル毎に、クロックパルスを計数するカウンタ
   ーの計数出力をディジタル信号として入力しかつそのデ
   ィジタル信号を読み出してＤ−Ａ変換した選局電圧をチ
   ューナに加えつつそのＤ−Ａ変換した選局電圧とボリウ
   ムからの当該チャンネルを選局するための入力電圧とを
   比較して両者が一致しないときに上記カウンターの計数
   動作をさせ両者が同一になったときに上記カウンターの
   計数動作を停止させるようにすることによって選局電圧
   をディジタル的に記憶させる記憶書込手段と、選局時に
   、上記選局チャンネルを指令する信号により、上記メモ
   リーブロックの当該選局チャンネルに対応するメモリー
   素子より当該選局チャンネル用の選局電圧のディジタル
   信号を取出し、その出力をＤ −Ａ変換して上記可変リ
   アクタンス素子に印加して選局する手段とを備えたこと
   を特徴とする選局装置。