JPS5943420A - 電流ミラ−形定電流装置 - Google Patents
電流ミラ−形定電流装置Info
- Publication number
- JPS5943420A JPS5943420A JP15259182A JP15259182A JPS5943420A JP S5943420 A JPS5943420 A JP S5943420A JP 15259182 A JP15259182 A JP 15259182A JP 15259182 A JP15259182 A JP 15259182A JP S5943420 A JPS5943420 A JP S5943420A
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- turned
- transistor
- switching circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000017531 blood circulation Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、スイッチング回路部を有する電流ミラー形
定電流装置に関する。
定電流装置に関する。
第１図は、一般のＰＮＰ トランジスタを用いた′混流
ミラー形定電流回路に、スイノチンク回路を設けた従来
の定電流装置の一構成例を示す。図において、Ｑ４はコ
レクタとベースを短絡したダイオ−ド接続構成のバイア
ス用ＰＮＰトランジスタで、Ｑｌ、Ｑｌ、Ｑ３、Ｑ５は
、前記トランジスタＱ４のベースに共通接続されたベー
スを有する定電流源ＰＮＰトランジスタである。そして
、これら各トランジスタＱ１、Ｑｌ、Ｑ３、Ｑ４、Ｑ５
のそれぞれのエミッタには、エミッタ抵抗Ｒ１、Ｒ２、
Ｒ３、Ｒ４、Ｒ５が接続されている。エミッタ抵抗Ｒ１
、ｆＬｚの他端は、スイッチＳＷ１を介して電源’Ｊ
ｃｃに接続されており、また、エミッタ抵抗Ｒ３、几４
、Ｒ５の他端は直接電源Ｖ ｃｃに接続されている。Ｐ
ＮＰトランジスタＱｌのコレクタは、一端を接地した抵
抗１モロと、エミタ接地されたＮＰＮ トランジスタＱ
６のベースに接続されておす、トランジスタＱ６のコレ
クタは出力端子０ＵＴ１に接続されている。ＰＮＰ ｌ
−ランジスタＱ２のコレクタは、一端を接地した抵抗Ｂ
７とエミッタ接地されたＮＰＮ ｌ−ランジスタＱ７の
ベースに接続されている。ＰＮＰトランジスタＱ３のコ
レクタは、一端を接地した抵抗Ｒ８と、前記ＮＰＮ ｌ
−ランジスタＱ７のコレクタ、及びエミッタ接地された
ＮＰＮトランジスタＱ８のベースに接続されており、該
トランジスタＱ８のコレクタは、出力端子０ＵＴ２に接
続されている。バイアス用Ｐ Ｎ Ｉ） ｌ−ランジヌ
タＱ４のコ１ノックは、コレクタに流れる基準電流値を
定めるための、一端を接地された抵抗）（９に接続され
ている。ｆｌｉた、スイッチング回路と並列に設けられ
た定′低流源とじて動作するＰＮＰ ｌ−ランジスクＱ
５の二〕シ・クク１こは、負荷インピーダンスＺ１がＭ
ｇされでいる。
ミラー形定電流回路に、スイノチンク回路を設けた従来
の定電流装置の一構成例を示す。図において、Ｑ４はコ
レクタとベースを短絡したダイオ−ド接続構成のバイア
ス用ＰＮＰトランジスタで、Ｑｌ、Ｑｌ、Ｑ３、Ｑ５は
、前記トランジスタＱ４のベースに共通接続されたベー
スを有する定電流源ＰＮＰトランジスタである。そして
、これら各トランジスタＱ１、Ｑｌ、Ｑ３、Ｑ４、Ｑ５
のそれぞれのエミッタには、エミッタ抵抗Ｒ１、Ｒ２、
Ｒ３、Ｒ４、Ｒ５が接続されている。エミッタ抵抗Ｒ１
、ｆＬｚの他端は、スイッチＳＷ１を介して電源’Ｊ
ｃｃに接続されており、また、エミッタ抵抗Ｒ３、几４
、Ｒ５の他端は直接電源Ｖ ｃｃに接続されている。Ｐ
ＮＰトランジスタＱｌのコレクタは、一端を接地した抵
抗１モロと、エミタ接地されたＮＰＮ トランジスタＱ
６のベースに接続されておす、トランジスタＱ６のコレ
クタは出力端子０ＵＴ１に接続されている。ＰＮＰ ｌ
−ランジスタＱ２のコレクタは、一端を接地した抵抗Ｂ
７とエミッタ接地されたＮＰＮ ｌ−ランジスタＱ７の
ベースに接続されている。ＰＮＰトランジスタＱ３のコ
レクタは、一端を接地した抵抗Ｒ８と、前記ＮＰＮ ｌ
−ランジスタＱ７のコレクタ、及びエミッタ接地された
ＮＰＮトランジスタＱ８のベースに接続されており、該
トランジスタＱ８のコレクタは、出力端子０ＵＴ２に接
続されている。バイアス用Ｐ Ｎ Ｉ） ｌ−ランジヌ
タＱ４のコ１ノックは、コレクタに流れる基準電流値を
定めるための、一端を接地された抵抗）（９に接続され
ている。ｆｌｉた、スイッチング回路と並列に設けられ
た定′低流源とじて動作するＰＮＰ ｌ−ランジスクＱ
５の二〕シ・クク１こは、負荷インピーダンスＺ１がＭ
ｇされでいる。
次に、このように構成されている従来の、スイッチング
回路を有する定電流装置の動作について説明する。この
装置は、スイッチＳＷＩを、ＯＮ。
回路を有する定電流装置の動作について説明する。この
装置は、スイッチＳＷＩを、ＯＮ。
ＯＦＦすることにより、出力端子０［ＪＴｚ 、及び０
ＵＴ２をそれぞれ交互にＯＮ、 ＯＦＦず６ものである
。すなわち、スイッチＳＷＩを０１’ Ｘｉ’にしたと
きには、ＰＮＰＩ−ランジスタＱ１、Ｑ２がＯＩ、ＮＦ
となり、それ（こよりＰＮＰ トランジスタＱ６がＯＦ
Ｉ”となって、０ＵＴｌがＯＦＦになる。また、この
際、ＮＰＮＩ−ランジスタＱ７がＯＬ” Ｉ”となるの
で、ＰＮＰ トランジスタＱ３のコレクタ電流で、ＮＰ
ＮトランジスタＱ８がＯＮとなって出力端子０ＵＴ２は
ＯＮとなる。これに対し、スイッチＳＷ１をＯＮにした
ときは、ｉ’ＮＰＩ−ランジスタＱｘ、Ｑ２がＯＮとな
り、ＮＰＮトランジスタＱ６がＯＮとなって、出力端子
ＯＵ Ｔ １がＯＮとなる。また、この際、ＮＰＮｌ、
ランジスタＱ７がＯＮとなるので、１） Ｎ Ｐ ）ラ
ンジスタＱ３のコレクタ電流は、ＮＰＮトランジスタＱ
７のコレクタに吸い込まれ、ＮＰＮトランジスタＱ８が
ＯＦＩ”となり、出力端子０ＵＴ２がＯＦＦとなる。
ＵＴ２をそれぞれ交互にＯＮ、 ＯＦＦず６ものである
。すなわち、スイッチＳＷＩを０１’ Ｘｉ’にしたと
きには、ＰＮＰＩ−ランジスタＱ１、Ｑ２がＯＩ、ＮＦ
となり、それ（こよりＰＮＰ トランジスタＱ６がＯＦ
Ｉ”となって、０ＵＴｌがＯＦＦになる。また、この
際、ＮＰＮＩ−ランジスタＱ７がＯＬ” Ｉ”となるの
で、ＰＮＰ トランジスタＱ３のコレクタ電流で、ＮＰ
ＮトランジスタＱ８がＯＮとなって出力端子０ＵＴ２は
ＯＮとなる。これに対し、スイッチＳＷ１をＯＮにした
ときは、ｉ’ＮＰＩ−ランジスタＱｘ、Ｑ２がＯＮとな
り、ＮＰＮトランジスタＱ６がＯＮとなって、出力端子
ＯＵ Ｔ １がＯＮとなる。また、この際、ＮＰＮｌ、
ランジスタＱ７がＯＮとなるので、１） Ｎ Ｐ ）ラ
ンジスタＱ３のコレクタ電流は、ＮＰＮトランジスタＱ
７のコレクタに吸い込まれ、ＮＰＮトランジスタＱ８が
ＯＦＩ”となり、出力端子０ＵＴ２がＯＦＦとなる。
ところで、このようにスイッチＳＷＩをＯＮ、 ＯＦＦ
操作して、出力端子０ＵＴＩ、０ＵＴ２をＯＮ、ＯＦＦ
させる場合において、定電流源に接続された負荷インピ
ータンスＺ１に流れる′電流を考察すると、基準電流値
を定める抵抗Ｒ９に流れる電流は、スイッチＳＷ１のＯ
Ｎ、 ＯＦＦ操作により、ＰＮＰ Ｉ−ランジスタＱ１
およびＱ２のベース電流分だけ変化し、それに応じて、
バイアス用Ｐ Ｎ Ｐ Ｉ−ランジスタＱ４のベース電
位も変化するので、定電流源ＰＮＰトランジスタＱ５の
コレクタ電流、即ち負荷インピーダンスＺ１を流れる電
流も、スイッチＳＷＩ Ｏ） ＯＮ、 ＯＦＦに従い変
動してしまうことになり、定電流回路の動作が不安定に
なるという欠点がある。
操作して、出力端子０ＵＴＩ、０ＵＴ２をＯＮ、ＯＦＦ
させる場合において、定電流源に接続された負荷インピ
ータンスＺ１に流れる′電流を考察すると、基準電流値
を定める抵抗Ｒ９に流れる電流は、スイッチＳＷ１のＯ
Ｎ、 ＯＦＦ操作により、ＰＮＰ Ｉ−ランジスタＱ１
およびＱ２のベース電流分だけ変化し、それに応じて、
バイアス用Ｐ Ｎ Ｐ Ｉ−ランジスタＱ４のベース電
位も変化するので、定電流源ＰＮＰトランジスタＱ５の
コレクタ電流、即ち負荷インピーダンスＺ１を流れる電
流も、スイッチＳＷＩ Ｏ） ＯＮ、 ＯＦＦに従い変
動してしまうことになり、定電流回路の動作が不安定に
なるという欠点がある。
本願発明は、従来のスイッチング回路部と定電流回路部
とを有する′直流ミラー形定電流装置のかかる欠点を解
消すべくなされたもので、スイッチング回路部を構成す
る定電流源トランジスタのエミッタ抵抗を切換操作して
、スイッチング回路部を１Φ作させ、該動作による定電
流回路部の電流出力の変動を、小さくできるようにした
電流ミラー形定屯流装置を提供することを目的と′する
ものである。
とを有する′直流ミラー形定電流装置のかかる欠点を解
消すべくなされたもので、スイッチング回路部を構成す
る定電流源トランジスタのエミッタ抵抗を切換操作して
、スイッチング回路部を１Φ作させ、該動作による定電
流回路部の電流出力の変動を、小さくできるようにした
電流ミラー形定屯流装置を提供することを目的と′する
ものである。
以下実施例に基づき本願発明の詳細な説明する。
第２図は、本願発明に係る電流ミラー形定亀流装置の基
本的な実施例の回路構成を示すもので、その基本構成は
第］ ［’ｌに示した従来の装置上同様であるが、本願
発明は、スイッチ８Ｗ＋と並列に抵抗■（１０を挿入し
、スイッチＳＷ１を操作して、スイッチング回路部の定
電流源トランジスタのエミッタ抵抗を切換え、スイッチ
ング回路部を動作するよ・うにしたものである。
本的な実施例の回路構成を示すもので、その基本構成は
第］ ［’ｌに示した従来の装置上同様であるが、本願
発明は、スイッチ８Ｗ＋と並列に抵抗■（１０を挿入し
、スイッチＳＷ１を操作して、スイッチング回路部の定
電流源トランジスタのエミッタ抵抗を切換え、スイッチ
ング回路部を動作するよ・うにしたものである。
スイッチＳＷｘに並列に挿入される抵抗ＲＩＯの抵抗値
を、Ｊ？・１０ （抵抗値） ＞ Ｒ３（抵抗値）ごＲ
＜ （抵抗値）に選んでおくと、スイッチ８Ｗ１がＯＦ
Ｆのときは、ＰＮＰＩ−ランジスタＱ１、Ｑ２がＯＩ”
Ｆ吉なり、したがってＮＰＮ トランジスタＱ６が０Ｆ
Ｉ−となって、出力端子０ＵＴＩがＯＦＦ’となる。一
方、ＮＰＮトランジスタＱ７はＯＦＦとなるが、ＰＮＰ
トランジスタＱ８のコレクタ電流でＮＰＮ ｌ−ランジ
スタＱ８がＯＮとなり、出力端子０ＵＴ２はＯＮとなる
。
を、Ｊ？・１０ （抵抗値） ＞ Ｒ３（抵抗値）ごＲ
＜ （抵抗値）に選んでおくと、スイッチ８Ｗ１がＯＦ
Ｆのときは、ＰＮＰＩ−ランジスタＱ１、Ｑ２がＯＩ”
Ｆ吉なり、したがってＮＰＮ トランジスタＱ６が０Ｆ
Ｉ−となって、出力端子０ＵＴＩがＯＦＦ’となる。一
方、ＮＰＮトランジスタＱ７はＯＦＦとなるが、ＰＮＰ
トランジスタＱ８のコレクタ電流でＮＰＮ ｌ−ランジ
スタＱ８がＯＮとなり、出力端子０ＵＴ２はＯＮとなる
。
スイッチＳＷ１がＯＮのときは、ＰＮＰトランジスタＱ
工、Ｑ２がＯ，Ｎとなって、ＮＰＮ ｌ−ランジスタＱ
６、Ｑ７がＯＮとなり、出力端子ＯＵ’Ｉ’ｌは（１）
Ｎとなる。一方、トランジスタＱ７がＯＮとなるため、
ＮＰＮＩ−ランジスタＱ８がＯＦＦとなり、出力端子Ｏ
Ｕ Ｔ２は０１゛１−となる。
工、Ｑ２がＯ，Ｎとなって、ＮＰＮ ｌ−ランジスタＱ
６、Ｑ７がＯＮとなり、出力端子ＯＵ’Ｉ’ｌは（１）
Ｎとなる。一方、トランジスタＱ７がＯＮとなるため、
ＮＰＮＩ−ランジスタＱ８がＯＦＦとなり、出力端子Ｏ
Ｕ Ｔ２は０１゛１−となる。
このように、スイッチＳＷＩに並列抵抗１（１ｏを挿入
すると、第１図に示した従来の装置の場合きは異なり、
スイッチＳＷＩがＯＦＦの場合においても、抵抗Ｒ，１
０を通して、ＰＮＰトランジスタＱｌ、Ｑ２にエミッタ
電流が流れ、該トランジスタＱｌ、Ｑ２のベー スにベ
ース電流が流れるので、スイッチＳＷＩがＯＮのときと
ｏ ＦＦ’のときζこおける、Ｉ）Ｎｉ）トランジスり
Ｑ４のベー スミ位の変化は、従来の場合に比べ小さく
なり、１２、たがって、スイッチ８Ｗ１のＯＮ、 ＯＦ
Ｆによる負荷インビータンス乙ｌに流れる電流の変動（
ま小さく １ｊ（Ｉえられる。
すると、第１図に示した従来の装置の場合きは異なり、
スイッチＳＷＩがＯＦＦの場合においても、抵抗Ｒ，１
０を通して、ＰＮＰトランジスタＱｌ、Ｑ２にエミッタ
電流が流れ、該トランジスタＱｌ、Ｑ２のベー スにベ
ース電流が流れるので、スイッチＳＷＩがＯＮのときと
ｏ ＦＦ’のときζこおける、Ｉ）Ｎｉ）トランジスり
Ｑ４のベー スミ位の変化は、従来の場合に比べ小さく
なり、１２、たがって、スイッチ８Ｗ１のＯＮ、 ＯＦ
Ｆによる負荷インビータンス乙ｌに流れる電流の変動（
ま小さく １ｊ（Ｉえられる。
以Ｉ−実施例に基つき詳細に説明したように、本願発明
は、定電流回路部に並設したスイッチング回路部のスイ
７・チング動作を、スイッチング回路部の定電流源トラ
ンジスタのエミッタ抵抗の切換え（こより行うよ・うに
構成したので、スイッチング［「ｉｌｌｌｌ表部列に設
けられている定電流回路部の出力可流のスイッチング動
作（ごより受ける変動を、小さくするこ吉ができる。
は、定電流回路部に並設したスイッチング回路部のスイ
７・チング動作を、スイッチング回路部の定電流源トラ
ンジスタのエミッタ抵抗の切換え（こより行うよ・うに
構成したので、スイッチング［「ｉｌｌｌｌ表部列に設
けられている定電流回路部の出力可流のスイッチング動
作（ごより受ける変動を、小さくするこ吉ができる。
なお、にｄ己実施例では、電流ミラー形定゛亀流回路に
Ｉ：’ Ｎ ］、） ］ｌ−ランジスを用いたものを示
したが、本願発明はこれに限定されるものではなく、電
源の極性を逆にして、ＮＰＮ）ランジスタで構成した血
流ミラー形定′成流回路にも、同様に適用することがで
きる。
Ｉ：’ Ｎ ］、） ］ｌ−ランジスを用いたものを示
したが、本願発明はこれに限定されるものではなく、電
源の極性を逆にして、ＮＰＮ）ランジスタで構成した血
流ミラー形定′成流回路にも、同様に適用することがで
きる。
第１図は、従来の電流ミラー形定電流装置の回路構成図
、第２図は本願発明に係る電流ミラー形定電流装置の一
実施例の回路構成図である。 図において、Ｑｌ、Ｑ２、Ｑ３、Ｑ５は定電流源Ｐ Ｎ
Ｐトランジスタ、Ｑ４はバイアス用ＰＮＰトランジス
タ、Ｚｌは負荷インピーダンス、ＯＵ Ｔ １、ＯＵ
Ｔ ２は出力端子を示す。 特許出願人 オリンパス光学工業株式会社代理人弁理
士 最 上 健 治ソ
、第２図は本願発明に係る電流ミラー形定電流装置の一
実施例の回路構成図である。 図において、Ｑｌ、Ｑ２、Ｑ３、Ｑ５は定電流源Ｐ Ｎ
Ｐトランジスタ、Ｑ４はバイアス用ＰＮＰトランジス
タ、Ｚｌは負荷インピーダンス、ＯＵ Ｔ １、ＯＵ
Ｔ ２は出力端子を示す。 特許出願人 オリンパス光学工業株式会社代理人弁理
士 最 上 健 治ソ
Claims (1)
- スイッチング回路部と定電流回路部とを有するＴｊ泥流
ミラー形電流装置において、スイッチング回路部を構成
する定′亀流源トランジスタのエミッタ抵抗を切換え可
能に構成し、該抵抗の切換操作によりスイッチング回路
部を動作させ、該スイッチング回路部の動作Ｑこよる定
電流回路部の出力電流の変動を小ならしめたことを特徴
とする′成流ミラー形定１Ｌ流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15259182A JPS5943420A (ja) | 1982-09-03 | 1982-09-03 | 電流ミラ−形定電流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15259182A JPS5943420A (ja) | 1982-09-03 | 1982-09-03 | 電流ミラ−形定電流装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5943420A true JPS5943420A (ja) | 1984-03-10 |
Family
ID=15543786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15259182A Pending JPS5943420A (ja) | 1982-09-03 | 1982-09-03 | 電流ミラ−形定電流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943420A (ja) |
-
1982
- 1982-09-03 JP JP15259182A patent/JPS5943420A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5006732A (en) | Semiconductor circuit having buffer function | |
| JPH0546571B2 (ja) | ||
| JPS5943420A (ja) | 電流ミラ−形定電流装置 | |
| KR860000799B1 (ko) | 스위치 회로 | |
| JPS5943628A (ja) | 定電流切換回路 | |
| JP2538240Y2 (ja) | ロジック回路を具えるアナログ・スイッチ回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JP3059893B2 (ja) | スイッチ回路 | |
| JPH01115205A (ja) | 最大値出力回路 | |
| JPS604357Y2 (ja) | 電源回路の開閉装置 | |
| KR950008531Y1 (ko) | 아날로그 신호의 선택 스위칭회로 | |
| JP3312640B2 (ja) | スイッチ回路 | |
| JP3018486B2 (ja) | バイアス回路 | |
| JPS6172412A (ja) | アナログスイツチ | |
| JPS59219014A (ja) | 論理回路 | |
| JPS6211528B2 (ja) | ||
| JPH0530641A (ja) | 電源電圧の極性切替回路 | |
| JPH0756938B2 (ja) | 出力回路 | |
| JPH04287103A (ja) | 電流源回路 | |
| JPH0296411A (ja) | カレントミラー回路 | |
| JPS631038B2 (ja) | ||
| JPH03155218A (ja) | スイッチ回路 | |
| JPH0531765B2 (ja) | ||
| JPS6049376B2 (ja) | 集積化ラッチ回路 | |
| JPH06232653A (ja) | コンパレータ |